JP2021190531A - Tvsダイオードおよびtvsダイオードの製造方法 - Google Patents
Tvsダイオードおよびtvsダイオードの製造方法 Download PDFInfo
- Publication number
- JP2021190531A JP2021190531A JP2020093560A JP2020093560A JP2021190531A JP 2021190531 A JP2021190531 A JP 2021190531A JP 2020093560 A JP2020093560 A JP 2020093560A JP 2020093560 A JP2020093560 A JP 2020093560A JP 2021190531 A JP2021190531 A JP 2021190531A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductive type
- type
- substrate
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000926 separation method Methods 0.000 claims abstract description 44
- 239000002344 surface layer Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 103
- 239000012535 impurity Substances 0.000 claims description 69
- 239000010410 layer Substances 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 28
- 229910016570 AlCu Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明の一実施形態では、平面視において、前記第1領域を取り囲む無端状の第1の第2導電型領域と、平面視において、前記第2領域を取り囲む無端状の第2の第2導電型領域とを含み、前記第1の第2導電型領域と前記第2の第2導電型領域とは、前記第1領域と前記第2領域とを分断する共通の前記第2導電型分離領域を有している。
本発明の一実施形態では、前記第1領域の表層部における前記第1コンタクト孔に臨む領域に形成され、前記第1領域よりも第1導電型不純物濃度の高い第1コンタクト領域と、前記第2領域の表層部における前記第2コンタクト孔に臨む領域に形成され、前記第2領域よりも第1導電型不純物濃度の高い第2コンタクト領域とを含み、前記第1電極膜は、前記第1導電型コンタクト領域に接続され、前記第2電極膜は、前記第2導電型コンタクト領域に接続されている。
本発明の一実施形態では、前記第1電極膜は、前記第1ベース部上に配置された第1パッド部と、前記第1パッド部から前記第1延出部の上方領域に延びた第1配線部とを含み、前記第2電極膜は、前記第2ベース部上に配置された第2パッド部と、前記第2パッド部から前記第2延出部の上方領域に延びた第2配線部とを含む。
本発明の一実施形態では、前記基体は、n型半導体基板と、前記n型半導体基板の表面に形成されたエピタキシャル層とからなり、前記第1導電型領域は、前記エピタキシャル層の表層部に形成されており、前記第2導電型分離領域は、前記エピタキシャル層の表面から前記エピタキシャル層を貫通して前記n型半導体基板の深さ途中部まで達している。
本発明の一実施形態では、前記第1導電型領域の第1導電型不純物濃度が、2.0×1017cm−3〜5.0×1018cm−3であり、前記第2導電型分離領域の第2導電型不純物濃度が、1.0×1019cm−3〜1.0×1021cm−3である。
図1は、本発明の一実施形態に係るTVSダイオードの模式的な斜視図である。図2は、図1のTVSダイオードの平面図である。図3は、図2のIII−III線に沿う図解的な断面図である。図4は、図2のIV−IV線に沿う図解的な断面図である。図5は、図2のV−V線に沿う図解的な断面図である。図6は、図3のVI−VI線に沿う方向から見た平面図ある。図7Aは、図6の平面図から第1および第2コンタクト領域を省略した平面図である。図7Bは、図6の平面図からn+型領域を省略した平面図である。図8は、図3のVIII−VIII線に沿う方向から見た平面図である。なお、図1では、第1外部電極8および第2外部電極9の凹凸表面を省略している。
TVSダイオード1は、略直方体形状の基体2を含む。基体2は、本実施形態では、n−型半導体基板3と、n−型半導体基板3上に形成されたn型エピタキシャル層4を含む積層構造を有している。n−型半導体基板3は、シリコン基板であってもよい。
基体2は、第1面(表面)5と、その反対側に位置する第2面(裏面)6と、第1面5および第2面6を接続する第3面(側面)7とを有している。基体2の第1面5および第2面6は、それらの法線方向から見た平面視(以下、単に「平面視」という。)において矩形状に形成されている。
図3〜図6および図7Aを参照してn型エピタキシャル層4の表層部には、p型領域(p型不純物拡散領域)10が形成されている。p型領域10は、n型エピタキシャル層4の表層部のほぼ全域に形成されている。p型領域10のp型不純物は、例えばボロン(B)である。p型領域10のp型不純物濃度は、例えば2.0×1017cm−3〜5.0×1018cm−3であることが好ましい。p型領域10は、本発明の「第1導電型領域」の一例である。
この実施形態では、分離領域23は、平面視において、基体2の長手方向の中央領域において、基体2の短手方向を進行方向とする蛇行状(ジグザグ状)に形成されている。具体的には、分離領域23は、平面視において、基体2の短手方向(縦方向)に間隔をおいて配置されかつ基体2の長手方向(横方向)に延びた3つの横長直線部23Aと、基体2の短手方向(縦方向)に延びた4つの縦長直線部23Bとからなる。
第1の縦長直線部23Bは、分離領域23の一端側部分を構成しており、第4の縦長直線部23Bは、分離領域23の他端側部分を構成している。第1の縦長直線部23Bの内側端は、第1の横長直線部23Aの一端に接続されている。第1の横長直線部23Aの他端は、第2の縦長直線部23Bを介して、第2の横長直線部(中央の横長直線部)23Aの対応する端(他端)に接続されている。第2の横長直線部23Aの一端は、第3の縦長直線部23Bを介して、第3の横長直線部23Aの対応する端(一端)に接続されている。第3の横長直線部23Aの他端は、第4の縦長直線部23Bの内側端に接続されている。
複数の第1延出部14は、第1ベース部13に対して櫛歯状に形成されている。この実施形態では、複数の第1延出部14は、基体2の短手方向に間隔をおいて配置された2つの第1延出部14を含む。各第1延出部14の平面形状は、基体2の長手方向に長い矩形状である。
複数の第2延出部16は、第2ベース部15に対して櫛歯状に形成されている。この実施形態では、複数の第2延出部16は、基体2の短手方向に間隔をおいて配置された2つの第2延出部16を含む。これらの第2延出部16は、各第2延出部16の平面形状は、基体2の長手方向に長い矩形状である。第1延出部14および複数の第2延出部16は、平面視において、分離領域23を挟んで互いに噛み合うように配置されている。
分離領域23の他方の側面と、それに接する第2領域12との間にpn接合が形成されている。第2領域12および分離領域23の接合部によって第2ダイオードD2が形成されている。第1ダイオードD1と第2ダイオードD2とは、分離領域23を介して逆直列に接続されている。
第1電極膜61は、第1p+型コンタクト領域31を覆うように配置されている。第1電極膜61は、第1パッド部63と、複数の第1配線部64とを一体的に含む。第1パッド部63は、第1p+型コンタクト領域31の第1コンタクトベース部33を覆うように配置されている。第1パッド部63は、平面視において、第1コンタクトベース部33よりも大きな矩形状に形成されている。
絶縁層70には、第1開口73および第2開口74が形成されている。第1開口73は、第1パッド部63における周縁部に囲まれた中央領域を露出させる。第2開口74は、第2パッド部65における周縁部に囲まれた中央領域を露出させる。
第2開口74内には、第2外部電極9が形成されている。第2外部電極9は、第2開口74内において第2パッド部65(第2電極膜62)に電気的に接続されている。これにより、第2外部電極9は、第2電極膜62を介して第2p+型コンタクト領域32(第2領域12)と電気的に接続されている。また、第2外部電極9は、TVSダイオード1をフリップチップ実装(表面実装)するときの端子として機能するので、第2外部端子と称されてもよい。
図2〜図5を参照して、第1外部電極8は、平面視において、基体2の短手方向に長い矩形状に形成されている。第1外部電極8は、基体2の角部に配置される角部が面取りされることによって、当該1対の角部に、基体2の角部に対向するコーナ面81を有している。
第2外部電極9は、平面視において、基体2の短手方向に長い矩形状に形成されている。第2外部電極9は、基体2の角部に配置される角部が面取りされることによって、当該1対の角部に、基体2の角部に対向するコーナ面83を有している。
第1コンタクト孔51の第2部分54は、表面絶縁膜50の表面から基体2へ向かって先細りとなるテーパ状に形成されている。同様に、第2コンタクト孔52の第4部分56は、表面絶縁膜50の表面から基体2へ向かって先細りとなるテーパ状に形成されている。
図10は、半導体基板3のn型不純物濃度と、n+型領域20のn型不純物濃度と、p型コンタクト領域31,32を含むp型領域10のp型不純物濃度の濃度プロファイルを説明するためのグラフである。図10において、横軸は、基体2の表面からの深さ[μm]を示している。縦軸は、不純物濃度[cm−3]を示している。
曲線Q1に示すように、n−型半導体基板3は、n−型半導体基板3の表面から所定の第2深さ位置X2に向かって、n型不純物濃度が急激に増加し、第2深さ位置X2から基体2の第2面6に向かって、n型不純物濃度が緩やかに増加する濃度プロファイルを有する。
曲線Q3に示すように、p型コンタクト領域31,32を含むp型領域10は、基体2の第1面5からp型領域10に向かってp型不純物濃度が急激に減少した後、p型領域10に向かって緩やかに減少する濃度プロファイルを有する。
TVSダイオード1を製造するには、図11A参照して、n−型半導体基板3上にn型エピタキシャル層4が形成されてなる基体2を用意する。基体2は、第1面(表面)5と、その反対側に位置する第2面(裏面)6と、第1面5および第2面6を接続する第3面(側面)7とを有している。
次に、p型不純物(この例ではボロン)が酸化膜91を介してn型エピタキシャル層4内に注入された後、熱処理が行われる。これにより、図11Cに示すように、n型エピタキシャル層4の表層部にp型領域92が形成される。
これにより、図11Dに示すように、n型エピタキシャル層4を貫通してn−型半導体基板3の深さ途中まで延びたn+型領域20(21,22,23)が形成される。また、p型領域92が熱処理によってさらに拡散されることにより、p型領域10が形成される。p型領域10は、n+型領域20の分離領域23によって、第1領域11(13,14)と第2領域12(15,16)とに分断される。
次に、第1コンタクト孔51および第2コンタクト孔52を介して、p型不純物(この例ではボロン)がp型領域10に注入された後、熱処理が行われる。これにより、図11Fに示すように、p型領域10の第1領域11の表層部に、第1コンタクト孔51に露出する第1p+型コンタクト領域31(33,34)が形成される。また、p型領域10の第2領域12の表層部に、第2コンタクト孔52に露出する第2p+型コンタクト領域32(35,36)が形成される。
比較例201は、双方型TVSダイオードである。比較例201は、基体202を備えている。基体202は、p型半導体基板203と、その上に形成されたp−型半導体層204とからなる。p−型半導体層204の表層部には、互いに間隔をおいて、第1n型領域205および第2n型領域206が形成されている。
第1n型領域205(第1ダイオードD11のカソード)は、第1外部端子207に電気的に接続され、第2n型領域206(第2ダイオードD12のカソード)は、第2外部端子208に電気的に接続されている。
比較例201では、スナップバック(snap back)現象が発生しやすいという問題がある。この理由は、比較例201の双方型TVSダイオードに電流が流れた場合に、比較例201にnpn型バイポーラトラジスタの特性が現れ、電流が増幅されてしまうからである。バイポーラトラジスタでは、ベース領域の不純物濃度が薄いほど、利得が高くなるという特性を有している。比較例201の双方型TVSダイオードでは、npn型バイポーラトラジスタのベースに相当するp−型半導体層204の不純物濃度は、耐圧を高めるために薄くされている。このため、双方型TVSダイオードに電流が流れると、高利得のバイポーラトラジスタ特性によって電流が増幅される。これにより、スナップバック現象が発生する。
第1〜第5実施例のp型領域10のp型不純物のドーズ量は、次の通りである。
第1実施例:1.0×1013cm−2
第2実施例:3.0×1013cm−2
第3実施例:1.0×1014cm−2
第4実施例:3.0×1014cm−2
第5実施例:1.0×1015cm−2
図13は、第1〜第5実施例の電流−電圧特性を示すグラフである。図13において、横軸は第1外部電極8および第2外部電極9との間の電圧値VR[V]であり、縦軸は第1外部電極8および第2外部電極9との間の電流値IR[A]である。
図13のグラフから、p型領域10のp型不純物のドーズ量が小さいほど、ブレークダウン電圧が大きくなることがわかる。
図14のグラフから、p型領域10のp型不純物のドーズ量が小さくなると、双方向耐圧が上げることがわかる。つまり、本実施形態に係るTVSダイオード1では、p型領域10のp型不純物のドーズ量を変化させることによって、ブレークダウン電圧(双方向耐圧)を容易に調整することができる。
図15において、曲線R4は第4実施例に対する電流−電圧特性を示すグラフであり、曲線R5は第5実施例に対する電流−電圧特性を示すグラフである。曲線Sは、比較例201に対する電流−電圧特性を示すグラフである。
図17は、2分割型、4分割型、16分割型および24分割型それぞれについてのIpp−Vcl特性を示すグラフである。基体2の長辺の長さL1(図2参照)、短辺の長さL2(図2参照)および厚さT(図3参照)は、これらの4種類の実施形態において同じである。また、p型領域10のp型不純物のドーズ量は、1.0×1014cm−2である。
図17のグラフから、分割数が2、4、16および24の実施形態を比較すると、分割数を大きくするほど、クランプ電圧Vclが低くなることがわかる。つまり、本実施形態では、分割数を変化させることにより、クランプ電圧Vclを調整することができる。
図18において、曲線V1は、p型領域10のp型不純物のドーズ量が1.0×1014cm−2である4分割型に対するIpp−Vcl特性を示すグラフである。曲線V2は、p型領域10のp型不純物のドーズ量が3.0×1014cm−2である4分割型に対するIpp−Vcl特性を示すグラフである。曲線V3は、p型領域10のp型不純物のドーズ量が1.0×1015cm−2である4分割型の実施形態に対するIpp−Vcl特性を示すグラフである。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能で
ある。
2 基体
3 n−型半導体基板
4 n型エピタキシャル層
5 第1面
6 第2面
7 第3面
8 第1外部電極
9 第2外部電極
10 p型領域
11 第1領域
12 第2領域
13 第1ベース部
14 第1延出部
15 第2ベース部
16 第2延出部
20 n+型領域
21 第1n+型領域
22 第2n+型領域
23 分離領域
31 第1p+型コンタクト領域
32 第2p+型コンタクト領域
33 第1コンタクトベース部
34 第1コンタクト延出部
35 第2コンタクトベース部
36 第2コンタクト延出部
41,42,43 隙間(スリット)
50 表面絶縁膜
51 第1コンタクト孔
52 第2コンタクト孔
53 第1部分
54 第2部分
55 第3部分
56 第4部分
61 第1電極膜
62 第2電極膜
63 第1パッド部
64 第1配線部
65 第2パッド部
66 第2配線部
70 絶縁層
71 第1絶縁膜
72 第2絶縁膜
73 第1開口
74 第2開口
81 コーナ面
82 第1凸部
83 コーナ面
84 平坦部
85 第2凸部
86 角部
91 第1酸化膜
92 p型領域
93 電極膜
D1 第1ダイオード
D2 第2ダイオード
Claims (14)
- 基体と、
前記基体の表層部に形成された第1導電型領域と、
前記第1導電型領域を、第1領域と第2領域とに分断するように前記基体内に形成された第2導電型分離領域と、
前記基体の表面上に形成された表面絶縁膜と、
前記第1領域に電気的に接続されるように、前記表面絶縁膜上に配置された第1電極膜と、
前記第2領域に電気的に接続されるように、前記表面絶縁膜上に配置された第2電極膜とを含み、
前記第1領域と前記第2導電型分離領域とによって第1ダイオードが形成され、前記第2領域と前記第2導電型分離領域とによって第2ダイオードが形成され、前記第1ダイオードと前記第2ダイオードとが、前記第2導電型分離領域を介して逆直列接続されている、TVSダイオード。 - 平面視において、前記第1領域を取り囲む無端状の第1の第2導電型領域と、
平面視において、前記第2領域を取り囲む無端状の第2の第2導電型領域とを含み、
前記第1の第2導電型領域と前記第2の第2導電型領域とは、前記第1領域と前記第2領域とを分断する共通の前記第2導電型分離領域を有している、請求項1に記載のTVSダイオード。 - 前記表面絶縁膜は、前記第1領域の一部を露出させる第1コンタクト孔と、前記第2領域の一部を露出させる第2コンタクト孔とを有し、
前記第1電極膜は、前記第1コンタクト孔を介して前記第1領域に接続され、
前記第2電極膜は、前記第2コンタクト孔を介して前記第2領域に接続されている、請求項1または2に記載のTVSダイオード。 - 前記第1領域の表層部における前記第1コンタクト孔に臨む領域に形成され、前記第1領域よりも第1導電型不純物濃度の高い第1コンタクト領域と、
前記第2領域の表層部における前記第2コンタクト孔に臨む領域に形成され、前記第2領域よりも第1導電型不純物濃度の高い第2コンタクト領域とを含み、
前記第1電極膜は、前記第1導電型コンタクト領域に接続され、
前記第2電極膜は、前記第2導電型コンタクト領域に接続されている、請求項1〜3のいずれか一項に記載のTVSダイオード。 - 前記第1領域は、平面視において、前記基体の一方側端部に配置された第1ベース部と、前記第1ベース部から前記基体の他方側端部に向かって延びた第1延出部とを有し、
前記第2領域は、平面視において、前記基体の前記他方側端部に配置された第2ベース部と、前記第2ベース部から前記基体の前記一方側端部に向かって延びた第2延出部とを有している、請求項1〜4のいずれか一項に記載のTVSダイオード。 - 前記第1延出部は、前記第1ベース部に対して櫛歯状に形成された複数の第1延出部を含み、
前記第2延出部は、前記第2ベース部に対して櫛歯状に形成された複数の第2延出部を含み、
前記複数の第1延出部および前記複数の第2延出部は、平面視において、前記第2導電型分離領域を挟んで互いに噛み合うように配置されている、請求項5に記載のTVSダイオード。 - 前記第2導電型分離領域は、平面視において、蛇行状に形成されている、請求項6に記載のTVSダイオード。
- 前記第1電極膜は、前記第1ベース部上に配置された第1パッド部と、前記第1パッド部から前記第1延出部の上方領域に延びた第1配線部とを含み、
前記第2電極膜は、前記第2ベース部上に配置された第2パッド部と、前記第2パッド部から前記第2延出部の上方領域に延びた第2配線部とを含む、請求項5または6に記載のTVSダイオード。 - 前記第1パッド部上に、前記第1電極膜に電気的に接続される第1外部電極が配置され、
前記第2パッド部上に、前記第2電極膜に電気的に接続される第2外部電極が配置されている、請求項8に記載のTVSダイオード。 - 前記基体は、n型半導体基板と、前記n型半導体基板の表面に形成されたエピタキシャル層とからなり、
前記第1導電型領域は、前記エピタキシャル層の表層部に形成されており、
前記第2導電型分離領域は、前記エピタキシャル層の表面から前記エピタキシャル層を貫通して前記n型半導体基板の深さ途中部まで達している、請求項1〜9のいずれか一項に記載のTVSダイオード。 - 前記第1電極膜および前記第2電極膜が、Ti、TiNおよびAlCuが、この順に積層されたTi/TiN/AlCu膜からなる、請求項1〜10のいずれか一項に記載のTVSダイオード。
- 前記第1導電型領域の第1導電型不純物濃度が、2.0×1017cm−3〜5.0×1018cm−3であり、
前記第2導電型分離領域の第2導電型不純物濃度が、1.0×1019cm−3〜1.0×1021cm−3である、請求項1〜11のいずれか一項に記載のTVSダイオード。 - 第1導電型領域を表層部に有する基体の前記第1導電型領域に、第2導電型不純物を注入し、熱処理することによって、前記第1導電型領域を第1領域と第2領域とに分断する第2導電型分離領域を形成する工程と、
前記基体の表面上に表面絶縁膜を形成する工程と、
前記表面絶縁膜に、前記第1領域の一部を露出させる第1コンタクト孔と、前記第2領域の一部を露出させる第2コンタクト孔とを形成するコンタクト孔形成工程と、
前記表面絶縁膜上に電極膜を形成する電極膜形成工程と、
前記電極膜を選択的にエッチングすることによって、前記第1コンタクト孔を介して前記第1領域に電気的に接続される第1電極膜と、前記第2コンタクト孔を介して前記第2領域に電気的に接続される第2電極膜とを形成する工程とを含む、TVSダイオードの製造方法。 - 前記コンタクト孔形成工程と前記電極膜形成工程との間に、
前記第1領域の表層部における前記第1コンタクト孔に臨む領域に、第1導電型不純物を注入し、熱処理することにより、前記第1領域よりも第1導電型不純物濃度の高い第1コンタクト領域を形成すると同時に、前記第2領域の表層部における前記第2コンタクト孔に臨む領域に、第1導電型不純物を注入し、熱処理することにより、前記第2領域よりも第1導電型不純物濃度の高い第2コンタクト領域を形成する工程を含む、請求項13に記載のTVSダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020093560A JP2021190531A (ja) | 2020-05-28 | 2020-05-28 | Tvsダイオードおよびtvsダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020093560A JP2021190531A (ja) | 2020-05-28 | 2020-05-28 | Tvsダイオードおよびtvsダイオードの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021190531A true JP2021190531A (ja) | 2021-12-13 |
Family
ID=78848551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020093560A Pending JP2021190531A (ja) | 2020-05-28 | 2020-05-28 | Tvsダイオードおよびtvsダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021190531A (ja) |
-
2020
- 2020-05-28 JP JP2020093560A patent/JP2021190531A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9548292B2 (en) | Circuit including a resistive element, a diode, and a switch and a method of using the same | |
FR2729008A1 (fr) | Circuit integre de puissance | |
GB2103877A (en) | Gate protection for insulated gate semiconductor devices | |
JPS6358380B2 (ja) | ||
JP3400025B2 (ja) | 高耐圧半導体素子 | |
US4553125A (en) | High voltage resistance element | |
JP2554093B2 (ja) | 半導体ダイオ−ド | |
JP2000164894A (ja) | 半導体構成素子並びに該半導体構成素子の製造方法 | |
US6563169B1 (en) | Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer | |
JP2021190531A (ja) | Tvsダイオードおよびtvsダイオードの製造方法 | |
EP0180315B1 (en) | High breakdown voltage semiconductor device | |
JP4018163B2 (ja) | トランジスタの降伏電圧制御用半導体回路装置 | |
US6635926B2 (en) | Field effect transistor with high withstand voltage and low resistance | |
GB2084397A (en) | Semiconductor integrated circuit | |
JP3297087B2 (ja) | 高耐圧半導体装置 | |
US4562451A (en) | Semiconductor device having a resistor region with an enhanced breakdown voltage | |
JPS6136979A (ja) | 定電圧ダイオ−ド | |
US6459128B1 (en) | Field-effect transistor | |
JPS6239547B2 (ja) | ||
KR100244620B1 (ko) | 고전압 소자 | |
JP3266250B2 (ja) | 半導体装置 | |
JP2021197481A (ja) | Tvsダイオードおよびtvsダイオードの製造方法 | |
JP4907341B2 (ja) | サイリスタ | |
JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
JPH03185870A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240516 |