JP2021190531A - Tvsダイオードおよびtvsダイオードの製造方法 - Google Patents

Tvsダイオードおよびtvsダイオードの製造方法 Download PDF

Info

Publication number
JP2021190531A
JP2021190531A JP2020093560A JP2020093560A JP2021190531A JP 2021190531 A JP2021190531 A JP 2021190531A JP 2020093560 A JP2020093560 A JP 2020093560A JP 2020093560 A JP2020093560 A JP 2020093560A JP 2021190531 A JP2021190531 A JP 2021190531A
Authority
JP
Japan
Prior art keywords
region
conductive type
type
substrate
electrode film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020093560A
Other languages
English (en)
Inventor
貴博 荒川
Takahiro Arakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020093560A priority Critical patent/JP2021190531A/ja
Publication of JP2021190531A publication Critical patent/JP2021190531A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】新規な構成のTVSダイオードを提供する。【解決手段】TVSダイオード1は、基体2と、基体2の表層部に形成された第1導電型領域10と、第1導電型領域10を、第1領域11と第2領域12とに分断するように基体2内に形成された第2導電型分離領域23と、基体2の表面上に形成された表面絶縁膜50と、第1領域11に電気的に接続されるように、表面絶縁膜50上に配置された第1電極膜61と、第2領域12に電気的に接続されるように、表面絶縁膜50上に配置された第2電極膜62とを含む。【選択図】図9

Description

本発明は、TVSダイオードおよびTVSダイオードの製造方法に関する。
過渡電圧、ESD(Electrostatic Discharge)、ノイズ等を吸収する素子としてTVS(Transient Voltage Suppressor:過渡電圧抑制)ダイオードが知られている。TVSダイオードは、ESD保護用ダイオードともよばれる。TVSダイオードは、一般的には、一対のダイオードが逆直列に接続されたものが採用される(特許文献1参照)。
米国特許第6,015,999号明細書
本発明の目的は、新規な構成のTVSダイオードおよびその製造方法を提供することである。
本発明の一実施形態は、基体と、前記基体の表層部に形成された第1導電型領域と、前記第1導電型領域を、第1領域と第2領域とに分断するように前記基体内に形成された第2導電型分離領域と、前記基体の表面上に形成された表面絶縁膜と、前記第1領域に電気的に接続されるように、前記表面絶縁膜上に配置された第1電極膜と、前記第2領域に電気的に接続されるように、前記表面絶縁膜上に配置された第2電極膜とを含み、前記第1領域と前記第2導電型分離領域とによって第1ダイオードが形成され、前記第2領域と前記第2導電型分離領域とによって第2ダイオードが形成され、前記第1ダイオードと前記第2ダイオードとが、前記第2導電型分離領域を介して逆直列接続されている、TVSダイオードを提供する。
この構成では、新規な構成のTVSダイオードが得られる。
本発明の一実施形態では、平面視において、前記第1領域を取り囲む無端状の第1の第2導電型領域と、平面視において、前記第2領域を取り囲む無端状の第2の第2導電型領域とを含み、前記第1の第2導電型領域と前記第2の第2導電型領域とは、前記第1領域と前記第2領域とを分断する共通の前記第2導電型分離領域を有している。
本発明の一実施形態では、前記表面絶縁膜は、前記第1領域の一部を露出させる第1コンタクト孔と、前記第2領域の一部を露出させる第2コンタクト孔とを有し、前記第1電極膜は、前記第1コンタクト孔を介して前記第1領域に接続され、前記第2電極膜は、前記第2コンタクト孔を介して前記第2領域に接続されている。
本発明の一実施形態では、前記第1領域の表層部における前記第1コンタクト孔に臨む領域に形成され、前記第1領域よりも第1導電型不純物濃度の高い第1コンタクト領域と、前記第2領域の表層部における前記第2コンタクト孔に臨む領域に形成され、前記第2領域よりも第1導電型不純物濃度の高い第2コンタクト領域とを含み、前記第1電極膜は、前記第1導電型コンタクト領域に接続され、前記第2電極膜は、前記第2導電型コンタクト領域に接続されている。
本発明の一実施形態では、前記第1領域は、平面視において、前記基体の一方側端部に配置された第1ベース部と、前記第1ベース部から前記基体の他方側端部に向かって延びた第1延出部とを有し、前記第2領域は、平面視において、前記基体の前記他方側端部に配置された第2ベース部と、前記第2ベース部から前記基体の前記一方側端部に向かって延びた第2延出部とを有している。
本発明の一実施形態では、前記第1延出部は、前記第1ベース部に対して櫛歯状に形成された複数の第1延出部を含み、前記第2延出部は、前記第2ベース部に対して櫛歯状に形成された複数の第2延出部を含み、前記複数の第1延出部および前記複数の第2延出部は、平面視において、前記第2導電型分離領域を挟んで互いに噛み合うように配置されている。
本発明の一実施形態では、前記第2導電型分離領域は、平面視において、蛇行状に形成されている。
本発明の一実施形態では、前記第1電極膜は、前記第1ベース部上に配置された第1パッド部と、前記第1パッド部から前記第1延出部の上方領域に延びた第1配線部とを含み、前記第2電極膜は、前記第2ベース部上に配置された第2パッド部と、前記第2パッド部から前記第2延出部の上方領域に延びた第2配線部とを含む。
本発明の一実施形態では、前記第1パッド部上に、前記第1電極膜に電気的に接続される第1外部電極が配置され、前記第2パッド部上に、前記第2電極膜に電気的に接続される第2外部電極が配置されている。
本発明の一実施形態では、前記基体は、n型半導体基板と、前記n型半導体基板の表面に形成されたエピタキシャル層とからなり、前記第1導電型領域は、前記エピタキシャル層の表層部に形成されており、前記第2導電型分離領域は、前記エピタキシャル層の表面から前記エピタキシャル層を貫通して前記n型半導体基板の深さ途中部まで達している。
本発明の一実施形態では、前記第1電極膜および前記第2電極膜が、Ti、TiNおよびAlCuが、この順に積層されたTi/TiN/AlCu膜からなる。
本発明の一実施形態では、前記第1導電型領域の第1導電型不純物濃度が、2.0×1017cm−3〜5.0×1018cm−3であり、前記第2導電型分離領域の第2導電型不純物濃度が、1.0×1019cm−3〜1.0×1021cm−3である。
本発明の一実施形態は、第1導電型領域を表層部に有する基体の前記第1導電型領域に、第2導電型不純物を注入し、熱処理することによって、前記第1導電型領域を第1領域と第2領域とに分断する第2導電型分離領域を形成する工程と、前記基体の表面上に表面絶縁膜を形成する工程と、前記表面絶縁膜に、前記第1領域の一部を露出させる第1コンタクト孔と、前記第2領域の一部を露出させる第2コンタクト孔とを形成するコンタクト孔形成工程と、前記表面絶縁膜上に電極膜を形成する電極膜形成工程と、前記電極膜を選択的にエッチングすることによって、前記第1コンタクト孔を介して前記第1領域に電気的に接続される第1電極膜と、前記第2コンタクト孔を介して前記第2領域に電気的に接続される第2電極膜とを形成する工程とを含む、TVSダイオードの製造方法を提供する。
本発明の一実施形態は、前記コンタクト孔形成工程と前記電極膜形成工程との間に、前記第1領域の表層部における前記第1コンタクト孔に臨む領域に、第1導電型不純物を注入し、熱処理することにより、前記第1領域よりも第1導電型不純物濃度の高い第1コンタクト領域を形成すると同時に、前記第2領域の表層部における前記第2コンタクト孔に臨む領域に、第1導電型不純物を注入し、熱処理することにより、前記第2領域よりも第1導電型不純物濃度の高い第2コンタクト領域を形成する工程を含む。
図1は、本発明の一実施形態に係るTVSダイオードの模式的な斜視図である。 図2は、図1のTVSダイオードの平面図である。 図3は、図2のIII−III線に沿う図解的な断面図である。 図4は、図2のIV−IV線に沿う図解的な断面図である。 図5は、図2のV−V線に沿う図解的な断面図である。 図6は、図3のVI−VI線に沿う方向から見た平面図ある。 図7Aは、図6の平面図から第1および第2コンタクト領域を省略した平面図である。 図7Bは、図6の平面図からn型領域を省略した平面面図である。 図8は、図3のVIII−VIII線に沿う方向から見た平面図である。 図9は、図5の断面図のより具体的な形状を示す断面図である。 図10は、n型半導体基板のn型不純物濃度と、n型領域のn型不純物濃度と、p型コンタクト領域を含むp型領域のp型不純物濃度の濃度プロファイルを説明するためのグラフである。 図11Aは、図1のTVSダイオードの製造工程の一部を示す図である。 図11Bは、図11Aの次の工程を示す図である。 図11Cは、図11Bの次の工程を示す図である。 図11Dは、図11Cの次の工程を示す図である。 図11Eは、図11Dの次の工程を示す図である。 図11Fは、図11Eの次の工程を示す図である。 図11Gは、図11Fの次の工程を示す図である。 図11Hは、図11Gの次の工程を示す図である。 図12は、比較例の構成を説明するための断面図である。 図13は、第1〜第5実施例の電流−電圧特性を示すグラフである。 図14は、図13のグラフに基づいて作成した、p型領域のp型不純物のドーズ量に対する双方向耐圧のグラフである。 図15は、第4実施例、第5実施例および比較例の電流−電圧特性を示すグラフである。 図16は、2分割型を示す平面図であって、図7Aに対応する平面図である。 図17は、2分割型、4分割型、16分割型および24分割型それぞれについてのIpp−Vcl特性を示すグラフである。 図18は、分割数が24でありかつp型領域のp型不純物のドーズ量が異なる3種類の24分割型それぞれについてのIpp−Vcl特性を示すグラフである。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るTVSダイオードの模式的な斜視図である。図2は、図1のTVSダイオードの平面図である。図3は、図2のIII−III線に沿う図解的な断面図である。図4は、図2のIV−IV線に沿う図解的な断面図である。図5は、図2のV−V線に沿う図解的な断面図である。図6は、図3のVI−VI線に沿う方向から見た平面図ある。図7Aは、図6の平面図から第1および第2コンタクト領域を省略した平面図である。図7Bは、図6の平面図からn型領域を省略した平面図である。図8は、図3のVIII−VIII線に沿う方向から見た平面図である。なお、図1では、第1外部電極8および第2外部電極9の凹凸表面を省略している。
図3の断面図は、図6のIII−III線に沿う切断面に対応し、図4の断面図は、図6のIV−IV線に沿う切断面に対応している。
TVSダイオード1は、略直方体形状の基体2を含む。基体2は、本実施形態では、n型半導体基板3と、n型半導体基板3上に形成されたn型エピタキシャル層4を含む積層構造を有している。n型半導体基板3は、シリコン基板であってもよい。
基体2の長手方向に沿う長辺の長さL1は、例えば0.4mm〜2mmである。短手方向に沿う短辺の長さL2は、例えば0.2mm〜2mmである。基体2の厚さTは、例えば0.1mm〜0.5mmである。この実施形態では、L1は0.9mm程度であり、L2は0.5mm程度であり、Tは0.3mm程度である。
基体2は、第1面(表面)5と、その反対側に位置する第2面(裏面)6と、第1面5および第2面6を接続する第3面(側面)7とを有している。基体2の第1面5および第2面6は、それらの法線方向から見た平面視(以下、単に「平面視」という。)において矩形状に形成されている。
基体2の第1面5上には、第1外部電極8と、第2外部電極9とが互いに間隔をおいて配置されている。第1外部電極8は、基体2の長手方向の一方側端部に配置されている。第2外部電極9は、基体2の長手方向の他方側端部に配置されている。第1外部電極8および第2外部電極9は、平面視で基体2の短手方向に長い矩形状である。
図3〜図6および図7Aを参照してn型エピタキシャル層4の表層部には、p型領域(p型不純物拡散領域)10が形成されている。p型領域10は、n型エピタキシャル層4の表層部のほぼ全域に形成されている。p型領域10のp型不純物は、例えばボロン(B)である。p型領域10のp型不純物濃度は、例えば2.0×1017cm−3〜5.0×1018cm−3であることが好ましい。p型領域10は、本発明の「第1導電型領域」の一例である。
基体2には、p型領域10を第1領域11と第2領域12とに分離するためのn型領域(n型不純物拡散領域)20が形成されている。図6では、明確化のために、n型領域20にドットを付して示してある。n型領域20のn型不純物は、例えばリン(P)である。n型領域20は、n型エピタキシャル層4よりも高いn型不純物濃度を有している。n型領域20のn型不純物濃度は、例えば1.0×1019cm−3〜1.0×1021cm−3であることが好ましい。
型領域20の横断面の輪郭は、U形状である。n型領域20は、基体2の第1面5からn型半導体基板3の深さ途中部まで延びている。n型領域20は、n型エピタキシャル層4(p型領域10)を上下方向に貫通している。n型領域20の横断面の幅は、例えば0.4μm〜5μmである。この実施形態では、n型領域20の横断面の幅は、1μm程度である。
図6および図7Aを参照して、n型領域20は、平面視において、第1領域11を取り囲むように形成された無端状の第1n型領域21と、第2領域12を取り囲むように形成された無端状の第2n型領域22とを含む。第1n型領域21および第2n型領域22は、p型領域10を第1領域11と第2領域12とに分断するための共通の分離領域(分離壁)23を有している。
第1n型領域21は、本発明の「第1の第2導電型領域」の一例である。第2n型領域22は、本発明の「第2の第2導電型領域」の一例である。分離領域23は、本発明の「第2導電型分離領域」の一例である。
この実施形態では、分離領域23は、平面視において、基体2の長手方向の中央領域において、基体2の短手方向を進行方向とする蛇行状(ジグザグ状)に形成されている。具体的には、分離領域23は、平面視において、基体2の短手方向(縦方向)に間隔をおいて配置されかつ基体2の長手方向(横方向)に延びた3つの横長直線部23Aと、基体2の短手方向(縦方向)に延びた4つの縦長直線部23Bとからなる。
3つの横長直線部23Aを、基体2の一方の長辺側(図7Aの紙面の下側の長辺側)から順に、第1、第2および第3の横長直線部23Aということにする。4つの縦長直線部23Bを、基体2の一方の長辺側から順に、第1、第2、第3および第4の縦長直線部ということにする。
第1の縦長直線部23Bは、分離領域23の一端側部分を構成しており、第4の縦長直線部23Bは、分離領域23の他端側部分を構成している。第1の縦長直線部23Bの内側端は、第1の横長直線部23Aの一端に接続されている。第1の横長直線部23Aの他端は、第2の縦長直線部23Bを介して、第2の横長直線部(中央の横長直線部)23Aの対応する端(他端)に接続されている。第2の横長直線部23Aの一端は、第3の縦長直線部23Bを介して、第3の横長直線部23Aの対応する端(一端)に接続されている。第3の横長直線部23Aの他端は、第4の縦長直線部23Bの内側端に接続されている。
第1領域11は、平面視において、基体2の一方側端部に配置された第1ベース部13と、第1ベース部13から基体2の他方側端部に向かって延びた複数の第1延出部14とを有している。第1ベース部13の平面形状は、基体2の短手方向に長い矩形状である。
複数の第1延出部14は、第1ベース部13に対して櫛歯状に形成されている。この実施形態では、複数の第1延出部14は、基体2の短手方向に間隔をおいて配置された2つの第1延出部14を含む。各第1延出部14の平面形状は、基体2の長手方向に長い矩形状である。
第2領域12は、平面視において、基体2の他方側端部に配置された第2ベース部15と、第2ベース部15から基体2の一方側端部に向かって延びた複数の第2延出部16とを有している。第2ベース部15の平面形状は、基体2の短手方向に長い矩形状である。
複数の第2延出部16は、第2ベース部15に対して櫛歯状に形成されている。この実施形態では、複数の第2延出部16は、基体2の短手方向に間隔をおいて配置された2つの第2延出部16を含む。これらの第2延出部16は、各第2延出部16の平面形状は、基体2の長手方向に長い矩形状である。第1延出部14および複数の第2延出部16は、平面視において、分離領域23を挟んで互いに噛み合うように配置されている。
分離領域23の一方の側面は第1領域11と接触しており、分離領域23の他方の側面は第2領域12と接触している。分離領域23の一方の側面と、それに接する第1領域11との間にpn接合が形成されている。第1領域11および分離領域23の接合部によって第1ダイオードD1が形成されている。
分離領域23の他方の側面と、それに接する第2領域12との間にpn接合が形成されている。第2領域12および分離領域23の接合部によって第2ダイオードD2が形成されている。第1ダイオードD1と第2ダイオードD2とは、分離領域23を介して逆直列に接続されている。
図6および図7Bを参照して、p型領域10の第1領域11の表層部には、第1領域11(第1ダイオードD1のアノード)を第1外部電極8に電気的に接続するための第1p型コンタクト領域31が形成されている。p型領域10の第2領域12の表層部には、第2領域12(第2ダイオードD2のアノード)を第2外部電極9に電気的に接続するための第2p型コンタクト領域32が形成されている。コンタクト領域31,32のp型不純物は、例えばボロン(B)である。コンタクト領域31,32のp型不純物濃度は、p型領域10のp型不純物濃度よりも高い。コンタクト領域31,32のp型不純物濃度は、例えば1.0×1019cm−3〜3.0×1020cm−3であってもよい。
第1p型コンタクト領域31は、平面視において、第1領域11の周縁部に囲まれた中央領域に配置されている。第1領域11を取り囲む第1n型領域21の内周縁(第1領域11の外周縁)と、第1p型コンタクト領域31の外周縁との間には、隙間(スリット)41が存在している。第1p型コンタクト領域31の平面形状と第1領域11の平面形状とは相似であり、第1p型コンタクト領域31の平面視面積は第1領域11の平面視面積よりも少し小さい。
第1p型コンタクト領域31は、第1ベース部13上に形成された第1コンタクトベース部33と、第1コンタクトベース部33から各第1延出部14の上方領域に延びた複数の第1コンタクト延出部34とを含む。複数の第1コンタクト延出部34は、第1コンタクトベース部33に対して櫛歯状に形成されている。第1コンタクトベース部33の平面形状は、第1ベース部13よりも面積が小さい矩形である。第1コンタクト延出部34の平面形状は、第1延出部14よりも幅が狭い矩形状である。
第2p型コンタクト領域32は、平面視において、第2領域12の周縁部に囲まれた中央領域に配置されている。第2領域12を取り囲む第2n型領域22の内周縁(第2領域12の外周縁)と、第2p型コンタクト領域32の外周縁との間には、隙間(スリット)42が存在している。第2p型コンタクト領域32の平面形状と第2領域12の平面形状とは相似であり、第2p型コンタクト領域32の平面視面積は第2領域12の平面視面積よりも少し小さい。
第2p型コンタクト領域32は、第2ベース部15上に形成された第2コンタクトベース部35と、第2コンタクトベース部35から各第2延出部16の上方領域に延びた複数の第2コンタクト延出部36とを含む。複数の第2コンタクト延出部36は、第2コンタクトベース部35に対して櫛歯状に形成されている。第2コンタクトベース部35の平面形状は、第2ベース部15よりも面積が小さい矩形である。第2コンタクト延出部36の平面形状は、第2延出部16よりも幅が狭い矩形状である。複数の第1コンタクト延出部34および複数の第2コンタクト延出部36は、平面視において、互いに噛み合うように配置されている。
図3〜図5を参照して、基体2の第1面5には、表面絶縁膜50が形成されている。表面絶縁膜50は、基体2の第1面5のほぼ全域を被覆している。表面絶縁膜50は、酸化膜(SiO膜)および窒化膜(SiN膜)のいずれか一方または双方を含んでいてもよい。この実施形態では、表面絶縁膜50は、SiO膜からなる。また、表面絶縁膜50は、例えば、0.1μm〜2μmの厚さを有していてもよい。
表面絶縁膜50には、第1p型コンタクト領域31を露出させる第1コンタクト孔51と、第2p型コンタクト領域32を露出させる第2コンタクト孔52とが形成されている。第1コンタクト孔51は、第1コンタクトベース部33を露出させる第1部分53と、第1部分53に連通し、第1コンタクト延出部34を露出させる第2部分54とを含む。第2コンタクト孔52は、第2コンタクトベース部35を露出させる第3部分55と、第3部分55に連通し、第1コンタクト延出部34を露出させる第4部分56とを含む。
図3〜図6および図8を参照して、表面絶縁膜50の上には、第1電極膜61および第2電極膜62が互いに間隔を空けて形成されている。
第1電極膜61は、第1p型コンタクト領域31を覆うように配置されている。第1電極膜61は、第1パッド部63と、複数の第1配線部64とを一体的に含む。第1パッド部63は、第1p型コンタクト領域31の第1コンタクトベース部33を覆うように配置されている。第1パッド部63は、平面視において、第1コンタクトベース部33よりも大きな矩形状に形成されている。
複数の第1配線部64は、第1パッド部63に対して櫛歯状に形成されている。複数の第1配線部64は、それぞれ、複数の第1コンタクト延出部34を一対一対応で覆うように、基体2の長手方向に沿って第1パッド部63から第2コンタクトベース部35側へ向かって直線状に引き出されている。各第1配線部64の幅は、第1p型コンタクト領域31の第1コンタクト延出部34の幅よりも広く形成されている。
第1電極膜61は、表面絶縁膜50上から第1コンタクト孔51に入り込み、第1p型コンタクト領域31にオーミック接触している。より具体的には、第1パッド部63は、表面絶縁膜50上から第1部分53に入り込み、第1コンタクトベース部33にオーミック接触している。各第1配線部64は、表面絶縁膜50上から第2部分54に入り込み、第1コンタクト延出部34にオーミック接触している。
第2電極膜62は、第2p型コンタクト領域32を覆うように配置されている。第2電極膜62は、第2パッド部65と、複数の第2配線部66とを一体的に含む。第2パッド部65は、第2p型コンタクト領域32の第2コンタクトベース部35を覆うように配置されている。第2パッド部65は、平面視において、第2コンタクトベース部35よりも大きな矩形状に形成されている。
複数の第2配線部66は、第2パッド部65に対して櫛歯状に形成されている。複数の第2配線部66は、それぞれ、複数の第2コンタクト延出部36を一対一対応で覆うように、基体2の長手方向に沿って第2パッド部65から第1コンタクトベース部33側へ向かって直線状に引き出されている。各第2配線部66の幅は、第2p型コンタクト領域32の第2コンタクト延出部36の幅よりも広く形成されている。
第2電極膜62は、表面絶縁膜50上から第2コンタクト孔52に入り込み、第2p型コンタクト領域32にオーミック接触している。より具体的には、第2パッド部65は、表面絶縁膜50上から第3部分55に入り込み、第2コンタクトベース部35にオーミック接触している。各第2配線部66は、表面絶縁膜50上から第4部分56に入り込み、第2コンタクト延出部36にオーミック接触している。
第1配線部64および第2配線部66は、平面視において、隙間(スリット)43を挟んで互いに噛み合うように配置されている。この隙間43によって、第1配線部64と第2配線部66とは、電気的に絶縁されている。第1電極膜61および第2電極膜62は、例えば、Ti膜とTin膜とAlCu膜とが、この順で積層された、Ti/Tin/AlCu膜であってもよい。
図1〜図5を参照して、表面絶縁膜50の上には、絶縁層70が形成されている。絶縁層70は、第1電極膜61および第2電極膜62を被覆している。絶縁層70は、表面絶縁膜50上に形成された第1絶縁膜71と、第1絶縁膜71上に形成された第2絶縁膜72とを含む。第1絶縁膜71は、例えば、酸化膜(SiO膜)および窒化膜(SiN膜)のいずれか一方または双方を含んでいてもよい。この実施形態では、第1絶縁膜71は、SiN膜からなる。
第2絶縁膜72は、例えば、ポリイミド等の絶縁性樹脂を含んでいてもよい。また、絶縁層70は、例えば、1μm〜10μmの厚さを有していてもよい。この実施形態では、例えば、第1絶縁膜71の厚さが0.5μm〜2μmであり、第2絶縁膜72の厚さが0.5μm〜8μmであってもよい。
絶縁層70には、第1開口73および第2開口74が形成されている。第1開口73は、第1パッド部63における周縁部に囲まれた中央領域を露出させる。第2開口74は、第2パッド部65における周縁部に囲まれた中央領域を露出させる。
第1開口73内には、第1外部電極8が形成されている。第1外部電極8は、第1開口73内において第1パッド部63(第1電極膜61)に電気的に接続されている。これにより、第1外部電極8は、第1電極膜61を介して第1p型コンタクト領域31(第1領域11)と電気的に接続されている。また、第1外部電極8は、TVSダイオード1をフリップチップ実装(表面実装)するときの端子として機能するので、第1外部端子と称されてもよい。
第1外部電極8は、絶縁層70から突出するように形成されている。第1外部電極8は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第1電極膜61側からこの順に積層されたNi膜、Pd膜、Au膜を含んでいてもよい。
第2開口74内には、第2外部電極9が形成されている。第2外部電極9は、第2開口74内において第2パッド部65(第2電極膜62)に電気的に接続されている。これにより、第2外部電極9は、第2電極膜62を介して第2p型コンタクト領域32(第2領域12)と電気的に接続されている。また、第2外部電極9は、TVSダイオード1をフリップチップ実装(表面実装)するときの端子として機能するので、第2外部端子と称されてもよい。
第2外部電極9は、絶縁層70から突出するように形成されている。第2外部電極9は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第2電極膜62側からこの順に積層されたNi膜、Pd膜、Au膜を含んでいてもよい。
図2〜図5を参照して、第1外部電極8は、平面視において、基体2の短手方向に長い矩形状に形成されている。第1外部電極8は、基体2の角部に配置される角部が面取りされることによって、当該1対の角部に、基体2の角部に対向するコーナ面81を有している。
第1外部電極8の表面には、複数の第1凸部82が形成されている。複数の第1凸部82は、第1外部電極8の表面に起伏を形成している。この実施形態では、各第1凸部82は、平面視四角形状に形成されている。この実施形態では、複数の第1凸部82は、行列状に配置されている。
第2外部電極9は、平面視において、基体2の短手方向に長い矩形状に形成されている。第2外部電極9は、基体2の角部に配置される角部が面取りされることによって、当該1対の角部に、基体2の角部に対向するコーナ面83を有している。
第2外部電極9の表面には、平坦部84と複数の第2凸部85が形成されている。平坦部84は、第2外部電極9の表面が平坦に形成された部分であり、第2外部電極9の内方側の2つの角部のうちの一方の角部86の近傍に設けられている。この実施形態では、平坦部84は、平面視において、角部86を頂点とする直角二等辺三角形状に形成されている。
各第2凸部85は、第2外部電極9の平坦部84の周囲に設けられており、第2外部電極9の表面の平坦部84以外の領域に起伏を形成している。この実施形態では、各第2凸部85は、平面視四角形状に形成されている。複数の第2凸部85は、平坦部84よりも小さい表面積で形成されている。この実施形態では、複数の第2凸部85は、行列状に配置されている。
このような第1外部電極8および第2外部電極9によれば、第1外部電極8および第2外部電極9の各表面に向けて光が照射されると、第1凸部82および第2凸部85によって構成される凹凸面によって、その光を良好に乱反射させることができる。これにより、第1外部電極8および第2外部電極9を良好に確認できるので、TVSダイオード1の表裏判定を容易に行うことができる。また、第1外部電極8および第2外部電極9のうち、第2外部電極9のみに直角二等辺三角形状の平坦部84が形成されているので、第1外部電極8と第2外部電極9とを容易に判別することができる。例えば、第1外部電極8と第2外部電極9とをカメラで撮像して得られた画像を画像処理することによって、第1外部電極8と第2外部電極9とを容易に判別することができる。
図9は、図5の断面図のより具体的な形状を示す断面図である。
第1コンタクト孔51の第2部分54は、表面絶縁膜50の表面から基体2へ向かって先細りとなるテーパ状に形成されている。同様に、第2コンタクト孔52の第4部分56は、表面絶縁膜50の表面から基体2へ向かって先細りとなるテーパ状に形成されている。
第1配線部64および第2配線部66は、それぞれ、表面絶縁膜50上の部分が表面絶縁膜50の厚さに起因して嵩上げされている。これにより、第1配線部64は、表面絶縁膜50上の部分から第1コンタクト孔51の第2部分54へ向かって凹む曲面状の上面64aを有している。また、第2配線部66は、表面絶縁膜50上の部分から第2コンタクト孔52の第4部分56へ向かって凹む曲面状の上面66aを有している。
また、前述したように、第1配線部64および第2配線部66は、隙間43によって、互いに電気的に絶縁されている。隙間43の幅(第1配線部64と第2配線部66との距離d)は、たとえば、0.5μm〜5μmである。
図10は、半導体基板3のn型不純物濃度と、n型領域20のn型不純物濃度と、p型コンタクト領域31,32を含むp型領域10のp型不純物濃度の濃度プロファイルを説明するためのグラフである。図10において、横軸は、基体2の表面からの深さ[μm]を示している。縦軸は、不純物濃度[cm−3]を示している。
図10において、曲線Q1は、n型半導体基板3のn型不純物濃度の濃度プロファイルを示すグラフである。曲線Q2は、n型領域20のn型不純物濃度の濃度プロファイルを示すグラフである。曲線Q3は、p型コンタクト領域31,32を含むp型領域10のp型不純物濃度の濃度プロファイルを示すグラフである。
曲線Q1に示すように、n型半導体基板3は、n型半導体基板3の表面から所定の第2深さ位置X2に向かって、n型不純物濃度が急激に増加し、第2深さ位置X2から基体2の第2面6に向かって、n型不純物濃度が緩やかに増加する濃度プロファイルを有する。
曲線Q2に示すように、n型領域20は、基体2の第1面5から第2深さ位置X2よりも浅い第1深さ位置X1に向かってn型不純物濃度が漸減し、第1深さ位置X1から基体2の第2面6に向かって、n型不純物濃度が漸増する濃度プロファイルを有する。
曲線Q3に示すように、p型コンタクト領域31,32を含むp型領域10は、基体2の第1面5からp型領域10に向かってp型不純物濃度が急激に減少した後、p型領域10に向かって緩やかに減少する濃度プロファイルを有する。
図11A〜図11Hは、図1のTVSダイオード1の製造工程の一例を説明するためのフローチャートである。図11A〜図11Hは、図9の切断面に対応する断面図である。
TVSダイオード1を製造するには、図11A参照して、n型半導体基板3上にn型エピタキシャル層4が形成されてなる基体2を用意する。基体2は、第1面(表面)5と、その反対側に位置する第2面(裏面)6と、第1面5および第2面6を接続する第3面(側面)7とを有している。
次に、図11Bに示すように、基体2の第1面5に酸化膜(シリコン酸化膜)91が形成される。
次に、p型不純物(この例ではボロン)が酸化膜91を介してn型エピタキシャル層4内に注入された後、熱処理が行われる。これにより、図11Cに示すように、n型エピタキシャル層4の表層部にp型領域92が形成される。
次に、n型領域20を形成すべき領域に選択的に開口を有するイオン注入マスク(図示略)が酸化膜91上に形成される。そして、イオン注入マスクを介してn型不純物(この例ではリン)が基体2に注入された後、熱処理が行われる。
これにより、図11Dに示すように、n型エピタキシャル層4を貫通してn型半導体基板3の深さ途中まで延びたn型領域20(21,22,23)が形成される。また、p型領域92が熱処理によってさらに拡散されることにより、p型領域10が形成される。p型領域10は、n型領域20の分離領域23によって、第1領域11(13,14)と第2領域12(15,16)とに分断される。
次に、図11Eに示すように、酸化膜91上に酸化膜を形成することにより、基体2の第1面5上に、表面絶縁膜50が形成される。そして、フォトリソグラフィおよびエッチングにより、表面絶縁膜50に、第1コンタクト孔51(53,54)および第2コンタクト孔52(55,56)が形成される。
次に、第1コンタクト孔51および第2コンタクト孔52を介して、p型不純物(この例ではボロン)がp型領域10に注入された後、熱処理が行われる。これにより、図11Fに示すように、p型領域10の第1領域11の表層部に、第1コンタクト孔51に露出する第1p型コンタクト領域31(33,34)が形成される。また、p型領域10の第2領域12の表層部に、第2コンタクト孔52に露出する第2p型コンタクト領域32(35,36)が形成される。
次に、図11Gに示すように、例えば、スパッタ法によって、基体2の第1面5上に、第1面5の露出面および表面絶縁膜50を覆うように、電極膜93が形成される。次に、図11Hに示すように、フォトリソグラフィおよびエッチングにより、電極膜93が、所望の形状にパターニングされる。これにより、第1電極膜61(63,64)および第2電極膜62(65,66)が形成される。
次に、例えばCVD法によって、第1電極膜61および第2電極膜62を被覆するように窒化膜が堆積されることにより、第1絶縁膜71が形成される。次に、第1絶縁膜71上に感光性ポリイミドが塗布されて第2絶縁膜72が形成される。次に、第1開口73および第2開口74に対応するパターンで第2絶縁膜72が露光・現像される。次に、第2絶縁膜72をマスクとして第1絶縁膜71がエッチングされて、第1開口73および第2開口74が形成される。これにより、第1開口73および第2開口74を有する絶縁層70が形成される。最後に、第1開口73および第2開口74を埋めるように、Ni膜、Pd膜およびAu膜が順にめっき成膜されて、第1外部電極8および第2外部電極9が形成される。これにより、図1に示すようなTVSダイオード1が得られる。
図12は、比較例の構成を説明するための断面図である。
比較例201は、双方型TVSダイオードである。比較例201は、基体202を備えている。基体202は、p型半導体基板203と、その上に形成されたp型半導体層204とからなる。p型半導体層204の表層部には、互いに間隔をおいて、第1n型領域205および第2n型領域206が形成されている。
第1n型領域205とp型半導体層204とによって第1ダイオードD11が形成され、第2n型領域206とp型半導体層204とによって第2ダイオードD12が形成されている。第1ダイオードD11および第2ダイオードD12は、p型半導体層204を介して逆直列接続されている。
第1n型領域205(第1ダイオードD11のカソード)は、第1外部端子207に電気的に接続され、第2n型領域206(第2ダイオードD12のカソード)は、第2外部端子208に電気的に接続されている。
比較例201では、p型半導体層204のp型不純物濃度を薄くし、第1n型領域205と第2n型領域206との距離を大きくすることにより耐圧を上げることができる。
比較例201では、スナップバック(snap back)現象が発生しやすいという問題がある。この理由は、比較例201の双方型TVSダイオードに電流が流れた場合に、比較例201にnpn型バイポーラトラジスタの特性が現れ、電流が増幅されてしまうからである。バイポーラトラジスタでは、ベース領域の不純物濃度が薄いほど、利得が高くなるという特性を有している。比較例201の双方型TVSダイオードでは、npn型バイポーラトラジスタのベースに相当するp型半導体層204の不純物濃度は、耐圧を高めるために薄くされている。このため、双方型TVSダイオードに電流が流れると、高利得のバイポーラトラジスタ特性によって電流が増幅される。これにより、スナップバック現象が発生する。
図1に示すようなTVSダイオード1において、p型領域10(図3、図4参照)のp型不純物(この例ではボロン)のドーズ量が異なる第1〜第5実施例について、電圧−電流特性を測定した。
第1〜第5実施例のp型領域10のp型不純物のドーズ量は、次の通りである。
第1実施例:1.0×1013cm−2
第2実施例:3.0×1013cm−2
第3実施例:1.0×1014cm−2
第4実施例:3.0×1014cm−2
第5実施例:1.0×1015cm−2
図13は、第1〜第5実施例の電流−電圧特性を示すグラフである。図13において、横軸は第1外部電極8および第2外部電極9との間の電圧値VR[V]であり、縦軸は第1外部電極8および第2外部電極9との間の電流値IR[A]である。
図13において、曲線R1、R2、R3、R4およびR5は、それぞれ第1実施例、第2実施例、第3実施例、第4実施例および第5実施例に対する電流−電圧特性を示すグラフである。
図13のグラフから、p型領域10のp型不純物のドーズ量が小さいほど、ブレークダウン電圧が大きくなることがわかる。
図14は、図13のグラフに基づいて作成した、p型領域10のp型不純物のドーズ量に対する双方向耐圧のグラフである。図14において、横軸はp型領域10のp型不純物のドーズ量[cm−2]であり、縦軸は双方向耐圧[V]である。
図14のグラフから、p型領域10のp型不純物のドーズ量が小さくなると、双方向耐圧が上げることがわかる。つまり、本実施形態に係るTVSダイオード1では、p型領域10のp型不純物のドーズ量を変化させることによって、ブレークダウン電圧(双方向耐圧)を容易に調整することができる。
図15は、第4実施例、第5実施例および比較例の電流−電圧特性を示すグラフである。図15において、横軸は第1外部電極8および第2外部電極9との間の電圧値VR[V]であり、縦軸は第1外部電極8および第2外部電極9との間の電流値IR[A]である。
図15において、曲線R4は第4実施例に対する電流−電圧特性を示すグラフであり、曲線R5は第5実施例に対する電流−電圧特性を示すグラフである。曲線Sは、比較例201に対する電流−電圧特性を示すグラフである。
図15から、比較例201では、スナップバック現象が発生するが、第4実施例および第5実施例では、スナップバック現象が発生しないことがわかる。これは、本実施形態に係るTVSダイオード1では、p型領域10のp型不純物のドーズ量によって耐圧を調整できるため、pnp型バイポーラトランジスタのベース領域に相当するn型領域20のn型不純物濃度を高くすることが可能である。このため、pnp型バイポーラトランジスタとしての利得を低く抑えることができるので、TVSダイオード1が流れた場合に、バイポーラトランジスタの特性が現れにくくなる。これにより、本実施形態に係るTVSダイオード1では、スナップバック現象の発生を抑制することが可能となる。
図7Aを参照して、前述の実施形態では、第1領域11の第1延出部14および第2領域12の第2延出部16は、2つずつ存在している。前述の実施形態では、平面視において、分離領域23における基体2の長手方向に延びた3つの横長直線部23Aによって、基体2の長手方向中央部が基体2の短手方向に4分割されるので、「4分割型」という場合がある。
これに対して、図16に示すように、第1延出部14および第2延出部16が1つずつ存在するような構成であってもよい。図16は、図7Aに対応する平面図である。図16において、図7Aの各部に対応する部分には、図7Aと同じ符号を付して示す。この場合には、第1コンタクト延出部34および第2コンタクト延出部36も1つずつ存在する。また、第1配線部64および第2配線部66も1つずつ存在する。この場合、分離領域23は例えばクランク状となる。このような実施形態では、平面視において、分離領域23おける基体2の長手方向に延びた1つの横長直線部23Aによって、基体2の長手方向中央部が基体2の短手方向に2分割されるので、「2分割型」という場合がある。
また、第1延出部14および第2延出部16が3つ以上ずつ存在するような構成であってもよい。第1延出部14および第2延出部16がk個ずつ存在している場合には、平面視において、分離領域23おける基体2の長手方向に延びた2k個の横長直線部によって、基体2の長手方向中央部が基体2の短手方向に2k個に分割されるので、「2k分割型」となる。
例えば、第1延出部14および第2延出部16が8個ずつ存在する場合の実施形態は「16分割型」となり、第1延出部14および第2延出部16が12個ずつ存在する場合の実施形態は「24分割型」となり、第1延出部14および第2延出部16が20個ずつ存在する場合の実施形態は「40分割型」となる。
図17は、2分割型、4分割型、16分割型および24分割型それぞれについてのIpp−Vcl特性を示すグラフである。基体2の長辺の長さL1(図2参照)、短辺の長さL2(図2参照)および厚さT(図3参照)は、これらの4種類の実施形態において同じである。また、p型領域10のp型不純物のドーズ量は、1.0×1014cm−2である。
図17において、横軸はピークパルス電流Ipp[A]を示し、縦軸はクランプ電圧Vcl[V]を示している。図17において、曲線U1、U2、U3およびU4は、それぞれ2分割型、4分割型、16分割型および24分割型に対するIpp−Vcl特性を示すグラフである。
図17のグラフから、分割数が2、4、16および24の実施形態を比較すると、分割数を大きくするほど、クランプ電圧Vclが低くなることがわかる。つまり、本実施形態では、分割数を変化させることにより、クランプ電圧Vclを調整することができる。
図18は、分割数が24でありかつp型領域10のp型不純物のドーズ量が異なる3種類の24分割型それぞれについてのIpp−Vcl特性を示すグラフである。
図18において、曲線V1は、p型領域10のp型不純物のドーズ量が1.0×1014cm−2である4分割型に対するIpp−Vcl特性を示すグラフである。曲線V2は、p型領域10のp型不純物のドーズ量が3.0×1014cm−2である4分割型に対するIpp−Vcl特性を示すグラフである。曲線V3は、p型領域10のp型不純物のドーズ量が1.0×1015cm−2である4分割型の実施形態に対するIpp−Vcl特性を示すグラフである。
図18のグラフから、p型領域10のp型不純物のドーズ量が大きいほど、クランプ電圧Vclが小さくなることがわかる。つまり、本実施形態では、p型領域10のp型不純物のドーズ量を変化させることによっても、クランプ電圧Vclを調整することができる。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
例えば、前述の実施形態において、p型領域10、第1p型コンタクト領域31および第2p型コンタクト領域32の各導電型と、n型半導体基板3、n型エピタキシャル層4およびn型領域20の各導電型とを反転してもよい。つまり、p型の部分をn型とし、n型の部分をp型としてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能で
ある。
1 TVSダイオード
2 基体
3 n型半導体基板
4 n型エピタキシャル層
5 第1面
6 第2面
7 第3面
8 第1外部電極
9 第2外部電極
10 p型領域
11 第1領域
12 第2領域
13 第1ベース部
14 第1延出部
15 第2ベース部
16 第2延出部
20 n型領域
21 第1n型領域
22 第2n型領域
23 分離領域
31 第1p型コンタクト領域
32 第2p型コンタクト領域
33 第1コンタクトベース部
34 第1コンタクト延出部
35 第2コンタクトベース部
36 第2コンタクト延出部
41,42,43 隙間(スリット)
50 表面絶縁膜
51 第1コンタクト孔
52 第2コンタクト孔
53 第1部分
54 第2部分
55 第3部分
56 第4部分
61 第1電極膜
62 第2電極膜
63 第1パッド部
64 第1配線部
65 第2パッド部
66 第2配線部
70 絶縁層
71 第1絶縁膜
72 第2絶縁膜
73 第1開口
74 第2開口
81 コーナ面
82 第1凸部
83 コーナ面
84 平坦部
85 第2凸部
86 角部
91 第1酸化膜
92 p型領域
93 電極膜
D1 第1ダイオード
D2 第2ダイオード

Claims (14)

  1. 基体と、
    前記基体の表層部に形成された第1導電型領域と、
    前記第1導電型領域を、第1領域と第2領域とに分断するように前記基体内に形成された第2導電型分離領域と、
    前記基体の表面上に形成された表面絶縁膜と、
    前記第1領域に電気的に接続されるように、前記表面絶縁膜上に配置された第1電極膜と、
    前記第2領域に電気的に接続されるように、前記表面絶縁膜上に配置された第2電極膜とを含み、
    前記第1領域と前記第2導電型分離領域とによって第1ダイオードが形成され、前記第2領域と前記第2導電型分離領域とによって第2ダイオードが形成され、前記第1ダイオードと前記第2ダイオードとが、前記第2導電型分離領域を介して逆直列接続されている、TVSダイオード。
  2. 平面視において、前記第1領域を取り囲む無端状の第1の第2導電型領域と、
    平面視において、前記第2領域を取り囲む無端状の第2の第2導電型領域とを含み、
    前記第1の第2導電型領域と前記第2の第2導電型領域とは、前記第1領域と前記第2領域とを分断する共通の前記第2導電型分離領域を有している、請求項1に記載のTVSダイオード。
  3. 前記表面絶縁膜は、前記第1領域の一部を露出させる第1コンタクト孔と、前記第2領域の一部を露出させる第2コンタクト孔とを有し、
    前記第1電極膜は、前記第1コンタクト孔を介して前記第1領域に接続され、
    前記第2電極膜は、前記第2コンタクト孔を介して前記第2領域に接続されている、請求項1または2に記載のTVSダイオード。
  4. 前記第1領域の表層部における前記第1コンタクト孔に臨む領域に形成され、前記第1領域よりも第1導電型不純物濃度の高い第1コンタクト領域と、
    前記第2領域の表層部における前記第2コンタクト孔に臨む領域に形成され、前記第2領域よりも第1導電型不純物濃度の高い第2コンタクト領域とを含み、
    前記第1電極膜は、前記第1導電型コンタクト領域に接続され、
    前記第2電極膜は、前記第2導電型コンタクト領域に接続されている、請求項1〜3のいずれか一項に記載のTVSダイオード。
  5. 前記第1領域は、平面視において、前記基体の一方側端部に配置された第1ベース部と、前記第1ベース部から前記基体の他方側端部に向かって延びた第1延出部とを有し、
    前記第2領域は、平面視において、前記基体の前記他方側端部に配置された第2ベース部と、前記第2ベース部から前記基体の前記一方側端部に向かって延びた第2延出部とを有している、請求項1〜4のいずれか一項に記載のTVSダイオード。
  6. 前記第1延出部は、前記第1ベース部に対して櫛歯状に形成された複数の第1延出部を含み、
    前記第2延出部は、前記第2ベース部に対して櫛歯状に形成された複数の第2延出部を含み、
    前記複数の第1延出部および前記複数の第2延出部は、平面視において、前記第2導電型分離領域を挟んで互いに噛み合うように配置されている、請求項5に記載のTVSダイオード。
  7. 前記第2導電型分離領域は、平面視において、蛇行状に形成されている、請求項6に記載のTVSダイオード。
  8. 前記第1電極膜は、前記第1ベース部上に配置された第1パッド部と、前記第1パッド部から前記第1延出部の上方領域に延びた第1配線部とを含み、
    前記第2電極膜は、前記第2ベース部上に配置された第2パッド部と、前記第2パッド部から前記第2延出部の上方領域に延びた第2配線部とを含む、請求項5または6に記載のTVSダイオード。
  9. 前記第1パッド部上に、前記第1電極膜に電気的に接続される第1外部電極が配置され、
    前記第2パッド部上に、前記第2電極膜に電気的に接続される第2外部電極が配置されている、請求項8に記載のTVSダイオード。
  10. 前記基体は、n型半導体基板と、前記n型半導体基板の表面に形成されたエピタキシャル層とからなり、
    前記第1導電型領域は、前記エピタキシャル層の表層部に形成されており、
    前記第2導電型分離領域は、前記エピタキシャル層の表面から前記エピタキシャル層を貫通して前記n型半導体基板の深さ途中部まで達している、請求項1〜9のいずれか一項に記載のTVSダイオード。
  11. 前記第1電極膜および前記第2電極膜が、Ti、TiNおよびAlCuが、この順に積層されたTi/TiN/AlCu膜からなる、請求項1〜10のいずれか一項に記載のTVSダイオード。
  12. 前記第1導電型領域の第1導電型不純物濃度が、2.0×1017cm−3〜5.0×1018cm−3であり、
    前記第2導電型分離領域の第2導電型不純物濃度が、1.0×1019cm−3〜1.0×1021cm−3である、請求項1〜11のいずれか一項に記載のTVSダイオード。
  13. 第1導電型領域を表層部に有する基体の前記第1導電型領域に、第2導電型不純物を注入し、熱処理することによって、前記第1導電型領域を第1領域と第2領域とに分断する第2導電型分離領域を形成する工程と、
    前記基体の表面上に表面絶縁膜を形成する工程と、
    前記表面絶縁膜に、前記第1領域の一部を露出させる第1コンタクト孔と、前記第2領域の一部を露出させる第2コンタクト孔とを形成するコンタクト孔形成工程と、
    前記表面絶縁膜上に電極膜を形成する電極膜形成工程と、
    前記電極膜を選択的にエッチングすることによって、前記第1コンタクト孔を介して前記第1領域に電気的に接続される第1電極膜と、前記第2コンタクト孔を介して前記第2領域に電気的に接続される第2電極膜とを形成する工程とを含む、TVSダイオードの製造方法。
  14. 前記コンタクト孔形成工程と前記電極膜形成工程との間に、
    前記第1領域の表層部における前記第1コンタクト孔に臨む領域に、第1導電型不純物を注入し、熱処理することにより、前記第1領域よりも第1導電型不純物濃度の高い第1コンタクト領域を形成すると同時に、前記第2領域の表層部における前記第2コンタクト孔に臨む領域に、第1導電型不純物を注入し、熱処理することにより、前記第2領域よりも第1導電型不純物濃度の高い第2コンタクト領域を形成する工程を含む、請求項13に記載のTVSダイオードの製造方法。
JP2020093560A 2020-05-28 2020-05-28 Tvsダイオードおよびtvsダイオードの製造方法 Pending JP2021190531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020093560A JP2021190531A (ja) 2020-05-28 2020-05-28 Tvsダイオードおよびtvsダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020093560A JP2021190531A (ja) 2020-05-28 2020-05-28 Tvsダイオードおよびtvsダイオードの製造方法

Publications (1)

Publication Number Publication Date
JP2021190531A true JP2021190531A (ja) 2021-12-13

Family

ID=78848551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020093560A Pending JP2021190531A (ja) 2020-05-28 2020-05-28 Tvsダイオードおよびtvsダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP2021190531A (ja)

Similar Documents

Publication Publication Date Title
US9548292B2 (en) Circuit including a resistive element, a diode, and a switch and a method of using the same
FR2729008A1 (fr) Circuit integre de puissance
GB2103877A (en) Gate protection for insulated gate semiconductor devices
JPS6358380B2 (ja)
JP3400025B2 (ja) 高耐圧半導体素子
US4553125A (en) High voltage resistance element
JP2554093B2 (ja) 半導体ダイオ−ド
JP2000164894A (ja) 半導体構成素子並びに該半導体構成素子の製造方法
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
JP2021190531A (ja) Tvsダイオードおよびtvsダイオードの製造方法
EP0180315B1 (en) High breakdown voltage semiconductor device
JP4018163B2 (ja) トランジスタの降伏電圧制御用半導体回路装置
US6635926B2 (en) Field effect transistor with high withstand voltage and low resistance
GB2084397A (en) Semiconductor integrated circuit
JP3297087B2 (ja) 高耐圧半導体装置
US4562451A (en) Semiconductor device having a resistor region with an enhanced breakdown voltage
JPS6136979A (ja) 定電圧ダイオ−ド
US6459128B1 (en) Field-effect transistor
JPS6239547B2 (ja)
KR100244620B1 (ko) 고전압 소자
JP3266250B2 (ja) 半導体装置
JP2021197481A (ja) Tvsダイオードおよびtvsダイオードの製造方法
JP4907341B2 (ja) サイリスタ
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
JPH03185870A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240516