JP2554093B2 - 半導体ダイオ−ド - Google Patents

半導体ダイオ−ド

Info

Publication number
JP2554093B2
JP2554093B2 JP62195390A JP19539087A JP2554093B2 JP 2554093 B2 JP2554093 B2 JP 2554093B2 JP 62195390 A JP62195390 A JP 62195390A JP 19539087 A JP19539087 A JP 19539087A JP 2554093 B2 JP2554093 B2 JP 2554093B2
Authority
JP
Japan
Prior art keywords
region
diode
junction
voltage
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62195390A
Other languages
English (en)
Other versions
JPS6343371A (ja
Inventor
ケネス・ロナルド・ウエイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPS6343371A publication Critical patent/JPS6343371A/ja
Application granted granted Critical
Publication of JP2554093B2 publication Critical patent/JP2554093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 本発明は半導体ダイオードに関するものである。
一方の導電形の第１領域と、半導体の特定表面にだけ
面し、ダイオードの動作時このダイオードに加えられた
電圧で逆バイアスされると該ダイオードにブロッキング
特性を与える主pn接合を前記の第１領域と形成するよう
に該第１領域で取囲まれた反対導電形の第２領域と、前
記第１領域内に設けられ、この第１領域よりも高濃度に
ドープされた前記の一方の導電形の第３領域とを有し、
この第３領域は、該第３領域が無ければ主pn接合がブレ
ークダウンするであろう電圧よりも低い所定電圧がダイ
オードに加えられて主pn接合を逆バイアスした時にダイ
オードの導通をトリガするためのものである半導体ダイ
オードは公知である。
このような半導体ダイオードは、例えば英国特許出願
明細書第2113907号公報に記載されている。特に、この
明細書にはゲート無しサイリスタ構造を有する４層pnpn
半導体ダイオードが記載されている。このゲート無しサ
イリスタ構造は、ｐ形アノード領域、ｎ形中央領域、ｐ
形中央領域およびｎ形カソード領域を有する。２つのす
なわち第１と第２中央領域は、アノードとカソード領域
に接続された端子に順方向電圧が加えらえると逆バイア
スされる主pn接合を形成する。このような順方向電圧が
ゲート無しサイリスタ構造に加えられると、このサイリ
スタ構造は、該サイリスタ構造が逆バイアスされた主pn
接合のブレークダウンにより或いはまた電気接触部両端
の電位の急速な上昇のためカソード領域下の中央ｐ領域
内を流れる大きな容量性電流によりサイリスタ構造がト
リガされて導通する迄、ブロッキング特性を維持する。
したがって、このようなダイオードは、例えば高い電圧
のためまたは電圧の急上昇のために危険なことがある供
給電圧スパイクが電気装置に加えられるのを防ぐのに用
いることができる。
前記の明細書には、２つの逆並列のゲート無しサイリ
スタより成るゲート無しトライアック構造も記載されて
いる。このような構造は、対称形ブレークオーバダイオ
ードとしても知られている。１つの方向にサイリスタ構
造をもちまた反対方向に２層ダイオード構造を有する非
対称形ブレークオーバダイオードもまた利用可能であ
る。この非対称形ブレークオーバダイオードのＩ−Ｖ特
性は添付図面の第1a図に示してある。対称形ブレークオ
ーバダイオードの場合には、その特性が第１象限と第３
象限で同じであるという点において非対称形ブレークオ
ーバダイオードのＩ−Ｖ特性とは相違する。
前述したゲート無しサイリスタ構造を有する半導体ダ
イオードが例えば主電源電圧スパイクによって生起され
る急速な電圧上昇に対する保護を与えるために、カソー
ド領域下方のシート抵抗の適当な選択は、中央または内
側ｐ領域とカソード領域の深さおよびこれ等領域の表面
ドーパント濃度を決めることによって選ばれる必要があ
る。従来は高電圧から保護するためにすなわち所定電圧
が電気接触部間に加えられた時に主pn接合をブレークダ
ウンさせてデバイス内の導通をトリガするために、中央
ｎ領域すなわち基板のドーピングを調節していた。けれ
ども、中央n-領域のドーピングの調節は特に望ましくな
い、というのは、このことは、異なる高電圧に対する保
護を与えるデバイスをつくることを可能ならしめるよう
に異なるドーピング濃度を有する種々のｎ形中央領域形
成用基板が必要とされるということを意味するからであ
る。前記の明細書に示されているように、半導体ダイオ
ードがブレークダウンする電圧を制御するために、逆バ
イアスされた主pn接合に頼らねばならないのは望ましい
ことではない。何故ならば、主pn接合のブレークダウン
は、接合がｐおよびｎ領域の表面で出会っている場合に
は比較的予測し難い電圧で起き、したがってダイオード
のトリガに画一性がない恐れが生じるからである。前記
の明細書において見たところ認識されていない別の問題
は、特に非対称形ブレークオーバダイオードにおいて、
中央ｎ領域すなわち基板のドーピングレベルが増加する
と、ブレークダウン電流の横方向成分が最早やサイリス
タ構造の底のpn接合をターンオンするに十分な高い電圧
を発生せずこのため真のサイリスタ動作が起きない点に
達するということである。
したがって、前述したところよりわかるように、主pn
接合の一方の領域例えば前述の例では基板のドーピング
の制御によってだけのブレークオーバダイオードのよう
な、半導体デバイス内の逆バイアスされた主pn接合のブ
レークダウンの制御は望ましいものではなく、基板のド
ーピングが余りに高いレベルに増加すると実現困難とな
る。
前述のことにかんがみて、前記の明細書には、主pn接
合に、局部的に高濃度にドープされた埋込n+領域を設
け、主pn接合のブレークダウン電圧を制御することが提
案されている。この局部的な高濃度ドープn+領域はｎ形
カソード領域の直ぐ下のｎ形中央領域内に設けられ、ｐ
形中央領域によってｎ形カソード領域より離間され、こ
のためn+領域はデバイス体内で一部局に集中される。前
記の明細書に記載されているように、局部的に集中され
た埋込みn+領域は、中央ｐ領域でオーバードープされた
イオン注入（implantation）された燐ドープ領域でもよ
い。けれども、このような埋込領域の形成は制御するの
が困難なことがあり、pn接合が逆バイアスされた時にデ
バイスがブレークダウンする電圧を任意の精度をもって
制御することを困難にする。その上、埋込領域を設ける
のに余計なマスキング工程が必要となり、このため必然
的にデバイスの製造時間とコストが増す。
本発明は、一方の導電形の第１領域と、半導体の特定
表面にだけ面し、ダイオードの動作時このダイオードに
印加された電圧で逆バイアスされると該ダイオードにブ
ロッキング特性を与える主pn接合を前記の第１領域と形
成するように該第１領域で取囲まれた反対導電形の第２
領域と、前記第１領域内に設けられ、この第１領域より
も高濃度にドープされた前記の一方の導電形の第３領域
とを有し、この第３領域は、該第３領域が無ければ主pn
接合がブレークダウンするであろう電圧よりも低い所定
電圧がダイオードに印加されて主pn接合を逆バイアスし
た時にダイオードの導通をトリガするためのものである
半導体ダイオードにおいて、第３領域は特定表面にのみ
面し、第２領域と第３領域の間に配された反対導電形の
第４領域は前記の特定表面にのみ面し、第３領域とpn接
合を形成し、前記の特定表面上の不活性層は第３及び第
４領域を被覆し、第３領域と第４領域は一緒に、第１領
域の一部分によって第２領域から分離されたブレークダ
ウンデバイスを形成し、第２領域と第４領域は第１領域
の前記の部分を介して所定距離分離され、この所定距離
は、主pn接合がダイオードに印加された電圧によって逆
バイアスされた時、印加された電圧が所定電圧よりも低
い場合には主pn接合の空乏領域が第１領域の前記の部分
を経てブレークダウンデバイスのpn接合の空乏領域迄延
在し、印加された電圧が所定電圧の場合にはブレークダ
ウンデバイスのpn接合を横ぎって誘起された逆バイアス
電圧がブレークダウンデバイスをブレークダウンさせて
ダイオードの導通をトリガするように選ばれたことを特
徴とする半導体ダイオードを供するものである。
特定表面にだけ面し、第１領域とpn接合を形成する別
の領域を設けることもでき、この第４領域は第３領域と
ブレークダウンデバイスを形成し、第２領域と第３領域
の間に位置される。
更に本発明は、一方の導電形の第１領域と、半導体の
特定表面にだけ面し、ダイオードの動作時このダイオー
ドに印加された電圧で逆バイアスされると該ダイオード
にブロッキング特性を与える主pn接合を前記の第１領域
と形成するように該第１領域で取囲まれた反対導電形の
第２領域と、前記第１領域内に設けられ、この第１領域
よりも高濃度にドープされた前記の一方の導電形の第３
領域とを有し、この第３領域は、該第３領域が無ければ
主pn接合がブレークダウンするであろう電圧よりも低い
所定電圧がダイオードに印加されて主pn接合を逆バイア
スした時にダイオードの導通をトリガするためのもので
ある半導体ダイオードにおいて、第３領域は特定表面に
のみ面し、この特定表面上の不活性層が第３領域を被覆
し、またこの第３領域は、第３領域と該第３領域の下に
ある第１領域の部分を介する所定距離（ｌ）とによって
第２領域を互に複数部分に分離するように、第２領域と
pn接合を形成し且つ該第２領域で取囲まれ、これによ
り、主pn接合を逆バイアスするためにダイオードに電圧
が印加された時、印加された電圧が前記の所定電圧より
も低い場合には、主pn接合の空乏領域が、該主pn接合か
ら第３領域まで、第３領域の下にある前記の第１領域の
部分を介して所定距離（ｌ）を横ぎって延在して第３領
域を第１領域より分離し、印加された電圧が所定電圧の
場合には第３領域がダイオードの導通をトリガするよう
にしたことを特徴とする半導体ダイオードを供するもの
である。
したがって、本発明の半導体ダイオードでは、主pn接
合が逆バイアスされた時にダイオードが導通に切換わる
所定電圧は、第２領域と第３領域の相対位置を選ぶこと
によって比較的容易に制御することができる。その上、
第３領域は特定表面にだけ面するので、主pn接合に局部
的に高濃度にドープされた領域を設けるために深い拡散
は必要なく、したがって、局部的に高濃度にドープされ
た領域が主pn接合に設けられたダイオードにくらべる
と、主pn接合が逆バイアスされた時にダイオードがブレ
ークダウンする電圧のより正確な制御を可能にする。
１つまたはそれ以上の反対導電形の付加領域を第２領
域と第４領域の間で第１領域内に離間して配し、主pn接
合が第３領域の無い時にブレークダウンするであろう逆
バイアス電圧を増し、この場合前記の付加領域は特定表
面にのみ面し、不活性層によって被覆されるようにする
ことができる。前記の付加領域は、ブレークダウンデバ
イスの位置の選択の外に付加領域の数と位置の選択によ
って得られる所定電圧のより大きな制御を可能にする。
このように付加領域の数と位置の選択によって電圧の広
い範囲内で任意の所定電圧を選ぶことができ、したがっ
てダイオードの融通性を増す。
代わりの実施例では第３領域は第２領域とpn接合を形
成し、ダイオードに電圧が印加されて主pn接合が逆バイ
アスされた時、この印加された電圧が所定電圧よりも低
い場合には主pn接合の空乏領域が第３領域を第１領域よ
り分離し、印加された電圧が前記の所定電圧の場合には
第３領域がダイオードの導通をトリガするようにするこ
とができる。
通常は、このような実施例では、第１領域のドーピン
グにくらべて比較的高濃度にドープされた第３領域のド
ーピングは、所定電圧がダイオードに加えられて主pn接
合を逆バイアスした時第２領域と第３領域間のpn接合に
誘起された逆バアイス電圧によってpn接合がブレークダ
ウンされてダイオードの導通をトリガするようなもので
ある。
更に本発明は、一方の導電形の第１領域と、半導体の
特定表面にだけ面し、ダイオードの動作時このダイオー
ドに印加された電圧で逆バイアスされると該ダイオード
にブロッキング特性を与える主pn接合を前記の第１領域
と形成するように該第１領域で取囲まれた反対導電形の
第２領域と、前記第１領域内に設けられ、この第１領域
よりも高濃度にドープされた前記の一方の導電形の第３
領域とを有し、この第３領域は、該第３領域が無ければ
主pn接合がブレークダウンするであろう電圧よりも低い
所定電圧がダイオードに印加されて主pn接合を逆バイア
スした時にダイオードの導通をトリガするためのもので
ある半導体ダイオードにおいて、第３領域は特定表面に
のみ面し、この特定表面上の不活性層が前記第３領域を
被覆し、第３領域は第２領域で取囲まれ、この第２領域
から第１領域の部分を介して、所定距離（ｙ）だけ該２
領域から分離され、主pn接合を逆バイアスするためにダ
イオードに印加された電圧で主pn接合の空乏領域が第１
領域の前記の部分を横ぎって延在する時、ダイオードの
導通をトリガさせる所定電圧が前記の所定距離（ｙ）に
よって決定されるように構成されたことを特徴とする半
導体ダイオードを供するものである。この場合、主pn接
合が第３領域の無い時にブレークダウンするであろう逆
バイアス電圧を増すために、特定表面にのみ面する１つ
またはそれ以上の反対導電形の付加領域が第２領域と第
３領域の間に離間して配されるようにすることができ
る。このような付加領域は、第２領域に対する第３領域
の位置に加えて付加領域の数と位置の選択を可能とする
ことによってブレークダウン電圧の拡げられた制御を可
能とし、更にまた、付加領域の数と位置を選ぶことによ
り広い電圧範囲で任意の所定電圧を選択することを可能
とすることによってダイオードの融通性を増すことが可
能にされる。
不活性層は絶縁層でも半絶縁層でもよい。この層が絶
縁層の場合には、抵抗性ブリード層（resistive bleed
leyer）は、半導体ダイオードをその周囲から絶縁する
ために絶縁層上を主pn接合から第３領域迄延在すること
ができる。代わりに、フィールドプレート（field plat
e）が不活性層上を主pn接合から第３領域迄延在するこ
ともできる。付加領域が設けられた場合には、各フィー
ルドプレートを各付加領域と結び付けてもよい。
第１領域と第２領域はゲート無しサイリスタの部分を
形成することができる。このサイリスタ構造は、第１領
域と第２領域以外に、特定表面にだけ面するように第２
領域内に配された第１領域よりも高濃度にドープされた
一方の導電形の第５領域と、特定表面と反対の半導体の
別の面にのみ面するように第１領域内に配された第２領
域よりも高濃度にドープされた第６領域を有するように
することができる。この場合、サイリスタ構造は、第１
領域と第２領域で形成されたnpダイオードと逆並列に配
されて非対称形ブレークオーバダイオードを形成するか
または第２の同様のサイリスタ構造と逆並列に配されて
対称形ブレークオーバダイオードを形成するようにする
ことができる。後者の場合には、半導体は、特定表面か
ら別の表面に向って見た時にこの別の表面から特定表面
に向って見た時と同じに見えるような反転対称の中心を
有することができる。
半導体ダイオードが前述の第１領域よりも高濃度にド
ープされた一方の導電形の第５領域を有する場合、例え
ばダイオードがゲート無しサイリスタ構造を有する場
合、特にダイオードがブレークオーバダイオードである
場合、第３領域は第５領域と同時に形成することがで
き、また若しあれば、第４領域（任意の付加領域を加え
て）は適当なマスクを用いて第２領域と同時に形成する
ことができ、このため、本発明を具現するこのようなダ
イオードは、余計なマスキング工程や製造時間および／
またはコストの特別な増加なしにつくることができる。
本発明を更に良く理解することができるように以下に
図面の実施例によって説明する。
図面は寸法通りものではなく、特に寸法比は、理解し
易いように縮小または拡大してある。各図面の同じ部分
には同じ符号を用いてある。
第１図から第６図は本発明の半導体ダイオードの実施
例を線図的断面図で示してある。
第１図から第５図に示した半導体ダイオードは夫々非
対称形ブレークオーバダイオードとして知られたタイ
プ、すなわち、２層またはnpダイオード構造に平行であ
るが反対方向に配されたゲート無しサイリスタ構造を有
する２端子デバイスである。第1a図は代表的な非対称形
ブレークオーバダイオードのＩ−Ｖ特性を示す。この第
1a図よりわかるように、電圧が非対称形ブレークオーバ
ダイオードの２端子間に順方向に印加されて２層または
npダイオード構造が逆バイアスされると、サイリスタ構
造は初めはブロッキング特性を有するが或る電圧におい
てサイリスタ構造はブレークオーバまたはトリガされて
導通する。ブレークオーバまたはトリガ点は第1a図に点
Ａで示してある。電圧が２つの端子間に反対方向に印加
されると、第1a図に示すように、非対称形ブレークオー
バダイオードは順方向バイアスされた２層またはnpダイ
オードとして働く。
第１図において、図示の半導体ダイオードは、一方の
導電形の基板または第１領域１を有する半導体より成る
（この例ではn-形で、この場合マイナス符号は基板１が
比較的低濃度にドープされていることを示す）。この基
板１は反対導電形（この例ではｐ形）の第２領域２とプ
レーナ主pn接合３を形成し、この接合は半導体の特定表
面４にだけ面する。第１および第２領域１と２はゲート
無しサイリスタ構造の夫々第１および第２ベースまたは
中央領域（この例では夫々ｎおよびｐベース）を形成
し、２層またはnpダイオード構造も形成する。ゲート無
しサイリスタ構造のカソードとアノードは別の領域５と
６で形成され、別の領域５は一方の導電形（この例では
この別の領域はn+形でこの場合＋符号は比較的高濃度の
ドーピングを示す）で、特定表面４にだけ面しまた第２
領域２とプレーナpn接合5aを形成するように、第２領域
の部分内に形成される。第１図に示すように、前記の別
の領域５は、第２領域の略々中心からこの第２領域の周
縁の右側部分に向かって延在するように該第２領域内に
配される。別の領域６は反対導電形（この例ではｐ形）
で、前記の特定表面と反対の半導体の第２領域面７にだ
け面し、かくして第１領域または基板１とプレーナpn接
合８を形成するように基板または第１領域１内に形成さ
れる。この別の領域６は別の領域５と反対に配され、表
面４と７に平行な領域５と略々同じ寸法である。
ダイオードの特定表面および第２表面４と７は夫々の
絶縁層９と10、例えば半導体ダイオードがシリコンデバ
イスの場合には二酸化珪素の層で被覆される。前記の絶
縁層９と10には、デバイスの第１および第２端子を与え
るために夫々の金属被覆11と12が入る窓が設けられる。
金属被覆11は前記の別の領域５と第２領域上を延在し、
一方金属被覆12は、別の領域６と第１領域または基板１
の一部との上に延在する。第１図よりわかるように、各
金属被覆11と12の直ぐ下の第２領域と基板１との表面領
域におけるドーピング濃度は、第２領域２内のより高濃
度にドープされた反対導電形（この例ではp+導電形）の
領域13および基板または第１領域１内のより高濃度にド
ープされた一方の導電形（この例ではn+導電形）の領域
14を与えることによって増し、金属被覆との電気接触を
改良することができる。
今迄説明した第１図の半導体ダイオードの部分は、公
知のこのような非対称形ブレークオーバダイオードと同
様な非対称形ブレークオーバダイオードを構成する。し
たがって、領域1,2,5および６はゲート無しサイリスタ
構造を形成し、一方領域１と２（若しあれば領域13と14
も）は２層またはnpダイオード構造を形成する。
第１および第２領域の間のpn接合３は、電圧がダイオ
ードに順方向に印加された時に逆バイアスされるダイオ
ードの主pn接合を形成し、したがって金属被覆11と接続
された端子は金属被覆12と接続された端子よりも低いま
たはより負の電位にある。通常の非対称形ブレークオー
バダイオードでは、このような状態ではサイリスタ構造
はトリガされて導電するかまたは主pn接合３の逆電圧が
このpn接合のブレークダウン電圧に達するとブレークオ
ーバするであろうが、このブレークダウン電圧は基板ま
たは第１領域１のドーピンク濃度によって決まるのが普
通である。第１図の装置では、ダイオード中のサイリス
タ構造がブレークオーバする電圧は、特定表面４と反対
導電形（この場合にはp-形）の領域16にのみ面するよう
に基板１に設けられた該基板よりも高濃度にドープされ
た一方の導電形（この例ではn+形）の領域15によって形
成されたブレークダウンデバイスによって制御され、前
記の領域16もまた特定表面４にだけ面しまた領域15とpn
接合16aを形成し、絶縁層９がこれ等の領域15と16を被
覆する。これ等の領域15と16は、領域16が特定表面に沿
って選択された距離Ｄだけ第１領域または基板１によっ
て第２領域から離間され且つ第２領域と領域15の間に位
置するように、第２領域に対して位置される。
第１図に示した半導体非対称形ブレークオーバダイオ
ードを第１軸17aの周りに対称的にし、ブレークオーバ
ダイオードの主構造がブレークダウンデバイスを取囲み
また領域16が領域15を取囲むようにすることができる。
代わりに、第１図に示した非対称形ブレークオーバダイ
オードを第２軸17bの周りに対称的とし、領域15が空で
あるようにしてもよい。いずれの場合にも、領域2,5,6,
13および14は平面で見た場合（すなわち表面４および７
に対して直角に見た場合）任意の所望の幾何形状を有す
ることができる。したがって、領域2,5,6,13および14
は、円形またはその他の多角形の環で形成することがで
きる。ブレークダウンデバイスは第２領域と同じ周辺形
状を有するので、第２領域と領域16間には一定の距離Ｄ
が存する。したがって、領域16は、領域2,5,6,13および
14の形状に応じて円形その他の多角形状の環で、領域15
は、若し空心ならば（すなわちデバイスが第２軸17bの
周りに対称ならば）平面で見た場合領域16と同じ幾何形
を有することになる。非対称形ブレークオーバダイオー
ドが第２軸17bの周りに対称な場合には、ブレークダウ
ンデバスは、主pn接合３の内側の周辺3aの周囲にそこか
ら一定の選択された距離Ｄに位置する分離された領域15
と16で形成されたブレークダウン領域によって形成する
ことができる。ブレークダウンデバイスは対称的配置を
形成するように配設される必要はなく、このブレークダ
ウンデバイスはデバイスがブレークダウンする主ブレー
クオーバダイオード構造内の任意の特定の所望領域に位
置することができることは勿論わかるであろう。したが
って、軸17aと17bは必ずしもダイオードの対称軸である
必要はない。言う迄もなく特定の非対称形ブレークオー
バダイオードの種々の領域に対して同じ幾何形が選ばれ
るであろうことはわかるであろう。
第１図に示した非対称形ブレークオーバダイオードの
場合には、端子間に順方向に印加された（すなわちこの
ため主pn接合３は逆バイアスされる）電圧が増加する
と、主pn接合３の空乏層は、或る電圧においてこの主pn
接合３の空乏層が浮動ブレークダウンデバイス15と16の
零バイアス空乏層に達するかまたは接する迄拡がる。こ
の点で、領域16の電位は、かくしてブレークダウンデバ
イスのpn接合16aを横ぎって誘起された逆電圧がブレー
クダウンデバイスのブレークダウン電圧に達する迄、ダ
イオードの２つの端子間に印加された電圧と共に上昇す
る。pn接合16aのブレークダウンは、つながった空乏層
を通って領域５下方を領域２内に流れ（若しあれば領域
13を経て）金属被覆11に接続された端子に流れるホール
流ｈと、基板１を通り領域６上を横切って流れ（若しあ
れば領域14を経て）金属被覆12に接続された端子に流れ
る電子流ｅとを発生する。このようにして発生された電
子およびホール流はpn接合5aと８を順バイアスし、非対
称形ブレークオーバダイオード内のサイリスタ構造の導
通をトリガする。第１図の点線18は、主pn接合３の空乏
層がブレークダウンデバイス15,16の空乏層に達した時
の空乏層の範囲を示すもので、この空乏層内では斜影は
抜いてある。
第１図の半導体ダイオードが順方向でブレークオーバ
する電圧はしたがって第１領域または基板１によって分
離された領域16と領域２間の距離Ｄに関係し、実際に、
一定のドーピング濃度、接合深さ、領域1,2,15および16
の幾何に対してこの距離により決まる。
この半導体ダイオードは、ブレークダウンが半導体の
縁で生じることのある電圧よりも著しく低い電圧でブレ
ークオーバして導通するように設計されているので、デ
バイスの縁の不活性化は必要ない。けれども、一方の導
電形（この例ではn+形）の領域19の形のチャネルストッ
パをpn接合３の空乏層の広がりの外側で半導体の縁に設
けてもよい。このようなチャネルストッパは、適当なマ
スクを用いて領域５および領域15と同じ工程段階で形成
することができる。
第２図は第１図の半導体ダイオードの変形を示す。し
たがって、第２図において、ブレークダウンデバイス1
5,16は、主ブレークオーバダイオード構造を取囲む円形
その他の多角形環で、それより距離Ｄだけ離間されてい
る。第２図に示す半導体ダイオードは軸17cの周りに対
称で、したがって領域５と６は環状をなし夫々領域13と
14を取囲む。言う迄もなく、ブレークダウン領域15,16
は、領域２の周辺より離間されてこの領域２と距離Ｄだ
け離れた分離されたブレークダウン領域15,16で形成す
ることができる。
第２図は第１図の半導体ダイオードのそれ以上の変形
を示す。したがって、図示のように、金属被覆11は、主
接合よりブレークダウンデバイス15と16および若しあれ
ば更にチャネルストッパ（第２図には示さず）迄延在す
るフィールドプレートを形成するように延在する。この
フィールドプレートは、絶縁層９上をブレークダウンデ
バイス15,16または若しあればチャネルストッパ19迄延
在する抵抗性ブリード層例えば多結晶シリコンの層で代
えてもよい。代わりに、絶縁層９は、高抵抗性ブリード
層（highly resistive bleed layer）として働く半絶縁
層例えば酸素ドープ多結晶シリコンの層で代えてもよ
い。
第２図に示すダイオードの底面７は、ダイオードの使
用時に取付けられるヒートシンク（図示せず）によって
フィールドプレートされてもよい。
第１図および第２図に示した半導体ダイオードは現存
の電力用半導体技術によってつくることができる。した
がって、前述の実施例に対し、基板１は低濃度にドープ
されたn-形単結晶シリコンとし、この中に公知の方法で
拡散および／またはイオン打込（implantation）によっ
て種々の領域をつくることができる。ｐ形導電領域をつ
くるのに用いられるドーパントは硼素でもよく、一方ｎ
形導電領域をつくるのに用いられるドーパントは砒素ま
たは燐でもよい。領域16は、適当なマスクを用いて第２
領域と同時に成形されることができ、一方領域15は、適
当なマスクを用いて領域５と同時に形成されることがで
きる。したがって、ブレークダウンデバイスの付加は、
ブレークオーバダイオードをつくるに要する工程数また
はマスクの数を増すことを必要としない。絶縁層９と10
を形成するために表面４と７上に二酸化珪素が熱的に成
長され、この絶縁層に窓があけられ、この窓に、金属被
覆11と12を形成するためにアルミニウムのような金属が
デポジットされる。言う迄もなく、シリコン以外の半導
体材料例えばゲルマニウムまたはIII−Ｖ族化合物を用
いてもよい。
したがって、領域16および領域15は領域２および領域
５と夫々同じマスクを用いて形成することができるの
で、マスクのミスアラインメントによる領域16と２との
間および領域５と15との間のミスアラインメントが起き
る可能性はなく、距離Ｄはよく制御され、ブレークダウ
ン電圧の正確な制御が可能となる。領域15と16はマスク
アラインメント許容誤差（通常は３マイクロメータ）の
２倍か３倍オーバーラップするように配される。
前述したように、領域16の第２領域２からの距離Ｄ
は、非対称形ブレークオーバダイオード１が所望の電圧
でブレークオーバするように選ばれる。パラメータの特
定の組を挙げれば、基板１が１×1014cm-2のドーパント
濃度を有する230マイクロメータの厚さで、第２領域２
と領域16は30マイクロメータの厚さまたは６×1018cm-3
の表面ドーパント濃度を有し、領域15と領域５および領
域14は14マイクロメータの厚さまたは深さと１×1021cm
-3の表面ドーパント濃度を有し、領域13と８は10マイク
ロメータの厚さと１×1020cm-3の表面ドーパント濃度を
有する場合には、ブレークダウンデバイスのブレークダ
ウン電圧は約30ボルトで、非対称形ブレークオーバダイ
オードがブレークオーバする電圧Vbは距離Ｄによって決
り（この距離はマスク縁の距離Ｄから２つの側方拡散を
差引いたものに等しく、この例ではＤ＝Ｌ−54ミクロ
ン）、距離Ｄが略々10マイクロメータの場合には略々57
ボルトで距離Ｄが略々15マイクロメータの場合には略々
80ボルトとなることができる。第1b図はブレークオーバ
電圧vbと前述で与えられたパラメータに対するＬとの関
係をグラフで示したものである。
領域16を省きまたは領域16と15を分け、ブレークダウ
ンが、pn接合３の空乏層の拡がり内で領域15の選ばれた
位置によって制御されるようにすることも勿論可能であ
ろう。領域16が省かれた場合には、領域15は、領域２と
pn接合を形成するかまたはこの領域より距離Ｄだけ離間
されることができる。言う迄もなく、領域15は領域２と
同じマスキング工程段階を利用してつくることはできな
いので、後者の配置はマスクのミスアラインメント許容
誤差に対して敏感になるであろう。
第３図は、第１図および第２図の非対称形ブレークオ
ーバダイオードの変形で、第２領域２とブレークダウン
デバイス15および16の間に１つまたはそれ以上のガード
リング21を設けたものを示す。各リング21は、半導体の
特定表面４にだけ面し且つ絶縁層９で被覆された反対導
電形（この例ではｐ形）の領域の形を有する。このリン
グ21は、領域２および領域16と同じ工程段階時に形成す
ることができるので、マスクのミスアラインメントの問
題は避けられる。第３図の配置のブレークオーバ電圧は
距離Di（ｉ＝1,2−−−ｎ）の夫々の関数で、この場合D
iは内側リング21から第２領域迄の距離、Dxはｘ番目の
リング21からｘ−１番目のリング21迄の距離、Dnは最外
側のリング21からブレークダウンデバイス15,16迄の距
離である。
リング21は、ブレークダウンデバイスが無ければ主pn
接合がブレークダウンするであろう電圧を増す役をし、
一方、ブレークダウンデバイス15,16は、前の通り、若
し領域15が無いとすれば非対称形ブレークオーバダイオ
ードがブレークオーバするであろう電圧よりも低い電圧
で非対称形ブレークオーバダイオードをブレークオーバ
して導通させる役をする。
したがって、リング21の数と相対位置を選択しまたこ
のリング21のシステムをブレークダウンデバイス15,16
と一緒に用いることにより、平面ブレークダウン電圧
（すなわち選択された基板１と第２領域間の平らな曲が
っていない接合に対して得られるブレークダウン電圧）
の略々85％で、前述のパラメータに対しては略々1000ボ
ルトの電圧と、同じ高い抵抗性基板材料を用いたブレー
クダウンデバイス15と16のブレークダウン電圧（前述の
パラメータでは30ボルトであった）との間の任意の電圧
でトリガされて導通するように半導体ダイオードを設計
することが可能である。
リング21に短絡された抵抗性ブリード層（図示せず）
を第３図の装置に設けて半導体をシールドしてもよく、
またフィールドプレート（図示せず）をリング21に付け
てもよい。代わりに、絶縁層９を半絶縁層例えば酸素ド
ープ多結晶シリコンの層で代えてもよい。
種々の異なる浮動リング構造が例えば出願公開された
欧州特許出願公開明細書EP−Ａ−115093、EP−Ａ−1241
39およびEP−Ａ−182422号に記載されている。
第４図は本発明の半導体ダイオードの別の態様を示
す。
第４図よりわかるように、この半導体ダイオードは、
第１図から第３図に示した半導体ダイオードのように非
対称形ブレークオーバダイオードである。第４図の半導
体ダイオードでは、第２領域２およびしたがって領域５
も形が環状である。若しあれば、領域13は領域５を取囲
み、やはり環状である。同様に、若しあれば、領域14は
領域６を取囲み、環状である。ここに用いられている環
状という言葉は、円環および他の任意の多角形周辺の環
例えば方形または三角形の枠様形状の両方を含むものと
する。第４図に示されているように、第１図から第３図
の半導体ダイオードのブレークダウンデバイス15,16
は、基板１よりも高濃度にドープされた一方の導電形
（この例ではn+導電形）の中央ブレークダウン領域22で
代えられている。この中央ブレークダウン領域22は、特
定表面４にだけ面し、また第２領域２の最内側周辺とpn
接合23を形成するように基板１内に形成される。絶縁層
９は特定表面上に設けられ、中央ブレークダウン領域22
上を領域５迄延在する。言う迄もなく、第２領域２した
がってこれに対応して領域５および若しあれば領域13は
環状である必要はなくて中央ブレークダウン領域22の周
りに等間隔に離れて２つまたはそれ以上の個別の領域よ
り成るものでよく、この場合各第２領域が、中央ブレー
クダウン領域とpn接合を形成することだけが必要であ
る。
第４図の半導体ダイオードは、適当な変更をもって第
１図から第３図に示したデバイスと同様につくることが
できるが、特に中央ブレークダウン領域22は、適当なマ
スクを用いて領域５と同時に形成することができる。
種々の領域に対する所定のドーピング濃度、接合およ
び幾何（例えば領域５と同じパラメータを有する領域22
をもった第１図から第３図に関する前述のパラメータ）
に対し、主pn接合３が逆バイアスされた時に第４図の半
導体ダイオードがブレークオーバして導通する電圧は、
中央ブレークダウン領域22に対する第２領域の位置すな
わち中央ブレークダウン領域22を横切って第２領域２の
隣接縁を分離する面４に沿った距離ｌによって左右さ
れ、この距離ｌは言う迄もなく、領域２と22をつくるの
に用いる関係のマスク寸法とドーパントの側方拡散によ
って決まる。
したがって、第４図のデバイスの使用時には、主pn接
合３に加えられる逆電圧が増加すると、この主pn接合３
の空乏層は、印加された電圧が所定電圧よりも低い場合
には第４図の点線24で示すように空乏層が中央ブレーク
ダウン領域22を横切って会う迄拡がる（空乏化された領
域は斜影の外に示されている）。この時点で中央ブレー
クダウン領域22は基板１より分離され、この中央ブレー
クダウン領域の電圧は、主pn接合３の電圧と共に上昇す
る代わりにこの主pn接合３の電圧よりもゆっくりと上昇
し、このため中央ブレークダウン領域22と領域２との間
のpn接合23に誘起される逆電圧は、中央ブレークダウン
領域22と領域２の間のpn接合23の逆電圧がpn接合23をブ
レークダウンさせてホール流と電子流とを発生して第１
図に関して説明したのと同様にサイリスタをトリガして
導通する迄、主pn接合３の逆電圧の別の増加と共に増加
する。したがって、距離ｌを選定することにより、半導
体ダイオードがブレークオーバする電圧を、領域５と同
じ製造段階においてつくることのできる中央ブレークダ
ウン領域22を設けるだけで選ぶことができる。
第４図の装置は、第１図から第３図に関して前に説明
した装置よりも製造パラメータに対して敏感である。第
４図の装置のブレークオーバ電圧は領域２と22の接合深
さに敏感なので、領域２と22の拡散の正確な制御が必要
とされる。その上若し、場合によっマスクミスアライン
メント問題のために、中央ブレークダウン領域22と領域
２間のオーバーラップｘが小さく、このためオーバーラ
ップが領域２と22の側方に拡散された部分によって形成
され、中央ブレークダウン領域22が比較的低濃度にドー
プされると、第４図の半導体ダイオードのブレークオー
バ電圧は、部分的に距離ｌによって制御されるが距離ｘ
によっても制御されることができる。
第５図は本発明の非対称形ブレークオーバダイオード
の更に別の態様を示すもので、この態様は、第４図のも
のに幾らか似ているが、第４図の非対称形ブレークオー
バダイオードの中央ブレークダウン領域22は次のような
一方の導電形（この例ではn+形）の中央ブレークダウン
領域25に代えられている。すなわちこの中央ブレークダ
ウン領域は、表面４にのみ面し、領域２と中央ブレーク
ダウン領域25に用いられるマスクと領域２および中央ブ
レークダウン領域25の夫々の側方拡散とによって決まる
所定の距離ｙにより領域２（第４図と同じ形を有する）
から分離されるように、基板１内に配されている。
前記の分離の距離ｙは、第５図の非対称形ブレークオ
ーバダイオードがブレークオーバして導通する電圧、所
定の一定濃度、接合の深さおよび幾何パラメータ例えば
第１図から第３図に関して前述した濃度および深さのパ
ラメータを決め、この場合中央ブレークダウン領域25は
領域５と同じパラメータを有する。したがって、この第
５図のブレークオーバダイオードの使用時は、主pn接合
３に加えられる逆電圧が増加すると、主pn接合の空乏層
は、該空乏層が比較的高濃度にドープされた中央ブレー
クダウン領域25に達する迄拡がる。中央ブレークダウン
領域25の効果は空乏層がそれ以上拡がるのを止めること
で、したがって、第５図に点線26で示すように（空乏層
は斜影を施さないで示してある）、主pn接合３に加えら
れた逆電圧が更にそれ以上増加すると、中央ブレークダ
ウン領域25の領域の電界は、主pn接合３でブレークダウ
ンが生じてホール流と電子流を発生しこのホール流と電
子流が第１図に関して説明したと同様に働いてサイリス
タ構造の導通をトリガする点になる迄増加し、この場
合、これが起きる主pn接合の逆電圧したがって非対称形
ブレークオーバダイオードに印加される電圧は所定のド
ーピング濃度、幾何および接合深さパラメータに対して
距離ｙで決まる。
図には示さないが、主pn接合３が領域25の不在時にブ
レークオーバするであろう逆電圧を増すように１つまた
はそれ以上のフローティングガードリングを中央ブレー
クダウン領域25と領域２の間に設けてこのため構造が軸
25aの周りに対称となるようにしてもよく、この場合、
非対称形ブレークオーバダイオードが実際にブレークオ
ーバする電圧は距離y1（ｉ＝1,2−−−ｎ）の夫々の関
数である。ここでｙは外側または第１リングから第２領
域迄の距離で、yxはｘ−１番目とｘ番目のリング間の距
離、ynはブレークダウン領域25から最後または最内側リ
ングの距離である。
第３図に関して述べられたように、抵抗性層を中央ブ
レークダウン領域22または25上の絶縁層上に設けてもよ
く、或いは絶縁層を高い抵抗性ブリード層として働く半
絶縁材料で代えてもよい。代わりに、前述したようにフ
ィールドプレートを設けてもよい。
したがって、以上述べた夫々の装置において、第２と
第３領域２と15（第１図から第３図）または２と22（第
４図）または２と25（第５図）の相対位置を選ぶことに
より、主pn接合３を逆バイアスするために所定の所望電
圧が非対称形ブレークオーバダイオードの２つの端子に
加えられるとゲート無しサイリスタ構造がトリガされる
ことができ、この場合、所定の電圧は、所定のドーピン
グ濃度、接合深さおよび幾何パラメータに対する第２お
よび第３領域の相対位置によって決まる。
以上説明した実施例のすべては非対称形ブレークオー
バダイオードに関するものであるが、本発明は対称形ブ
レークオーバダイオードすなわち２つの逆並列のゲート
無しサイリスタ構造より成るデバイスにも適用できるこ
とは明らかであろう。本発明をこのような対称形ブレー
クオーバダイオードに適用した場合は、ダイオードは通
常反転対称の中心を有し、このため表面４から表面７ま
たはその反対より見ると同じに見えるが、もっとも第１
図から第３図のデバイス15,16または中央ブレークダウ
ン領域22か25のようなブレークダウンデバイスがサイリ
スタ構造の１つだけと結び付くことも可能であろう。第
６図は、第１図に示したと同じブレークダウンデバイス
装置を有するが、対称形ブレークオーバダイオードを形
成するように反対導電形（この例ではｐ形）の付加領域
２′を有する対称ブレークオーバダイオードを示す。こ
の付加領域２′は、基板１と、主pn接合に対応するpn接
合３′を形成し、この場合pn接合３′は、主pn接合が逆
バイアスされると順バイアスされまたその逆も同様であ
る。特定表面４における第１ブレークダウンデバイス1
5,16は主pn接合３と結び付き、表面７の第２ブレークダ
ウンデバイス15′,16′はpn接合３′と結び付く。
本発明は、例えばツェナーダイオードのような、逆バ
イアスされたプレーナpn接合がブレークダウンしてダイ
オードを導通させる電圧を制御することが望まれるすべ
ての半導体ダイオードに適用可能であり、ブレークオー
バダイオードの使用にだけ限定されるものでないことは
言う迄もなく明らかであろう。
【図面の簡単な説明】
第１図は本発明の半導体ダイオードの一実施例の線図的
断面図、 第1a図は典型的な公知の非対称形ブレークオーバダイオ
ードのＩ−Ｖ特性、 第1b図はブレークダウンが開始する電圧と第１図に示し
た非対称形ブレークオーバダイオードのブレークダウン
デバイスとその主pn接合の距離との関係を示すグラフ、 第２図は第１図の半導体ダイオードの変形実施例の線図
的断面図、 第３図は第１図の半導体ダイオードの別の変形実施例の
線図的断面図、 第４図は本発明の半導体ダイオードの別の態様の線図的
断面図、 第５図は更に別の態様の線図的断面図、 第６図は本発明の半導体ダイオードの対称形ブレークオ
ーバダイオードの実施例の線図的断面図である。 １……第１領域（基板）、２……第２領域 ３……主pn接合、４……特定表面 ５……第５領域（カソード） ６……第６領域（アノード） 8,3′,5a,16a,23……pn接合 9,10……絶縁層、11,12……金属被覆 13……p+領域、14……n+領域 15……第３領域 15′,16′……第２ブレークダウンデバイス 16……第４領域、18,24,26……空乏層 20……フィールドプレート 21……ガードリング 22,25……中央ブレークダウン領域

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】一方の導電形の第１領域と、半導体の特定
    表面にだけ面し、ダイオードの動作時このダイオードに
    印加された電圧で逆バイアスされると該ダイオードにブ
    ロッキング特性を与える主pn接合を前記の第１領域と形
    成するように該第１領域で取囲まれた反対導電形の第２
    領域と、前記第１領域内に設けられ、この第１領域より
    も高濃度にドープされた前記の一方の導電形の第３領域
    とを有し、この第３領域は、該第３領域が無ければ主pn
    接合がブレークダウンするであろう電圧よりも低い所定
    電圧がダイオードに印加されて主pn接合を逆バイアスし
    た時にダイオードの導通をトリガするためのものである
    半導体ダイオードにおいて、第３領域は特定表面にのみ
    面し、第２領域と第３領域の間に配された反対導電形の
    第４領域は前記の特定表面にのみ面し、第３領域とpn接
    合を形成し、前記の特定表面上の不活性層は第３及び第
    ４領域を被覆し、第３領域と第４領域は一緒に、第１領
    域の一部分によって第２領域から分離されたブレークダ
    ウンデバイスを形成し、第２領域と第４領域は第１領域
    の前記の部分を介して所定距離分離され、この所定距離
    は、主pn接合がダイオードに印加された電圧によって逆
    バイアスされた時、印加された電圧が所定電圧よりも低
    い場合には主pn接合の空乏領域が第１領域の前記の部分
    を経てブレークダウンデバイスのpn接合の空乏領域迄延
    在し、印加された電圧が所定電圧の場合にはブレークダ
    ウンデバイスのpn接合を横ぎって誘起された逆バイアス
    電圧がブレークダウンデバイスをブレークダウンさせて
    ダイオードの導通をトリガするように選ばれたことを特
    徴とする半導体ダイオード。
  2. 【請求項２】主pn接合が第３領域の無い時にブレークダ
    ウンするであろう逆バイアス電圧を増すために、特定表
    面にのみ面する１つまたはそれ以上の反対導電形の付加
    領域が第２領域と第３領域の間に離間して配された特許
    請求の範囲第１項記載の半導体ダイオード。
  3. 【請求項３】抵抗性ブリード層が絶縁層上を主pn接合か
    ら第３領域迄延在する特許請求の範囲第１項記載の半導
    体ダイオード。
  4. 【請求項４】フィールドプレートが絶縁層上を主pn接合
    から第３領域迄延在する特許請求の範囲第１項または第
    ３項の何れか１項記載の半導体ダイオード。
  5. 【請求項５】各フィールドプレートは各付加領域と結び
    付けられた特許請求の範囲第２項記載の半導体ダイオー
    ド。
  6. 【請求項６】第１領域と第２領域はゲート無しサイリス
    タ構造の部分を形成する特許請求の範囲第１項乃至第５
    項の何れか１項記載の半導体ダイオード。
  7. 【請求項７】サイリスタ構造は、第１領域と第２領域以
    外に、特定表面にだけ面するように第２領域内に配され
    た第１領域よりも高濃度にドープされた一方の導電形の
    第５領域と、特定表面と反対の半導体の別の面にのみ面
    するように第１領域内に配された第２領域よりも高濃度
    にドープされた反対導電形の第６領域を有する特許請求
    の範囲第６項記載の半導体ダイオード。
  8. 【請求項８】サイリスタ構造は、第１領域と第２領域で
    形成されたnpダイオードと逆並列に配されて非対称形ブ
    レークオーバダイオードを形成する特許請求の範囲第６
    項または第７項記載の半導体ダイオード。
  9. 【請求項９】サイリスタ構造は、第２の同様のサイリス
    タ構造と逆並列に配されて対称形ブレークオーバダイオ
    ードを形成する特許請求の範囲第６項または第７項記載
    の半導体ダイオード。
  10. 【請求項１０】半導体は反転対称軸を有する特許請求の
    範囲第８項記載の半導体ダイオード。
  11. 【請求項１１】一方の導電形の第１領域と、半導体の特
    定表面にだけ面し、ダイオードの動作時このダイオード
    に印加された電圧で逆バイアスされると該ダイオードに
    ブロッキング特性を与える主pn接合を前記の第１領域と
    形成するように該第１領域で取囲まれた反対導電形の第
    ２領域と、前記第１領域内に設けられ、この第１領域よ
    りも高濃度にドープされた前記の一方の導電形の第３領
    域とを有し、この第３領域は、該第３領域が無ければ主
    pn接合がブレークダウンするであろう電圧よりも低い所
    定電圧がダイオードに印加されて主pn接合を逆バイアス
    した時にダイオードの導通をトリガするためのものであ
    る半導体ダイオードにおいて、第３領域は特定表面にの
    み面し、この特定表面上の不活性層が第３領域を被覆
    し、またこの第３領域は、第３領域と該第３領域の下に
    ある第１領域の部分を介する所定距離（ｌ）とによって
    第２領域を互に複数部分に分離するように、第２領域と
    pn接合を形成し且つ該第２領域で取囲まれ、これによ
    り、主pn接合を逆バイアスするためにダイオードに電圧
    が印加された時、印加された電圧が前記の所定電圧より
    も低い場合には、主pn接合の空乏領域が、該主pn接合か
    ら第３領域まで、第３領域の下にある前記の第１領域の
    部分を介して所定距離（ｌ）を横ぎって延在して第３領
    域を第１領域より分離し、印加された電圧が所定電圧の
    場合には第３領域がダイオードの導通をトリガするよう
    にしたことを特徴とする半導体ダイオード。
  12. 【請求項１２】第１領域と第２領域はゲート無しサイリ
    スタ構造の部分を形成する特許請求の範囲第11項記載の
    半導体ダイオード。
  13. 【請求項１３】一方の導電形の第１領域と、半導体の特
    定表面にだけ面し、ダイオードの動作時このダイオード
    に印加された電圧で逆バイアスされると該ダイオードに
    ブロッキング特性を与える主pn接合を前記の第１領域と
    形成するように該第１領域で取囲まれた反対導電形の第
    ２領域と、前記第１領域内に設けられ、この第１領域よ
    りも高濃度にドープされた前記の一方の導電形の第３領
    域とを有し、この第３領域は、該第３領域が無ければ主
    pn接合がブレークダウンするであろう電圧よりも低い所
    定電圧がダイオードに印加されて主pn接合を逆バイアス
    した時にダイオードの導通をトリガするためのものであ
    る半導体ダイオードにおいて、第３領域は特定表面にの
    み面し、この特定表面上の不活性層が前記第３領域を被
    覆し、第３領域は第２領域で取囲まれ、この第２領域か
    ら第１領域の部分を介して、所定距離（ｙ）だけ該２領
    域から分離され、主pn接合を逆バイアスするためにダイ
    オードに印加された電圧で主pn接合の空乏領域が第１領
    域の前記の部分を横ぎって延在する時、ダイオードの導
    通をトリガさせる所定電圧が前記の所定距離（ｙ）によ
    って決定されるように構成されたことを特徴とする半導
    体ダイオード。
  14. 【請求項１４】主pn接合が第３領域の無い時にブレーク
    ダウンするであろう逆バイアス電圧を増すために、特定
    表面にのみ面する１つまたはそれ以上の反射導電形の付
    加領域が第２領域と第３領域の間に離間して配され、こ
    の付加領域は不活性層で被覆されたた特許請求の範囲第
    13項記載の半導体ダイオード。
  15. 【請求項１５】各フィールドプレートは各付加領域と結
    び付けられた特許請求の範囲第14項記載の半導体ダイオ
    ード。
  16. 【請求項１６】第１領域と第２領域はゲート無しサイリ
    スタ構造の部分を形成する特許請求の範囲第13項または
    第14項記載の半導体ダイオード。
JP62195390A 1986-08-08 1987-08-06 半導体ダイオ−ド Expired - Fee Related JP2554093B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8619425 1986-08-08
GB08619425A GB2193596A (en) 1986-08-08 1986-08-08 A semiconductor diode

Publications (2)

Publication Number Publication Date
JPS6343371A JPS6343371A (ja) 1988-02-24
JP2554093B2 true JP2554093B2 (ja) 1996-11-13

Family

ID=10602468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62195390A Expired - Fee Related JP2554093B2 (ja) 1986-08-08 1987-08-06 半導体ダイオ−ド

Country Status (5)

Country Link
US (1) US4825266A (ja)
EP (1) EP0255971B1 (ja)
JP (1) JP2554093B2 (ja)
DE (1) DE3787848T2 (ja)
GB (1) GB2193596A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951101A (en) * 1988-08-25 1990-08-21 Micrel Incorporated Diamond shorting contact for semiconductors
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
DE4423619A1 (de) * 1994-07-06 1996-01-11 Bosch Gmbh Robert Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung
FR2753837B1 (fr) * 1996-09-25 1999-01-29 Composant de protection a retournement bidirectionnel a claquage en surface
GB2354879B (en) * 1999-08-11 2004-05-12 Mitel Semiconductor Ltd A semiconductor device
JP2002184952A (ja) * 2000-12-15 2002-06-28 Shindengen Electric Mfg Co Ltd 半導体装置、半導体装置の製造方法
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
RU167444U1 (ru) * 2016-06-30 2017-01-10 Акционерное общество "Государственный завод "Пульсар" Мощный диод

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577043A (en) * 1967-12-07 1971-05-04 United Aircraft Corp Mosfet with improved voltage breakdown characteristics
GB1276791A (en) * 1969-01-22 1972-06-07 Tokyo Shibaura Electric Co Semiconductor device
DE1920397A1 (de) * 1969-04-22 1970-11-12 Siemens Ag Stabilisiertes Halbleiterbauelement
US3890698A (en) * 1971-11-01 1975-06-24 Motorola Inc Field shaping layer for high voltage semiconductors
SE414357B (sv) * 1978-08-17 1980-07-21 Asea Ab Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
SE423946B (sv) * 1980-10-08 1982-06-14 Asea Ab Tyristor anordnad for sjelvtendning
GB2113907B (en) * 1981-12-22 1986-03-19 Texas Instruments Ltd Reverse-breakdown pn junction devices
US4441114A (en) * 1981-12-22 1984-04-03 International Business Machines Corporation CMOS Subsurface breakdown zener diode
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
FR2566963B1 (fr) * 1984-06-29 1987-03-06 Silicium Semiconducteur Ssc Triac de protection sans gachette, realise a partir d'un substrat a haute resistivite
SE455552B (sv) * 1985-02-26 1988-07-18 Asea Ab Halvledaranordning innefattande en overspenningsskyddskrets

Also Published As

Publication number Publication date
GB8619425D0 (en) 1986-09-17
EP0255971A2 (en) 1988-02-17
JPS6343371A (ja) 1988-02-24
DE3787848T2 (de) 1994-04-14
US4825266A (en) 1989-04-25
EP0255971B1 (en) 1993-10-20
DE3787848D1 (de) 1993-11-25
EP0255971A3 (en) 1988-07-20
GB2193596A (en) 1988-02-10

Similar Documents

Publication Publication Date Title
US5324971A (en) Power semiconductor device having over voltage protection
US6184545B1 (en) Semiconductor component with metal-semiconductor junction with low reverse current
US5502317A (en) Silicon controlled rectifier and method for forming the same
US6084253A (en) Low voltage four-layer device with offset buried region
US4298881A (en) Semiconductor device with double moat and double channel stoppers
JPH0734479B2 (ja) 半導体デバイス
JP2554093B2 (ja) 半導体ダイオ−ド
US6507050B1 (en) Thyristors having a novel arrangement of concentric perimeter zones
US4377816A (en) Semiconductor element with zone guard rings
CN217306514U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
JPH06283727A (ja) 電力用半導体素子
JPS5921170B2 (ja) Ｍｏｓ型半導体装置
JP3297087B2 (ja) 高耐圧半導体装置
KR890004960B1 (ko) 반도체 장치
KR100253951B1 (ko) 제너 다이오드
US5155568A (en) High-voltage semiconductor device
KR101893673B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
US4176371A (en) Thyristor fired by overvoltage
JP3551154B2 (ja) 半導体素子
JP4275763B2 (ja) フィールドプレートを採用した電力用半導体素子及びその製造方法
JPS6239547B2 (ja)
US20120161200A1 (en) Double-groove bidirectional vertical component
KR0132022B1 (ko) 다이오드 및 그의 제조방법
JP3149483B2 (ja) プレーナ型半導体整流素子
JPH0370908B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees