KR890004960B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR890004960B1
KR890004960B1 KR1019850006723A KR850006723A KR890004960B1 KR 890004960 B1 KR890004960 B1 KR 890004960B1 KR 1019850006723 A KR1019850006723 A KR 1019850006723A KR 850006723 A KR850006723 A KR 850006723A KR 890004960 B1 KR890004960 B1 KR 890004960B1
Authority
KR
South Korea
Prior art keywords
impurity region
region
high concentration
concentration impurity
semiconductor device
Prior art date
Application number
KR1019850006723A
Other languages
English (en)
Other versions
KR860002878A (ko
Inventor
다까오 에모또
다께오 시오미
Original Assignee
가부시끼가이샤 도오시바
사바 쇼오이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도오시바, 사바 쇼오이찌 filed Critical 가부시끼가이샤 도오시바
Publication of KR860002878A publication Critical patent/KR860002878A/ko
Application granted granted Critical
Publication of KR890004960B1 publication Critical patent/KR890004960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 장치
제1도는 본 발명의 첫번째실시예의 단면도.
제2도는 본 발명의 두번째실시예의 단면도.
제3도는 본 발명중 고농도로 도우핑된 불순물영역의 단면도.
제4도는 제3도의 평면도.
제5도는 제2도에 도시된 불순물영역의 도우핑된 분포도.
제6도는 평면접합했을경우 파라메터로서 불순물영역과 고농도불순물영역사이의 간격을 Wo라했을 때 항복 전압과 컬렉터영역의 박판저항간의 관계를 나타낸 특성도.
제7도는 본 발명의 전계분포와 반도체기판의 가로방향 위치간의 관련특성도.
제8도는 본 발명의 세번째실시예에 따른 단면도.
제9도는 제8도에 도시된 실시예를 설명하기 위한 단면도.
제10도는 불순물영역과 고농도불순물영역간의 간격Wg와 항복전압간의 관계를 나타내는 특성도.
제11도는 고유저항과 공핍층간의 관계를 나타내는 특성도.
제12도는 본 발명의 네번째실시예에 따른 단면도.
제13도는 본 발명의 다섯번째실시예에 따른 단면도.
제14도는 본 발명의 여섯번째실시예에 따른 단면도.
제15도는 제13도에 도시된 다섯번째 실시예를 설명하기위한 단면도.
제16도는 저항계 플레이트층의 폭과 항복전압간의 관계를 나타내는 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
L : 반도체기판 6 : 곡률부분
10 : 반도체기판 12 : 양극영역(불순물영역)
14 : 보호환영역 16 :고농도불순물영역
21 : 반도체기판 22 : 베이스영역(제1불순물영역)
23 : 에미터영역 (제2불순물영역) 24 : 보호환 영역
25 : 고농도불순물영역 27 : 돌출부분(제1고농도불순물영역)
28 : 제2고농도불순물영역 121 : 고저항 층
122 : 고농도불순물영역 123 : P형베이스(P형 애노드)층
124 : N+에미터층 125 : N+층
127 : 저항계프레이트층 128, 129 : 전극
130 : 고농도불순물영역
본 발명은 높은 항복전압을 갖는 반도체장치에 관한 것으로, 특히 높은 곡률영역으로 되는 주접합부에 전계가 과도하게 집중되어 지지 않도록 개선시키므로써 높은 항복전압을 갖는 반도체장치에 관한 것이다.
주지된 바와같이 종래에는 높은 항복전압을 갖는 반도체장치를 실현시키기 위하여 메사형구조로 되거나 보호환을 갖는 평면형(플레이너)구조로 된 것을 사용하고 있었는 바, 그중 메사(mesa)형 구조로 된 것은 다이오드인 경우에는 PN접합이 트랜지스터인 경우에는 베이스와 컬렉터간의 접합이 편평한 형태로 되어 있어서, 전계집중 현상이 발생되지 않기 때문에 이 구조는 높은 항복전압을 갖추어야 하는 반도체장치에 많이 사용되고 있었다.
그러나, 이러한 메사형 구조 에서는 높은 항복전압을 얻기 위해서 메사률 형성시켜야 할 뿐만아니라 상기 메사를 보호물질로 피막시켜 주어야만 하기 때문에 이는 제조공정이 매우 복잡해지게 되는 결점을 갖고 있었다.
한편으로는 이상과 같은 메사형 반도체장치 보다도 제조공정이 간단한 반도체장인 보호환을 갖는 평면형구조의 반도체장치도 종종 사용되고 있는 바, 이는 상기와 같은 평면형구조로 된 반도체장치인 경우에는 높은 항복전압(예를 들어 1KV이상)을 갖도록 하기 위 해 PN접 합(다이오드인 경우)이 나 또는 베이스-컬렉터 저합(트랜지스터인 경우)의 고곡률영역에 전계가 집중되어지는 현상을 감소시켜주어야만 항복전압을 높일 수가 있게 되고, 따라서 이러한 방법을 사용하려면 가능한한 많은 보호환영 역을 형성시켜야 되기 때문에 소자의 크기를 감소시키기가 어렵게 되는 결점을 갖고 있었다.
더군다나 최근에 이르러 CVD(화학적 기상성장법)기술이 발전됨에 따라 폴리실리콘과 같은 고저항재질을 채용할 수가 있게 되어 이른바 "저항계플레이트"방법도 시도되고 있는데, 이러한 방법은 PN접합부의 주변표면 위에 마련된 절연층의 상측에다 고저항층을 형성시켜 놓은 것이다.
그런데 상기와 같은 "저항계플레이트 방법"은 보호환을 사용하는 방법과 비교하여 볼때 비교적 작은 영역이 필요하다는 장점은 갖고 있지만, 접합의 깊이에 비해 항복전압이 작을 분만아니라 보호환을 사용하는 방법을 채용하는 경우 링으 접합으로 부터의 분리도가 정복한 만큼 접함의 가로방향에 따른 분포도의 정확도가 따르지 못한다.
따라서 저항계플레이트방법이나보호환 방법으로는 메사구종에서 할 수 있는 것처럼 PN접합의 곡률부분에서의 전계집중을 효과적으로 제거할 수가 없었다.
이러한 문제와 관련하여 미국특허 제3,717,515호 에서는 고주파스위칭 기능에 영향을 받지 않으면서도 종래의 것보다, 트랜지스터 장치를 작게 구성시킬 수 있도록 하기 위하여 적어도 하나 이상의 페디스탈형 트랜지스터장치를 포함하도록 된 일체식 집적회로의 제조방법이 발표되어 있기는 하나 이 또한 상기와 같은결점들을 완전히 해소시키지는 못하고 있다.
본 발명은 상기한 결점을 개선하기 위해 발명한 것으로서, PN접합(다이오드인 경우)이나 또는 베이스와 컬렉터사이(트랜지스터인 경우)의 고곡률 영역에서의 전계집중을 감소시켜 줌으로써 항복전압을 개선시킨 반도체장치를 제공함에 그 목적이 있다.
본 발명은 반도체기판과 같은 도전형을 갖는 고농도불순물 영역이 형성된 반도체소자로 구성된 반도체장치 에 관한 것인에 여기서의 고농도불순물영역은 제1불순물영역과는 반대로 규장된 양만름 투입하여 t1<T<t1＋2Wo(t1은 제1불순물영역의 폭, Wo는 제1불순물영역과 고농도불순물영역 사이의 불리폭을 나타낸다. )의 조건을 만족하는 반도체기관의 됫면에다 형성시켜 PN접합의 고곡률영역에서의 전제집중을 최대한 감소시켜주므로써 개선된 항복전압을 갖도록 할 수가 있도록 한 것이다.
이하 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명에 따른 첫번째 실시예의 단면도로서, 반도체기판이 N형인 경우에 대해 설명한다.
제1도에 도시된 바와같이, N형 반도체기판(10)은 그도우필농도가 약1013－1014(Cm-3)이고 표면불순물농도는 1019－l020(Cm-3)으로서, 불순물영역을 구성하는 P형 전도체 양극영역(12)은 반도체기판의 주표면중 소정영역에 형성되고, 보호환영역 (14)은 양극영역(12)을 둘러싸도록 반도체기판(10)의 주표면중 소정영역에 형성돈다.
제1에는 1개의 보호환만이 도시되어 있으나, 2개이상의 보호환을 사용할 수도 있고 또 저항계 플레이트 구조론 갖는것을 사용할 수도 있다. 한편, 표면불순물농도가 1020(Cm-3)로서 N+형인 고농도불순물영역(16)은 반도체기판(10)의 뒷면상에 형성되어 있는 양극영역 (12)파 대향되도록 형성되어 고농도불순물영역(16)과 양극 영역(12)사이에 중간영역이 위치하도록 상기 고농도불순물영역 (16)히 형성되어 있는 것이고, 고농도불순물영역(16)의 측면구역은 폭Wo를 추가하므로써 정의된 위치에 대해 또는 Wo보다는 적더라도 양극영역보다는 불순물농도를 증가시켜 형성시킨 것이다. 석기서 폭Wo는 양극영역과 고농도불순물영역사이의 깊이방향에 따른 간격이다.
제2도에 의거 항복전압이 1500(V)이고 최대 컬렉터전류가 3.5(A)인 NPN트랜지스터에 대해 설명하면 다음과 같다.
제2도에 도시된 트랜지스터 기판은 도우핑농도가 1013-1014(Cm-3)이고 일례로 두께가 300마이크론인 N형 반도체기판이다. 제1불순물영역으로서 표면불순물 농도가 1018-1019(Cm-3)인 P형 전도체중의 베이스영역(22)은 반도체기판(21)의 주표면중 소정영역에 형성되어진 것으로, 상기 베이스영역(22)의 확산깊이는 예를 들어 50미크론이고, 소정된 확산깊이의 불순물농도가 1021(Cm-3)으로 제2불순물영역을 구성하는 N+도 전형 에미터영역 (23)은 베이스영역 (22)내에 형성되며, 보호환영역 (24)은 소정간격만큼 떨어져서 베이스영역(22)을 둘러싸도록 반도체기판(21)의 주표면중 소정영역에 형성되는데, 제2도에는 하나의 보호환만이 형성되어 있으나, 2개 또는 그 이상을 형성시킬 수도 있다. 또한, 표면불순물농도가 1010(Cm-3)인 N+형 고농도불순물영역 (25)은 반도체기판(21)의 뒷면중 베이스영역 (22)과는 반대위치가 되면서 중심은 같고 위치가 동일하게 형성된다. 그러나 상기 고농도불순물영역(25)이 꼭 일치할 필요는 없고, 설계상 필요에 라 적절히 변형시킬 수도 있는 것이다.
상기 고농도불순물영역(25)의 확산깊이는 예를들어 150미크론으로 되고, 고농도불순물영역(25)의 측면은 폭 Wo만큼 추가시켜서 에미터영역의 폭으로부터 지정위치에 놓여 지도록 형성되어진 것인데, 상기 폭Wo는 상기 베이스영역과 고농도불순물영역 사이에서의 깊이방향 간격을 나타내는 것이다.
제3도는 본 발명에 따라 고농도불순물영역을 지정하는 방법을 설명하기 위한 단면도로서, 제2도와 같은 구역을 나타내는 곳은 동일한 지정부호가 붙여져 있다.
제3도에 도시된 바와같이, 고농도불순물영역의 설정폭T는 t2<T<t1＋2Wo를 만족하고 그중심이 베이스영역의 중심과 동일한 위치에 놓여 지도록 설정된 것으로, t2는 제 2불순물영역의 폭, T는 고농도불순물영역사이에서 깊이 방향에 따른 간격을 나타내는 것이다.
제4도는 제3도에 도시된 반도체장치를 주표면에서 본평면도를 나타내는 것으로, 상기한 여러영역들의 폭이 반도체기판의 표면상에 확산된 영역임을 나타내는 한편 이러한 폭은 컬렉터영역에도 적용되어지는 것이다.
제5도는 반도체표면에서 부터의 깊이에 따른 여러영역들의 도우핑농도를 나타내는 것인데, 본 발명에 따 른 반도체장치에서 고농도불순물영역(25)의 설장폭T가 t2<T<t1+2Wo의 범위내로 설정되어야만 하는 이유를 섬명하면, 본 발명에 도시된 반도체장치에 있어서, 컬렉터의 내부저항을 작게하기 위하여 고농도불순물영역(25)의 돌출폭T를 크게하여야만 되지만, 반도체장치의 항복전압을 증가시키려면 돌출폭T를 작게 하여야만 된다. 그러나 항복전압을 결정하는 주된 요소는 베이스영역(22)으로부터 확장된 공핍층에 기인한 전계집중인데, 이러한 전계집중은 주접합(베이스영역(22)과 컬렉터영역(21)사이의 경계영역)의 곡선영역에 가장 많이 몰려 있는바, 일반직으로 베이스영역의 화산깊이가 대략40 내지 50미크론정도라면 전계집증은 곡률부눔(6)중 대 략θ=45°방향에 가장 많이 몰려 있지만, 상기한 바와같이 확산깊이가 크지 않을지라도 곡선부위에서의 전계집중은 수직방향에서의 작은 변화에 영향을 받지 않고 거의 같은 정도로 집중될 것이 확실하므로 공핍층의 확정은 인가전압의 승압에 따라 증가되게 된다. 즉 고농도불순물영역(25)의 폭(T)이 베이스영역(22)의 폭(t1)에 대해 베이스영역과 고농도불순물여역(25)의 간격(Wo)보다 커지면 항복전압이 반대로 영향을 받게 된다.
이와 반대로 항복전압을 높일 목적으로 고농도불순물영역(25)의 돌출푹(T)이 에미터영역(23)의 폭(t2)보다 작게 되어 있다면, 그 반도체장치의 내부저항이 커지게 되기 때문에 충분한 컬렉터전류를 얻을 수 없게됨에 따라 돌출부분이 에미터접합에서 θ=45°범위에 있도록 하는 것이 바람직 하다. 다시말해 고농도불순물영역(25)의 돌출폭(T)이 t2<T<t1+2Wo를 만족하도록 형성된다면 컬렉터전류를 얻을 수 있게되는 것이다.
더군다나, 베이스영역(22)과 컬렉터영역(21)사이에 형성된 베이스-컬렉터접할부의 곡률부위에서 발생되는 전계집중을 만족스러울 만큼 완화시킬 수가 있을뿐더러 항복전압도 증가시킬수 있고, 또 형성시켜야만 하는 보호환의 수를 꼭 필요한 수만큼만 형성시킬 수가 있게 되기 때문에 고농도불순물영역(25)을 쉽게 형성시킬 수 있으므로 적은 크기의 소자를 제작할 수 있다.
상기한 바와같이, 고농도불순물영역(25)의 돌출폭(T)이 t2<T<t1+2Wo 의 범위내에서 선택되었지만, 반도체장치에 부과된 요구에 따라 컬렉터의 내부저항을 작게 만들어야 하는 경우에는 돌출폭(T)을 t2<T<t1+2Wo의 범위내에서 선택할 수도 있다.
한편, 고농도불순물영역(25)의 형성에 의해 항복전압을 증가시킬 수 있는 이유는 제 6도에 도시된 바와같이 항복전압과 컬렉터영역의 박판저항간의 관계에 대한 특성곡선(A,,,,D)으로 부터 쉽게 알수 있다. 제6도에 있어서, 특성곡선A는 실질적으로 메사형 구조로된 반도체장치(베이스영역외 확산길이Xj=50미크론)의 항복전압변화에 상당하는 것을 나타내는 것이고, 특성곡선B 내지 D는 평면접합이면서 고농도불순물영역이 구비된 보호환플레이너구조의 반도체장치인 경우에 대한 항복전압을 나타내는 것으로서, 특성곡선 B는 고농도불순물영역(25)과 베이스영역(22)간의 간격이 200미크론, 특성곡선C는 고농도불순물영역(25)과 베이스영역(22)간의 간격이 130미크론, 특성곡선D는 고농도불순물영역(22)과 베이스영역(22)간의 간격이 80미크론인 경우에 대한 항복전압의 변화를 나타내는 곡선이다.
따라서 본 발명에 따른 반도체장치에 있어서, 다이오드인 경우에 PN접합부 또는 트랜지스터인 경우에 베이스-컬렉터 접합부의 곡률부의 곡률부분에 전계집중이 크게 몰려있기 때문에, 고농도불순물영역과 양극영역 또는 베이스영역사이와 같은 영역에서 깊이 방향으로 간격을 증가시키므로써 항부전압이 증가된다.
다시 말해 제7도의 전계집중곡선I로부터 명백히 알수 있듯이, (캐소드 영역이나 컬렉터영역의 저항이 중가 하는것을 고려해 보면)항복전압에 가장큰 영향을 주는 양극영역이나 베이스영역과 보호환영역의 직하방으로 양극영역이나 베이스영역과 고농도불순물영역 사이의 간격을 가능한한 크게 하므로써, 실질적으로 항복전압 을 증가시킬 수 있는 것이다. 제 2도에 도시된 실시예와 같이 1500볼트의 항복전압을 갖는 경우에 간격 Wo는 100미크론이 된다.
본 발명에 따른 세번째 실시예에 대해 제8도에 의거설명하면, 세번째 실시예는 고농도불순물영역(28)을 두번째 실시예의 돌출부분(27)보다 얕게 형성된 구조인데, 이러한 세번째 실시 예에서도 만족할 만한 본 발명 의 효과를 얻을 수 있는 것으로, 더군다나 고농도불순물영역(28)이 얕기 때문에 두번째 실시예의 경우보다 내부저항이 작게되어 보다 많은 전류가 흐를수 있는 장점이 있는 것이다.
제9도는 세번째 실시예의 설명을 위한 단면도로서, 이러한 반도체 장치는 불순물영역(22)과 고농도불순물영역(28)간의 간격이 Wg로서 WO<Wg를 만족하도록 형성시킨 것으로, 간격 (Wg)은 불순물영역(22)으로부터 공핍층의 확장에 의해 결정된다.
제10도는 불순물영역(22)의 고유저항 p가 0.06(Ω-Cm)이고, 반도체기판(21)의 고유저항 n이 60(Ω-Cm)일때 항복전압과 간격(Wg)과의 관계를 나타내는 도면인데, 여기서 종래의 메사형 구조인 경우의 값들은 비교의 목적으로 도시한 것으로, 기호 0는 메사형 구조를 나타내는 것이고, 기호
Figure kpo00001
는 간격 Wo가 110미크론인 경우를 나타내는 것이며, 기호×는 간격 Wo가 90미크론인 경우를 나타내는 것이다.
이와같은 그래프에서 알 수 있듯이 간격 Wo가 110미크론이고, 간격 Wg가 150미크론일때 1.7(KV)외 항복 전압을 얻을 수 있는데, 이같은 메사형 구조에서 컬렉터 영역의 두께 (tn)가 110미크론일때의 값과 일치한다.
제11도는 반도체기판(1)외 고유저항 n(Ω-Cm)을 수직축에 도시하고, 역바이어스 전압이 인가되었을때 공핍층의 폭을 구평축에 도시한 것으로, 고유전항 n이 60( -Cm)일때 공핍층의 폭은 약 150미크론이다. 따라서 이러한 본 발명은 제10도에 도시한 불순물영역과 얕은 고농도불순물영역 사이의 간격 Wg를 설정할때 효과적이되어 각 공핍층의 폭이 각각의 고유저항 n을 넘지 않게된다.
이와같은 실시예에서는 트랜지스터에 관해서만 설명되어 있지만, 첫번째 실시예에서와 마찬가지로 다이오드에도 적용시킬 수 있는 것이고, 또 비록 상기한 설명에서는 보호환을 갖고 있는 플레이너 구조에 대해서만 설명되어 있지만, 이에만 국한되지 않고 제12도에 도시한 바와같은 저항계플레이트 구조에서도 적용시킬 수 있는 것 이 다.
제12도는 저항계플레이트 구조를 사용하는 파워트랜지스터에 적응시킨 실시예에 따른 단면도를 나타내는 것 이고, 제13도는 다이오드인 경우에 대한 단면도를 나타내는 것인데, 이러한 실시예들의 효과는 동일하므로 이후 파워 트랜지스터인 경우의 예만 설명한다.
제12도에 있어서, 3미크론의 두께를 갖는 이산화규소층은 예를들어, N형기판외 증기압속에서 열처리로 형성시킨 것으로, 만일 이러한 이산화규소층의 두께가 불충분하다면 다른 Sio2층이나 Di3N4등을 CVD법으로 증착시켜도 된다.
그후 사진평판으로 상기 아산화규소층을 부분적으로 제거시킨 다음에 N
Figure kpo00002
형 고농도불순물영역(122)을 형성 시키기 위하여 상기 이산화규소층속에 인(P)원자를 확산시킨다. 그리고 규정된 양만픔 반대측 표면을 기계적 수단으로 연마하여 주표면을 형성시키므로써 고저항층(121)이 남게되고 그후 N형 고저항층(121)의 주표면은 1.5미크론의 두께를 갖는 Sio2층을 헝성시키기 위하여 증기압속에서 다시 열처리한다.
이것을 가지고 한번 더 사진평판술을 실행하여 부분적으로 Sio2층을 제거해 낸다음에, 제거해 낸부분에 P형 베이스층(123) (Xb=10미크론)을 형성시키기 위하여 붕소원자를 확산시키는데, 여기서 상기 P형 베이스층(123)의 중심부는 N
Figure kpo00003
형 고농도불순물영역(122)의 중심부와 일치한다. 이와같은 방법으로 N
Figure kpo00004
형 에미터층(124)(Xe=5미크론)과 N
Figure kpo00005
층(125)도 형성된 다음에 저항계플레이트층(127)인 마련되고 또한 트랜지스터를 완성시키기 위하여 주표면에는 알루미늠 전극(128)과 뒷면에는 니켈이나 또는 그와 같은 종류의 전극(129)이 마련 된다.
상기와 같은 구조를 갖는 반도체장치에서 P형 베이스층(123)에 있는 N
Figure kpo00006
형 에미터층(124)의 폭(t2)과N
Figure kpo00007
형 고농도불순물영역(122)의폭(T)간의 관계는 (고저항층(121)에서 깊이 방향으로의 간격이 Wo인 경우에) t2< T t1+2Wo로 표시된다. 또한, 다이오드인 경우에 P형 애노드층(123)의 폭을 t1이라하면 t2< T t1+2Wo로 설정된다. 제15도는 일례로, 반도체장치의 내부전계에 대해 역 바이어스전압(V)이 인가되었을때 N형 저항층(121)속으로 퍼지는 공핍층의 확장상태를 나타내는 것으로, 백터 (εO, εM, εR)로 표시된 전계로 분명히 최대치이다. 근사적으로 표시한 Wo<Wd와 같은 상황아래서 항복전압에 대한 본질적인 개선은 PN접합의 곡률부분 에서 전계 (εM)가 N
Figure kpo00008
형 고농도불순물영역(122)에 의해 장애를 받지 않도록 함에 있는 것으로, 상기 부등식에서 Wd는 제15도에 도시된 공핍층의 폭을 나타내는 것이고, 공핍층의 폭은 제11도에 도시된 바와같이 반도체 기판의 저항값에 따라 변하게 되는 것이다.
제16도는 N
Figure kpo00009
형 고농도불순물영역의 돌출부분이 마련되지 않은 종래 반도체장치의 데이터로 도시된 특성도 로서, Wo=∞일때 평면접할의 항복전압 VB=16(KV)이고, Wo=100미크론일때 항복전압 VB=1.4(KV)이지만 본 발명에 따른 반도체장치의 구조에서는 Wo=100미크론에 대한 항복전압을 Wo=∞에 대한 항복전압의 레벨로 이동시킴에 따라 이러한 본 발명의 효과는 VB=1.5(KV)의 항복전압에서 WR=350미크론을 얻을 수 있음이 확인되어 왔다.
t2<T이고 t1<T인 상황은 전류특성에 의해 결정되어지는 것으로, 상기와 같은 상태는 트랜지스터인 경우, 에미터층 폭(t1)중의 컬렉터층속에서 확장되는 저항을 고려하므로써 그리고 다이오드인 경우 P형 양극폭(t1)중의 음극층속에서 확장되는 저항을 고려함으로써 상기 부등식과 같은 상태를 알수 있다.
제14도는 본 발명에 따른 여섯번재 실시예를 나타내는 것으로, 제2고농도불순물영역이 제12도에 도시된 네번째 실시예에서의 고농도불순물영역(122)보다 얕게 형성된 것이며, 이는 제8도에 도시된 실시예와 일차하는 것이다. 이와같이 제2고농도불순물영역(130)이 얕기 때문에 네번째 실시예의 경우보다 내부저항을 작게 만들 수 있다.
상기한 바와같이 본 발명에 따른 반도체장치는 접합부의 곡률부분(다이오드인 경우에 PN접합, 트렌지스터 인 경우에 베이스-컬렉터접합)에서 전계집중을 감소시킬 수 있기 때문에 항부전압을 증가시킬 수 있는 장점이 있다.

Claims (9)

  1. 제1도 전형인 반도체기판(10 ; 21 ; 121)의 소정영역에다가 반도체 기판과 정류접합시킨 불순물영역(12 ; 22, 23 ; 123 ; 123, 124)과 상기 반도체기판의 뒷면 영역에 상기 불순물영역과 대향하여 소정량만큼 돌출하도록 형성시킨 제1도전형의 고농도불술물영역(16 ; 25 ; 27, 28 ; 122 ; 122, 130)을 구비하고 있는 반도체장치에 있어서, 상기 고농도불순물영역의 돌출폭(T)을 t1< T＜ t1+2Wo (t1은 불순물영역의 폭,T는 고농도불순물영역의 돌출폭, Wo는 불순물영역과 고농도불순물영역 사이의 깊이 방향간격)의 조건을 만족시켜 주도록 형성시킨 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 반도체기판의 뒷면영역에 형성시킨 상기 고농도불순물영역은 제 1고농도불순물영역(27)과 상기 제 1고농도불순물영역보다 얕으면서 제 1고농도불순물영역(28)으로 이루어진 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 고농도불순물영역은 그 중심부가 상기 불순물영역의 중심부와 동일하게 위치하도록 형성시킨 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 불순물영역은 상기 반도체기판에 접합되어 있는 제2도전형인 제1불순물영역(22)상기 제1불순물영역내에 형성된 제1도 전형인 제2불순물영역 (23)으로 형성되어진 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 고농도불순물영역은 그 동출폭(T)을 t2< T t1+2Wo (여기서 t1은 불순물영역의 폭, t2는 제 2불순물영역의 폭, Wo는 상기 불순물영역과 상기 제 2고농도불순물영역 사이의 깊이 방향간격)의 조건을 만족시켜주도록 형성시킨 것을 특징으로 하는 반도체장치.
  6. 제5항에 있어서, 상기 반도체기판의 뒷면영역에 형성시킨 고농도불순물영역은 제1고농불순물영역(27)과 상기 제1고농도불순물영역보다 얕으면서 제 1고농도불순물영역에 인접되게 형성시킨 제2고농도불순물영역(28)으로 이루어진 것을 특징으로 하는 반도체장치.
  7. 제5항에 있어서, 상기 고농도불순물영역은 그 중심부가 상기 불순물영역의 중심부와 동일하게 위치하도록 형성시킨 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 불순물영역은 소정간격으로 그들 둘러싸게 되는 제2도 전형의 보호환영역(24)이 추가형성되어져 있는 것으로 된 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서, 상기 불순물영역은 소정간격으로 그를 둘러싸게 되는 저항계플레이트(127)가 추가형성 되어져 있는 것으로 된 것을 특징으로 하는 반도체장치.
KR1019850006723A 1984-09-13 1985-09-13 반도체 장치 KR890004960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59-200106 1984-09-13
JP59200106A JPS6178162A (ja) 1984-09-25 1984-09-25 半導体装置

Publications (2)

Publication Number Publication Date
KR860002878A KR860002878A (ko) 1986-04-30
KR890004960B1 true KR890004960B1 (ko) 1989-12-02

Family

ID=16418929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006723A KR890004960B1 (ko) 1984-09-13 1985-09-13 반도체 장치

Country Status (5)

Country Link
US (1) US4746967A (ko)
EP (1) EP0180315B1 (ko)
JP (1) JPS6178162A (ko)
KR (1) KR890004960B1 (ko)
DE (1) DE3583208D1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298172A (ja) * 1986-06-17 1987-12-25 Sanyo Electric Co Ltd 半導体装置
JPS62298171A (ja) * 1986-06-17 1987-12-25 Sanyo Electric Co Ltd 半導体装置
EP0311816A1 (de) * 1987-10-15 1989-04-19 BBC Brown Boveri AG Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10202479A1 (de) * 2002-01-23 2003-08-07 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Struktur zur Verringerung eines Minoritätsladungsträgerstromes
US7195965B2 (en) * 2002-10-25 2007-03-27 Texas Instruments Incorporated Premature breakdown in submicron device geometries
US8466492B1 (en) * 2012-01-31 2013-06-18 Infineon Technologies Austria Ag Semiconductor device with edge termination structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717515A (en) * 1969-11-10 1973-02-20 Ibm Process for fabricating a pedestal transistor
FR2420209A1 (fr) * 1978-03-14 1979-10-12 Thomson Csf Structure de circuit integre fonctionnant a haute tension
JPS5951743B2 (ja) * 1978-11-08 1984-12-15 株式会社日立製作所 半導体集積装置
US4452645A (en) * 1979-11-13 1984-06-05 International Business Machines Corporation Method of making emitter regions by implantation through a non-monocrystalline layer
JPS57139965A (en) * 1981-02-24 1982-08-30 Toshiba Corp Manufacture of semiconductor device
DE3110000C2 (de) * 1981-03-14 1986-04-30 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher Sperrfähigkeit
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device

Also Published As

Publication number Publication date
DE3583208D1 (de) 1991-07-18
EP0180315A3 (en) 1987-10-14
EP0180315B1 (en) 1991-06-12
EP0180315A2 (en) 1986-05-07
US4746967A (en) 1988-05-24
KR860002878A (ko) 1986-04-30
JPS6178162A (ja) 1986-04-21

Similar Documents

Publication Publication Date Title
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4412242A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4742377A (en) Schottky barrier device with doped composite guard ring
EP0566179B1 (en) A semiconductor component including protection means
US5949124A (en) Edge termination structure
KR100884077B1 (ko) 트렌치 쇼트키 정류기
US6534823B2 (en) Semiconductor device
EP0436171B1 (en) High voltage planar edge termination using a punch-through retarding implant
US4638551A (en) Schottky barrier device and method of manufacture
EP1394860B1 (en) Power devices with improved breakdown voltages
JPS59141267A (ja) 半導体装置
JP2004529506A5 (ko)
US6507050B1 (en) Thyristors having a novel arrangement of concentric perimeter zones
JP2580850B2 (ja) 高電圧半導体デバイスとその製造方法
KR890004960B1 (ko) 반도체 장치
KR100503936B1 (ko) 반도체장치
US4825266A (en) Semiconductor diode
EP0426252B1 (en) A semiconductor device and method of manufacturing a semiconductor device
US5323041A (en) High-breakdown-voltage semiconductor element
EP0471526A1 (en) Vertical power MOSFET
JPH06163886A (ja) 固体サプレッサ
US4125415A (en) Method of making high voltage semiconductor structure
EP0064614B1 (en) Improved emitter structure for semiconductor devices
GB2084397A (en) Semiconductor integrated circuit
US5155568A (en) High-voltage semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041201

Year of fee payment: 16

EXPY Expiration of term