JPS6178162A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6178162A JPS6178162A JP59200106A JP20010684A JPS6178162A JP S6178162 A JPS6178162 A JP S6178162A JP 59200106 A JP59200106 A JP 59200106A JP 20010684 A JP20010684 A JP 20010684A JP S6178162 A JPS6178162 A JP S6178162A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity region
- semiconductor substrate
- concentration impurity
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口発明の技術分野]
本発明は、半導体装置に関する。
[発明の技術的背景とその問題点コ
従来、高耐圧型の半導体装置として所謂メサ型構造のも
のとガードリングプレーナー構造のものが使用されてい
る。前者の場合、主接合が平坦なため電界集中が起きな
い利点がある。このため高耐圧型の半導体装置として広
く使用されている。
のとガードリングプレーナー構造のものが使用されてい
る。前者の場合、主接合が平坦なため電界集中が起きな
い利点がある。このため高耐圧型の半導体装置として広
く使用されている。
しかし、メサ型構造のものは、高耐圧を得るためにはメ
サ面を形成しなければならないと共に、メサ面を覆う保
護材料が必要となる。その結果、製造工程が複雑になる
欠点がある。そこで、簡単な製造工程で容易に得ること
ができるガードリングプレーナー構造のものが使用され
るに至っている。
サ面を形成しなければならないと共に、メサ面を覆う保
護材料が必要となる。その結果、製造工程が複雑になる
欠点がある。そこで、簡単な製造工程で容易に得ること
ができるガードリングプレーナー構造のものが使用され
るに至っている。
しかしながら、ガードリングプレーナー構造の半導体装
置の場合も例えばIKV以上の高耐圧を得るためには、
主接合の曲率部分での電界集中を緩和して耐圧を上げる
ために可能な限り多くのガードリング領域を形成しなけ
ればならない。その結果、素子の小型化を達成できない
問題があった。
置の場合も例えばIKV以上の高耐圧を得るためには、
主接合の曲率部分での電界集中を緩和して耐圧を上げる
ために可能な限り多くのガードリング領域を形成しなけ
ればならない。その結果、素子の小型化を達成できない
問題があった。
[発明の目的]
本発明は、主接合の曲率部分での電界集中を十分に緩和
して耐圧の向上を達成した半導体装置を提供することを
その目的とするものである。
して耐圧の向上を達成した半導体装置を提供することを
その目的とするものである。
口発明の概要]
本発明は、ベース領域に対向して半導体基板の裏面側の
領域に第1不純物領域に対向して所定量だけ突出すると
共に、その突出幅(T)を第1不純物領域と中心部を同
じ位置にし、かつ、を椰T≦t+2Woを満たすように
して半導体基板と同導電型のN11度不純物stmを形
成したことにより、主接合の曲率部分での電界集中を十
分に緩和して耐圧の向上を達成した半導体装置である。
領域に第1不純物領域に対向して所定量だけ突出すると
共に、その突出幅(T)を第1不純物領域と中心部を同
じ位置にし、かつ、を椰T≦t+2Woを満たすように
して半導体基板と同導電型のN11度不純物stmを形
成したことにより、主接合の曲率部分での電界集中を十
分に緩和して耐圧の向上を達成した半導体装置である。
ただし、t:第1不純物領域の幅 T:高濃度不純物I
l域の突出幅 Wo :第1不純物領域と高濃度不純物
領域の間隔 [発明の実施例コ 以下、本発明の実施例について図面を参照して説明する
。
l域の突出幅 Wo :第1不純物領域と高濃度不純物
領域の間隔 [発明の実施例コ 以下、本発明の実施例について図面を参照して説明する
。
第1図は、本発明の一施実施例の断面図である。
図中1は、N型の半導体基板である。半導体基板1の主
面側の所定領域には、第1不純物領域であるP導電型の
ベース領域2が形成されている。ベース領域2内には、
第2不純物領域である所定の拡散深さのエミッタ領域3
が形成されている。また、半導体基板1の主面側の所定
領域には、所定の間隔を設けてベース領域2を囲むよう
にしてガードリング領域4が形成されている。ベース領
域2に対向する半導体基板1の裏面側には、ベース領域
2に対向するようにしてN型の高濃度不純物領域5が形
成されている。高濃度不純物11115の側面部分は、
エミッタ領域3とガードリング領域4の間に位置するよ
うにして設定されている。ここで、高濃度不純物領域5
の突出幅(T)は、第2図に示す如く、ベース領域2と
中心部を同じ位置にし、かつ、t’−pTst+2Wo
を満たすようにして形成されている。 ただし、t:第
1不純物領域の幅 T:高濃度不純物領域の突出幅Wo
:第1不純物領域と高濃度不純物Ill域の間隔この
ように構成された半導体装置IQ−によれば、高濃度不
純物領域5を半導体基板1の裏面側からベース領域2に
向けて突出させたことにより、ベースll域2とコレク
タ領域の間で形成された主接合の曲率部分での電界の集
中を十分に緩和して耐圧を向上できる。しかも、高濃度
不純物領域5の形成は容易であり、素子の小型化を達成
できる。
面側の所定領域には、第1不純物領域であるP導電型の
ベース領域2が形成されている。ベース領域2内には、
第2不純物領域である所定の拡散深さのエミッタ領域3
が形成されている。また、半導体基板1の主面側の所定
領域には、所定の間隔を設けてベース領域2を囲むよう
にしてガードリング領域4が形成されている。ベース領
域2に対向する半導体基板1の裏面側には、ベース領域
2に対向するようにしてN型の高濃度不純物領域5が形
成されている。高濃度不純物11115の側面部分は、
エミッタ領域3とガードリング領域4の間に位置するよ
うにして設定されている。ここで、高濃度不純物領域5
の突出幅(T)は、第2図に示す如く、ベース領域2と
中心部を同じ位置にし、かつ、t’−pTst+2Wo
を満たすようにして形成されている。 ただし、t:第
1不純物領域の幅 T:高濃度不純物領域の突出幅Wo
:第1不純物領域と高濃度不純物Ill域の間隔この
ように構成された半導体装置IQ−によれば、高濃度不
純物領域5を半導体基板1の裏面側からベース領域2に
向けて突出させたことにより、ベースll域2とコレク
タ領域の間で形成された主接合の曲率部分での電界の集
中を十分に緩和して耐圧を向上できる。しかも、高濃度
不純物領域5の形成は容易であり、素子の小型化を達成
できる。
なお、このように高濃度不純物領域5の形成によって耐
圧を向上できるのは、第4図の示す耐圧とコレクタ領域
のシート抵抗の関係を示す特性線(A・・・O)によっ
て容易に確認することができる。
圧を向上できるのは、第4図の示す耐圧とコレクタ領域
のシート抵抗の関係を示す特性線(A・・・O)によっ
て容易に確認することができる。
ここで、特性1mAは、実質上メサ型構造の半導体装1
(Xj−50μm)の耐圧の変化に相当するものを示し
ている。特性lIB乃至りは、ガードリングプレーナー
構造の半導体装置の場合の耐圧の変化を示しており、特
性線Bは、高濃度不純物領域5とベースll域2との間
隔が200μm、特性線Cは、高濃度不純物領115と
ベース領14!2との間隔が130μm1持性線りは、
高濃度不純物領11!5とベース領域2との間隔が80
μmの場合の耐圧の変化を示している。これらの特性線
から明らかなように高濃度不純物領域5とベース領域2
との間隔が広くなる程耐圧が向上する。換言すれば、第
3図の電界集中曲線工で明らかにしたように耐圧に最も
大きく影響を与えるベース領112とガードリング領域
5の間の1下でベースlNm2と高濃度不純物領域5と
の間隔を可能な限り大きくすることにより、実質上の耐
圧を高めることができるものである。従って、実施例の
半導体装置20のようにベース領域2とガードリング1
115の間の直下で高濃度不純物領域5を完全に削除し
た構造の他にも第5図に示す如く、高濃度不純物領域7
の一部分を残存させても本発明の効果を十分に得ること
ができる。
(Xj−50μm)の耐圧の変化に相当するものを示し
ている。特性lIB乃至りは、ガードリングプレーナー
構造の半導体装置の場合の耐圧の変化を示しており、特
性線Bは、高濃度不純物領域5とベースll域2との間
隔が200μm、特性線Cは、高濃度不純物領115と
ベース領14!2との間隔が130μm1持性線りは、
高濃度不純物領11!5とベース領域2との間隔が80
μmの場合の耐圧の変化を示している。これらの特性線
から明らかなように高濃度不純物領域5とベース領域2
との間隔が広くなる程耐圧が向上する。換言すれば、第
3図の電界集中曲線工で明らかにしたように耐圧に最も
大きく影響を与えるベース領112とガードリング領域
5の間の1下でベースlNm2と高濃度不純物領域5と
の間隔を可能な限り大きくすることにより、実質上の耐
圧を高めることができるものである。従って、実施例の
半導体装置20のようにベース領域2とガードリング1
115の間の直下で高濃度不純物領域5を完全に削除し
た構造の他にも第5図に示す如く、高濃度不純物領域7
の一部分を残存させても本発明の効果を十分に得ること
ができる。
[発明の効果コ
以上説明した如く、本発明に係る半導体装置によれば、
主接合の曲率部分での電界集中を十分に緩和して耐圧を
向上させることができるものである。
主接合の曲率部分での電界集中を十分に緩和して耐圧を
向上させることができるものである。
第1図は、本発明の一実施例の断面図、第2図は、高濃
度不純物領域の形成位置を示す説明図、第3図は、電界
の分布と半導体基板の横方向の位置との関係を示す特性
図、第4図は、耐圧とコレクタwAJJ!のシート抵抗
との関係を示す特性図、第5図は、本発明の池の実施例
の説明図である。 1・・・半導体基板、2・・・ベース領域、3・・・エ
ミッタ領域、4・・・ガードリングwAi4!、5.7
・・・高濃度不純物領域、IIL・・・半導体装置。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 半導イ本堀四表の#8曲のえ加1L tlst、rg コし7り枢19シ味惟枕 第5図 手続捕正書 昭和 1o、@、i了。 特許庁長官 志 賀 字 殿1、事件の表示 Ir111i昭59−200106号 2、発明の名称 半導体装置 3、補正をする者 事件との関係 特許出願人 (307) 株式会社 東芝 4、代理人 特許請求の範囲を別紙の通り訂正する。 2、特許請求の範囲 一導電型の半導体基板の所定領域に形成された反対導電
型の第1不純物領域9前記第1不純物領域を所定間隔を
設けて囲むように形成さ几たガードリング領域と、前記
半導体基板の裏面側の領域に前記第1不純物領域に対向
して所定量だけ突出すると共に、その突出幅(T)を前
記第1不純物領域と中心部を同じ位置にし、かつ、t#
T≦t+2Woを満たすようにして形成さnた前記半導
体基板と同4電型の高濃度不純物領域とを具備すること
全特徴とする半導体装置。 ただし、t:第1不純物領域の幅 T:高濃度不純物領
域の突出幅 Wo:第1不純物領域と高濃度不純物領域
の間隔
度不純物領域の形成位置を示す説明図、第3図は、電界
の分布と半導体基板の横方向の位置との関係を示す特性
図、第4図は、耐圧とコレクタwAJJ!のシート抵抗
との関係を示す特性図、第5図は、本発明の池の実施例
の説明図である。 1・・・半導体基板、2・・・ベース領域、3・・・エ
ミッタ領域、4・・・ガードリングwAi4!、5.7
・・・高濃度不純物領域、IIL・・・半導体装置。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 半導イ本堀四表の#8曲のえ加1L tlst、rg コし7り枢19シ味惟枕 第5図 手続捕正書 昭和 1o、@、i了。 特許庁長官 志 賀 字 殿1、事件の表示 Ir111i昭59−200106号 2、発明の名称 半導体装置 3、補正をする者 事件との関係 特許出願人 (307) 株式会社 東芝 4、代理人 特許請求の範囲を別紙の通り訂正する。 2、特許請求の範囲 一導電型の半導体基板の所定領域に形成された反対導電
型の第1不純物領域9前記第1不純物領域を所定間隔を
設けて囲むように形成さ几たガードリング領域と、前記
半導体基板の裏面側の領域に前記第1不純物領域に対向
して所定量だけ突出すると共に、その突出幅(T)を前
記第1不純物領域と中心部を同じ位置にし、かつ、t#
T≦t+2Woを満たすようにして形成さnた前記半導
体基板と同4電型の高濃度不純物領域とを具備すること
全特徴とする半導体装置。 ただし、t:第1不純物領域の幅 T:高濃度不純物領
域の突出幅 Wo:第1不純物領域と高濃度不純物領域
の間隔
Claims (1)
- 【特許請求の範囲】 一導電型の半導体基板の所定領域に形成された反対導電
型の第1不純物領域と、該第1不純物領域内に形成され
た反対導電型の第2不純物領域と、前記第1不純物領域
を所定間隔を設けて囲むように形成されたガードリング
領域と、前記半導体基板の裏面側の領域に前記第1不純
物領域に対向して所定量だけ突出すると共に、その突出
幅(T)を前記第1不純物領域と中心部を同じ位置にし
、かつ、t≒T≦t+2W_0を満たすようにして形成
された前記半導体基板と同導電型の高濃度不純物領域と
を具備することを特徴とする半導体装置。 ただし、t:第1不純物領域の幅 T:高濃度不純物領域の突出幅 W_0:第1不純物領域と高濃度不純物領域の間隔
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59200106A JPS6178162A (ja) | 1984-09-25 | 1984-09-25 | 半導体装置 |
KR1019850006723A KR890004960B1 (ko) | 1984-09-13 | 1985-09-13 | 반도체 장치 |
EP85306728A EP0180315B1 (en) | 1984-09-25 | 1985-09-23 | High breakdown voltage semiconductor device |
DE8585306728T DE3583208D1 (de) | 1984-09-25 | 1985-09-23 | Halbleiteranordnung mit hoher durchbruchspannung. |
US07/047,598 US4746967A (en) | 1984-09-25 | 1987-05-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59200106A JPS6178162A (ja) | 1984-09-25 | 1984-09-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6178162A true JPS6178162A (ja) | 1986-04-21 |
Family
ID=16418929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59200106A Pending JPS6178162A (ja) | 1984-09-13 | 1984-09-25 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4746967A (ja) |
EP (1) | EP0180315B1 (ja) |
JP (1) | JPS6178162A (ja) |
KR (1) | KR890004960B1 (ja) |
DE (1) | DE3583208D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62298172A (ja) * | 1986-06-17 | 1987-12-25 | Sanyo Electric Co Ltd | 半導体装置 |
JPS62298171A (ja) * | 1986-06-17 | 1987-12-25 | Sanyo Electric Co Ltd | 半導体装置 |
US5093693A (en) * | 1987-10-15 | 1992-03-03 | Bbc Brown Boveri Ag | Pn-junction with guard ring |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10202479A1 (de) * | 2002-01-23 | 2003-08-07 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit einer Struktur zur Verringerung eines Minoritätsladungsträgerstromes |
US7195965B2 (en) * | 2002-10-25 | 2007-03-27 | Texas Instruments Incorporated | Premature breakdown in submicron device geometries |
US8466492B1 (en) * | 2012-01-31 | 2013-06-18 | Infineon Technologies Austria Ag | Semiconductor device with edge termination structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3717515A (en) * | 1969-11-10 | 1973-02-20 | Ibm | Process for fabricating a pedestal transistor |
FR2420209A1 (fr) * | 1978-03-14 | 1979-10-12 | Thomson Csf | Structure de circuit integre fonctionnant a haute tension |
JPS5951743B2 (ja) * | 1978-11-08 | 1984-12-15 | 株式会社日立製作所 | 半導体集積装置 |
US4452645A (en) * | 1979-11-13 | 1984-06-05 | International Business Machines Corporation | Method of making emitter regions by implantation through a non-monocrystalline layer |
JPS57139965A (en) * | 1981-02-24 | 1982-08-30 | Toshiba Corp | Manufacture of semiconductor device |
DE3110000C2 (de) * | 1981-03-14 | 1986-04-30 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleiterbauelement hoher Sperrfähigkeit |
JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
-
1984
- 1984-09-25 JP JP59200106A patent/JPS6178162A/ja active Pending
-
1985
- 1985-09-13 KR KR1019850006723A patent/KR890004960B1/ko not_active IP Right Cessation
- 1985-09-23 DE DE8585306728T patent/DE3583208D1/de not_active Expired - Lifetime
- 1985-09-23 EP EP85306728A patent/EP0180315B1/en not_active Expired - Lifetime
-
1987
- 1987-05-11 US US07/047,598 patent/US4746967A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62298172A (ja) * | 1986-06-17 | 1987-12-25 | Sanyo Electric Co Ltd | 半導体装置 |
JPS62298171A (ja) * | 1986-06-17 | 1987-12-25 | Sanyo Electric Co Ltd | 半導体装置 |
JPH0587135B2 (ja) * | 1986-06-17 | 1993-12-15 | Sanyo Electric Co | |
JPH0587136B2 (ja) * | 1986-06-17 | 1993-12-15 | Sanyo Electric Co | |
US5093693A (en) * | 1987-10-15 | 1992-03-03 | Bbc Brown Boveri Ag | Pn-junction with guard ring |
Also Published As
Publication number | Publication date |
---|---|
EP0180315A2 (en) | 1986-05-07 |
US4746967A (en) | 1988-05-24 |
DE3583208D1 (de) | 1991-07-18 |
EP0180315B1 (en) | 1991-06-12 |
KR860002878A (ko) | 1986-04-30 |
EP0180315A3 (en) | 1987-10-14 |
KR890004960B1 (ko) | 1989-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4669177A (en) | Process for making a lateral bipolar transistor in a standard CSAG process | |
US3751726A (en) | Semiconductor device employing darlington circuit | |
JPS6178162A (ja) | 半導体装置 | |
JPH0139661B2 (ja) | ||
TW385496B (en) | MOS-gated semiconductor devices | |
JP3221673B2 (ja) | 高耐圧半導体装置 | |
US2959719A (en) | Semiconductor device | |
JP3266250B2 (ja) | 半導体装置 | |
US10964780B2 (en) | Semiconductor device | |
JPS61210668A (ja) | 半導体装置 | |
JPS6155974A (ja) | 定電圧ダイオ−ド | |
JP2518373B2 (ja) | バイポ―ラトランジスタ | |
JPS62106663A (ja) | 半導体装置 | |
JPH08316494A (ja) | 静電誘導トランジスタ及びその製造方法 | |
JPS5848471A (ja) | ダイオ−ド | |
JPH0779157B2 (ja) | 半導体装置 | |
JPS6331107B2 (ja) | ||
JPS6084871A (ja) | メサ形半導体 | |
JPS59127865A (ja) | 半導体装置 | |
JPS59214250A (ja) | 半導体装置 | |
JP2000208529A (ja) | 半導体装置 | |
JPS59211272A (ja) | 高耐圧半導体装置 | |
JPH05152587A (ja) | Misダイオード | |
JPH0291949A (ja) | トランジスタ | |
JPS62179720A (ja) | 多重拡散方法 |