JPH0779157B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0779157B2 JPH0779157B2 JP63220763A JP22076388A JPH0779157B2 JP H0779157 B2 JPH0779157 B2 JP H0779157B2 JP 63220763 A JP63220763 A JP 63220763A JP 22076388 A JP22076388 A JP 22076388A JP H0779157 B2 JPH0779157 B2 JP H0779157B2
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- plate electrode
- junction
- electrode
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特に、フィールドプレー
ト電極を有する高耐圧半導体装置に関する。
ト電極を有する高耐圧半導体装置に関する。
［従来の技術］ 従来、この種のフィールドプレート電極を有する高耐圧
半導体装置は、例えば、第４図に示す構造となってい
た。これは、高耐圧NPNトランジスタ素子の例であっ
て、低不純物濃度のN-半導体領域１をコレクタ領域と
し、この領域内に、Ｐベース領域２、N+エミッタ領域３
およびN+コレクタポケット領域４をイオン注入法や熱拡
散法等により形成したものであり、この構造にあって
は、コレクタ領域−ベース領域２間およびベース領域２
−エミッタ領域３間には第１のPN接合12及び第２のPN接
合13が形成されている。そして、それぞれの領域（ベー
ス領域、エミッタ領域、コレクタ領域）からは、絶縁保
護膜10を介してベース電極、エミッタ電極、コレクタ電
極７が引き出されている。
半導体装置は、例えば、第４図に示す構造となってい
た。これは、高耐圧NPNトランジスタ素子の例であっ
て、低不純物濃度のN-半導体領域１をコレクタ領域と
し、この領域内に、Ｐベース領域２、N+エミッタ領域３
およびN+コレクタポケット領域４をイオン注入法や熱拡
散法等により形成したものであり、この構造にあって
は、コレクタ領域−ベース領域２間およびベース領域２
−エミッタ領域３間には第１のPN接合12及び第２のPN接
合13が形成されている。そして、それぞれの領域（ベー
ス領域、エミッタ領域、コレクタ領域）からは、絶縁保
護膜10を介してベース電極、エミッタ電極、コレクタ電
極７が引き出されている。
このような装置にあっては、第２のPN接合13に高電圧が
印加されることはないが、第１のPN接合12には高電圧が
印加される。そこで、高電圧が印加される第１のPN接合
12の基板表面露出部分を、このPN接合を構成する一方の
領域である第２の半導体領域と、第２の半導体領域と近
い電位に保持される第３の半導体領域とのそれぞれに接
続されたフィールドプレートと呼ばれる電極によって覆
い、PN接合の表面近傍での空乏層の曲がりを補正し、電
界集中を緩和する手段が講じられている。
印加されることはないが、第１のPN接合12には高電圧が
印加される。そこで、高電圧が印加される第１のPN接合
12の基板表面露出部分を、このPN接合を構成する一方の
領域である第２の半導体領域と、第２の半導体領域と近
い電位に保持される第３の半導体領域とのそれぞれに接
続されたフィールドプレートと呼ばれる電極によって覆
い、PN接合の表面近傍での空乏層の曲がりを補正し、電
界集中を緩和する手段が講じられている。
第４図に示されたものにおいては、ベース電極とエミッ
タ電極とが、それぞれ、フィールドプレート電極構造を
持つベースフィールドプレート電極５とエミッタフィー
ルドプレート電極６とになっている。
タ電極とが、それぞれ、フィールドプレート電極構造を
持つベースフィールドプレート電極５とエミッタフィー
ルドプレート電極６とになっている。
なお、実際の素子構造にあっては、この外に、PN接合分
離や誘導体分離等の素子間分離手段が設けられている
が、説明を簡単にするため、この分離手段については、
図示およびその説明を省略する。
離や誘導体分離等の素子間分離手段が設けられている
が、説明を簡単にするため、この分離手段については、
図示およびその説明を省略する。
［発明が解決しようとする問題点］ 上述した従来のフィールドプレート構造においては、二
つの電極を分離する必要があるため、ベースフィールド
プレート電極５とエミッタフィールドプレート電極６と
の間にフィールドプレート間隙８が生ずるのは避けられ
ない。このフィールドプレート間隙８部分の半導体基板
表面は、両側のフィールドプレート電極の電位の影響を
受けてあたかもその部分にもフィールドプレート電極が
配置されているかのようにふるまうが、フィールドプレ
ート電極に完全に覆われている部分に比べて、電界集中
が起きやすく、又PN接合面が表面側に露出しているため
外部からの不純物汚染を受けやすく、半導体素子の耐圧
劣化を生じやすい。そのため、フィールドプレート間隙
を狭くする必要があるが、一般的には、フォトレジスト
プロセスの精度や、電極材のエッチング工程におけるサ
イドエッチ等を考慮すると、最小限10μｍ程度の間隙を
とる必要がある。従って、高電圧が印加されるPN接合の
表面近傍での電界分布が均一とはならず、電界集中等に
より耐圧劣化が生じやすい。
つの電極を分離する必要があるため、ベースフィールド
プレート電極５とエミッタフィールドプレート電極６と
の間にフィールドプレート間隙８が生ずるのは避けられ
ない。このフィールドプレート間隙８部分の半導体基板
表面は、両側のフィールドプレート電極の電位の影響を
受けてあたかもその部分にもフィールドプレート電極が
配置されているかのようにふるまうが、フィールドプレ
ート電極に完全に覆われている部分に比べて、電界集中
が起きやすく、又PN接合面が表面側に露出しているため
外部からの不純物汚染を受けやすく、半導体素子の耐圧
劣化を生じやすい。そのため、フィールドプレート間隙
を狭くする必要があるが、一般的には、フォトレジスト
プロセスの精度や、電極材のエッチング工程におけるサ
イドエッチ等を考慮すると、最小限10μｍ程度の間隙を
とる必要がある。従って、高電圧が印加されるPN接合の
表面近傍での電界分布が均一とはならず、電界集中等に
より耐圧劣化が生じやすい。
［問題点を解決するための手段］ 本発明の半導体装置においては、高電圧が印加されるPN
接合の基板表面露出部分は、ベースフィールドプレート
電極とエミッタフィールドプレート電極とで大部分覆わ
れ、更に、二つのフィールドプレート電極上に絶縁膜を
介して、二つのフィールドプレート電極間の間隙を覆う
シールドプレートが設けられている。
接合の基板表面露出部分は、ベースフィールドプレート
電極とエミッタフィールドプレート電極とで大部分覆わ
れ、更に、二つのフィールドプレート電極上に絶縁膜を
介して、二つのフィールドプレート電極間の間隙を覆う
シールドプレートが設けられている。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の第１実施例のNPNトランジスタの斜
視断面図である。同図において、第４図の従来例の部分
と同一の部分については、同一の番号が付せられている
ので、その部分についての説明は一部省略する。本実施
例のNPNトランジスタは、従来例と同様のベースフィー
ルドプレート電極５とエミッタフィールドプレート電極
６が設けられているが、本実施例のものにおいてはさら
に、ベースフィールドプレート電極５に接続されるシー
ルドプレート電極９が、層間絶縁膜11を介して設けられ
ている。シールドプレート電極９は、フィールドプレー
ト間隙８を完全に覆うように形成する。今、NPNトラン
ジスタのコレクタ電極７側に正、ベース電極５側に負と
なるような高電圧が印加されると第１のPN接合12では空
乏化が進み、その表面近傍では電界集中が起きるが、ベ
ースフィールドプレート電極５とベース電位とほゞ同電
位となるエミッタフィールドプレート電極６によりフィ
ールドプレート間隙８部を除いて電界緩和が働く。一
方、シールドプレート電極９は、ベースフィールドプレ
ート電極５に接続されているため、これと同電位であ
り、そして、ベースとエミッタの電極分離のために必要
となるフィールドプレート間隙８を覆っており、この間
隙部の電界を緩和する。さらに、２つのフィールドプレ
ート電極５、６とシールドプレート電極９とのよって、
PN接合の基板表面露出部分を完全に覆っているので、PN
接合は汚染からも保護されている。
視断面図である。同図において、第４図の従来例の部分
と同一の部分については、同一の番号が付せられている
ので、その部分についての説明は一部省略する。本実施
例のNPNトランジスタは、従来例と同様のベースフィー
ルドプレート電極５とエミッタフィールドプレート電極
６が設けられているが、本実施例のものにおいてはさら
に、ベースフィールドプレート電極５に接続されるシー
ルドプレート電極９が、層間絶縁膜11を介して設けられ
ている。シールドプレート電極９は、フィールドプレー
ト間隙８を完全に覆うように形成する。今、NPNトラン
ジスタのコレクタ電極７側に正、ベース電極５側に負と
なるような高電圧が印加されると第１のPN接合12では空
乏化が進み、その表面近傍では電界集中が起きるが、ベ
ースフィールドプレート電極５とベース電位とほゞ同電
位となるエミッタフィールドプレート電極６によりフィ
ールドプレート間隙８部を除いて電界緩和が働く。一
方、シールドプレート電極９は、ベースフィールドプレ
ート電極５に接続されているため、これと同電位であ
り、そして、ベースとエミッタの電極分離のために必要
となるフィールドプレート間隙８を覆っており、この間
隙部の電界を緩和する。さらに、２つのフィールドプレ
ート電極５、６とシールドプレート電極９とのよって、
PN接合の基板表面露出部分を完全に覆っているので、PN
接合は汚染からも保護されている。
次に、第２図を参照して本発明の第２実施例について説
明する。第２図（ａ）は、第２実施例を示す平面図であ
り、第２図（ｂ）はそのII-II′線断面図である。この
実施例では、シールドプレート電極９は、ほぼエミッタ
フィールドプレート電極６と、２つのフィールドプレー
ト電極間の間隙とを合せた形状に形成され、そして、エ
ミッタフィールドプレート電極６に接続されている。エ
ミッタ領域３の電位はベース領域２のそれとほとんど差
がないことから、この実施例のものも、第１実施例のも
のと同様の効果を奏する。
明する。第２図（ａ）は、第２実施例を示す平面図であ
り、第２図（ｂ）はそのII-II′線断面図である。この
実施例では、シールドプレート電極９は、ほぼエミッタ
フィールドプレート電極６と、２つのフィールドプレー
ト電極間の間隙とを合せた形状に形成され、そして、エ
ミッタフィールドプレート電極６に接続されている。エ
ミッタ領域３の電位はベース領域２のそれとほとんど差
がないことから、この実施例のものも、第１実施例のも
のと同様の効果を奏する。
第３図は、本発明の第３実施例の斜視断面図である。こ
の例ではシールドプレート電極９は、フィールドプレー
ト間隙８上を含む第１のPN接合の基板表面露出部分全部
を覆うように形成され、そして、この電極は、半導体集
積回路装置内で使用する最低電位に接続される。この実
施例ではシールドプレート電極の電位が常に最低電位で
ある為、フィールドプレート間隙が外部の電界の影響を
受けずにすみ、PN接合表面が安定化する。
の例ではシールドプレート電極９は、フィールドプレー
ト間隙８上を含む第１のPN接合の基板表面露出部分全部
を覆うように形成され、そして、この電極は、半導体集
積回路装置内で使用する最低電位に接続される。この実
施例ではシールドプレート電極の電位が常に最低電位で
ある為、フィールドプレート間隙が外部の電界の影響を
受けずにすみ、PN接合表面が安定化する。
なお、以上の実施例では、NPNトランジスタの例につい
て説明したが、本発明は、PNPトランジスタについて
も、また、PNPN素子としてのサイリスタのＰゲートフィ
ールドプレート電極とカソードフィールドプレート電極
間の場合にも適用できる。
て説明したが、本発明は、PNPトランジスタについて
も、また、PNPN素子としてのサイリスタのＰゲートフィ
ールドプレート電極とカソードフィールドプレート電極
間の場合にも適用できる。
［発明の効果］ 以上説明したように、本発明は、２つのフィールドプレ
ート電極間の間隙を層間絶縁膜を介して設けたシールド
プレート電極で覆うことにより、高電圧が印加された時
のPN接合の基板表面部分での電界分布を均一化すること
ができ、半導体装置を高耐圧のものとすることがまた、
シールドプレート電極が第１のPN接合近傍上の内側部分
のみに形成されているため、この電極によるパンチスル
ー耐圧の劣化を防止することができる。さらに、PN接合
の基板表面露出部分を電極材料によって覆うことによ
り、不純物イオン、その他の外部汚染物質から半導体装
置を保護することができ、半導体装置の信頼性を高める
ことができる。
ート電極間の間隙を層間絶縁膜を介して設けたシールド
プレート電極で覆うことにより、高電圧が印加された時
のPN接合の基板表面部分での電界分布を均一化すること
ができ、半導体装置を高耐圧のものとすることがまた、
シールドプレート電極が第１のPN接合近傍上の内側部分
のみに形成されているため、この電極によるパンチスル
ー耐圧の劣化を防止することができる。さらに、PN接合
の基板表面露出部分を電極材料によって覆うことによ
り、不純物イオン、その他の外部汚染物質から半導体装
置を保護することができ、半導体装置の信頼性を高める
ことができる。
第１図は、本発明の第１実施例の斜視断面図、第２図
（ａ）は、本発明の第２実施例の平面図、第２図（ｂ）
は、第２図（ａ）のII-II′線断面図、第３図は、本発
明の第３実施例の斜視断面図、第４図は、従来例の斜視
断面図である。 １……N-半導体領域、２……Ｐベース領域、３……N+エ
ミッタ領域、４……N+コレクタポケット領域、５……ベ
ースフィールドプレート電極、６……エミッタフィール
ドプレート電極、７……コレクタ電極、８……フィール
ドプレート間隙、９……シールドプレート電極、11……
層間絶縁膜、12……第１のPN接合。
（ａ）は、本発明の第２実施例の平面図、第２図（ｂ）
は、第２図（ａ）のII-II′線断面図、第３図は、本発
明の第３実施例の斜視断面図、第４図は、従来例の斜視
断面図である。 １……N-半導体領域、２……Ｐベース領域、３……N+エ
ミッタ領域、４……N+コレクタポケット領域、５……ベ
ースフィールドプレート電極、６……エミッタフィール
ドプレート電極、７……コレクタ電極、８……フィール
ドプレート間隙、９……シールドプレート電極、11……
層間絶縁膜、12……第１のPN接合。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 29/74 Ｈ０１Ｌ 29/74 Ｇ
Claims (1)
- 【請求項１】第１導電型の低不純物濃度の第１の半導体
領域と、該第１の半導体領域内に形成された第２導電型
の第２の半導体領域と、該第２の半導体領域内に形成さ
れた第１導電型の第３の半導体領域と、前記第２の半導
体領域に接続され、前記第１の半導体領域と前記第２の
半導体領域とによって構成されるPN接合の基板表面露出
部の一部上を覆う第１のフィールドプレート電極と、前
記第３の半導体領域に接続され、前記PN接合の基板表面
露出部の他の一部上を覆う第２のフィールドプレート電
極とを具備する半導体装置において、前記第１のフィー
ルドプレート電極と前記第２のフィールドプレート電極
の上には、絶縁膜を介して、少なくとも前記第１、第２
のフィールドプレート電極間の間隙上を覆い、かつ、前
記PN接合近傍上からはみ出すことのない範囲内において
前記PN接合上を覆うシールドプレート電極が形成されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220763A JPH0779157B2 (ja) | 1988-09-03 | 1988-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220763A JPH0779157B2 (ja) | 1988-09-03 | 1988-09-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0268961A JPH0268961A (ja) | 1990-03-08 |
| JPH0779157B2 true JPH0779157B2 (ja) | 1995-08-23 |
Family
ID=16756167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220763A Expired - Fee Related JPH0779157B2 (ja) | 1988-09-03 | 1988-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779157B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262353A (en) * | 1992-02-03 | 1993-11-16 | Motorola, Inc. | Process for forming a structure which electrically shields conductors |
| JP4973238B2 (ja) | 2007-02-28 | 2012-07-11 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311763A (ja) * | 1987-06-15 | 1988-12-20 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-09-03 JP JP63220763A patent/JPH0779157B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0268961A (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766474A (en) | High voltage MOS transistor | |
| EP0304811B1 (en) | Mos transistor | |
| US4926243A (en) | High voltage MOS field effect semiconductor device | |
| US4616405A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0427712B2 (ja) | ||
| US4660065A (en) | Hall effect device with surface potential shielding layer | |
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| JPS58215070A (ja) | プレ−ナ半導体装置およびその製造方法 | |
| EP0252236A2 (en) | Vertical MOS type semiconductor device | |
| JPS63311766A (ja) | Ｍｉｓパワートランジスタ | |
| JPH0779157B2 (ja) | 半導体装置 | |
| JPS6373564A (ja) | 半導体装置 | |
| EP0162165A2 (en) | A Hall effect device and method for fabricating such a device | |
| US4942446A (en) | Semiconductor device for switching, and the manufacturing method therefor | |
| GB1569726A (en) | Planar-type semiconductor device | |
| JP2598446B2 (ja) | Ｍｉｓ−ｆｅｔ | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JP2606444B2 (ja) | 半導体装置の製造方法 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JP2515016B2 (ja) | サイリスタ | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH0630375B2 (ja) | 半導体装置の分離領域用遮蔽構造 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPH05121418A (ja) | 半導体装置 | |
| JPS61183932A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |