JPS58215070A - プレ−ナ半導体装置およびその製造方法 - Google Patents
プレ−ナ半導体装置およびその製造方法Info
- Publication number
- JPS58215070A JPS58215070A JP8929583A JP8929583A JPS58215070A JP S58215070 A JPS58215070 A JP S58215070A JP 8929583 A JP8929583 A JP 8929583A JP 8929583 A JP8929583 A JP 8929583A JP S58215070 A JPS58215070 A JP S58215070A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- semiconductor device
- conductivity type
- planar semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 8
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- SAPGTCDSBGMXCD-UHFFFAOYSA-N (2-chlorophenyl)-(4-fluorophenyl)-pyrimidin-5-ylmethanol Chemical compound C=1N=CN=CC=1C(C=1C(=CC=CC=1)Cl)(O)C1=CC=C(F)C=C1 SAPGTCDSBGMXCD-UHFFFAOYSA-N 0.000 description 1
- 241000283690 Bos taurus Species 0.000 description 1
- 241001609213 Carassius carassius Species 0.000 description 1
- 241001092070 Eriobotrya Species 0.000 description 1
- 235000009008 Eriobotrya japonica Nutrition 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ブレーナ半導体装置およびその製造方法に
関するものである。
関するものである。
ブレーナ構造の半導体装置、例えばブレーナトランジス
タではpnn付会破壌電圧は再ドープ領域の縁部の最小
曲率半径により、したがって結果的には壁間電荷領域の
限界の最小曲率半径によp決定さnる。接付部が扁平に
なるほど、(7tがって曲率半径が小さくなるほど破壊
電圧は低くなる。
タではpnn付会破壌電圧は再ドープ領域の縁部の最小
曲率半径により、したがって結果的には壁間電荷領域の
限界の最小曲率半径によp決定さnる。接付部が扁平に
なるほど、(7tがって曲率半径が小さくなるほど破壊
電圧は低くなる。
そのようなpn接曾の破壌電圧はいわゆるフィールド板
によって増加できることが知らnている。こnは一拡散
領域と接触して酸化物上に設けら几縁部七部分的に葎っ
ている金属体である。
によって増加できることが知らnている。こnは一拡散
領域と接触して酸化物上に設けら几縁部七部分的に葎っ
ている金属体である。
そのようなフィールド板ば″P4体装置の表面上の成る
程度の区域が必要であり、成る種の場合、例えば集積回
路の場合には使用することは好ましくない。何故ならば
そnに必要な区域は印刷得体に使用したい区域であるか
らである。
程度の区域が必要であり、成る種の場合、例えば集積回
路の場合には使用することは好ましくない。何故ならば
そnに必要な区域は印刷得体に使用したい区域であるか
らである。
西ドイツ公開特許公報DE−O82944937号には
拡散或はイオン注入の領域が浅くてしかも高い破壌電圧
?有するブレーナ半導体装置が記載さnている。この装
置においてはpn接倉から成る距離に配置さ几た保護リ
ングならびに絶縁層金種っている薄膜によってこの高い
破壌電圧が得ら几ている。この薄@は半絶縁性であり、
正確に区別を几た電位を持つ少なくとも2つの区域を有
している。もしも薄膜が2つの異なる電位に保持さ几る
ならば空間電荷領域は大きな曲案半径で特徴つけらnる
状態になり、そのため普通の半導体装置が高い破壌電圧
を持つことができる。
拡散或はイオン注入の領域が浅くてしかも高い破壌電圧
?有するブレーナ半導体装置が記載さnている。この装
置においてはpn接倉から成る距離に配置さ几た保護リ
ングならびに絶縁層金種っている薄膜によってこの高い
破壌電圧が得ら几ている。この薄@は半絶縁性であり、
正確に区別を几た電位を持つ少なくとも2つの区域を有
している。もしも薄膜が2つの異なる電位に保持さ几る
ならば空間電荷領域は大きな曲案半径で特徴つけらnる
状態になり、そのため普通の半導体装置が高い破壌電圧
を持つことができる。
〔発明の概要〕
この発明は、フィールド板金使用しないで、すなわち削
述の%計出区1中1τ記戦畑ハたよりもずつと簡単な方
法でpn後付の破壌電圧?増卵ざぜせる問題を解決する
ものである。
述の%計出区1中1τ記戦畑ハたよりもずつと簡単な方
法でpn後付の破壌電圧?増卵ざぜせる問題を解決する
ものである。
この発明は、基体と反対の導筒゛型を有する埃塵を半導
体基体千に配置し、そ几と同じ導電型の別の領域で環状
に取り囲み、そnらの領域のドープ不純物濃度を外卿1
の領駕・はど低くすることによって上述の間唯ケ解決す
るものである。
体基体千に配置し、そ几と同じ導電型の別の領域で環状
に取り囲み、そnらの領域のドープ不純物濃度を外卿1
の領駕・はど低くすることによって上述の間唯ケ解決す
るものである。
この発明によnはフィールド板を使用する場合より破壌
電圧を高めることが容易に可能である。
電圧を高めることが容易に可能である。
しかしながら適当な方法でこの発明全フィールド板と組
付せることも可能である。
付せることも可能である。
以下添付図面を参照に実施例により詳細に説明する。
第1図煉ドーブ不糾物濃朋Noの半導体基体4を示し、
その基体中に半導体基体の導電型と反対の導電型の31
向の領域1,2..3が形成さn、でいる。半導体基体
4および憐域1,2.3>よひpnn仕付例えば510
2からなる絶縁層5で霞わnており、この杷@層5の領
域lの区域内に窓が設けらnlそこに寛換6刀S自巳置
さnている。領域3および2は領域lを囲んで環状に配
、$ ;n。
その基体中に半導体基体の導電型と反対の導電型の31
向の領域1,2..3が形成さn、でいる。半導体基体
4および憐域1,2.3>よひpnn仕付例えば510
2からなる絶縁層5で霞わnており、この杷@層5の領
域lの区域内に窓が設けらnlそこに寛換6刀S自巳置
さnている。領域3および2は領域lを囲んで環状に配
、$ ;n。
次式に対応してドープ不純物濃度が低くさ几ている。
NO<N3<N2<N1
3個の領域全部が略々同じ深さXを有することが望まし
い。すなわちXI=X2=X3である。
い。すなわちXI=X2=X3である。
しかしながら深ざXは次式の関係になるようにすること
も可能である。
も可能である。
XI < X2 < X、3
第1図においてに9間電荷顆域(C斜暖の塁中性(qu
;+si −neutral 1区域の間にある。破壌
電圧を’[Jdとし、電圧UJ、U2.U3をUd:)
Ul)U2>U3とする。まず電圧U3が電極6に与え
ら几るとドープ不純物濃度N3の領域3のキャリアが清
掃さ几、次に電圧U2が加えら几るとドープ不純物濃度
N2の@接する領域2のキャリアが除去さfL、以下破
壌電圧U(i2で電圧の増加が行なわf′Lる。
;+si −neutral 1区域の間にある。破壌
電圧を’[Jdとし、電圧UJ、U2.U3をUd:)
Ul)U2>U3とする。まず電圧U3が電極6に与え
ら几るとドープ不純物濃度N3の領域3のキャリアが清
掃さ几、次に電圧U2が加えら几るとドープ不純物濃度
N2の@接する領域2のキャリアが除去さfL、以下破
壌電圧U(i2で電圧の増加が行なわf′Lる。
第2図および第3図は供鮒鵞圧に応じて空間電荷領域が
拡張さnる状態?示してぃbCそ几に結付を几ている壁
間電荷細切が情万回に拡張して増大するために破壌電圧
の増加が生じる。
拡張さnる状態?示してぃbCそ几に結付を几ている壁
間電荷細切が情万回に拡張して増大するために破壌電圧
の増加が生じる。
実施例は3個の環状領域′に備えており、もちろんもつ
と多くすることも可能である。
と多くすることも可能である。
環状領域の横Il@は領域の深さ、基体のドープ不純物
濃度および領域の数に依存し、5乃至20μmの範囲で
よい。個々の領域は数nが多くなるほど狭くしてよい。
濃度および領域の数に依存し、5乃至20μmの範囲で
よい。個々の領域は数nが多くなるほど狭くしてよい。
第1図乃至第3図に示した実施例の半導体装置は次のよ
うにして製造さnる。
うにして製造さnる。
対応した寸法のマスク全使用して例えはドープ不純物濃
度Noのn型半2s体基体4中に、例えばイオン注入法
によジ領域3が形成さf6゜この後、領域3中に前より
小さい開口の新しいマスク全使用して領域2叱形取さn
、最佐に最も小きい開口のマスク全使用して領飯2内に
領域lが形成さnる。こ几らの領域に基体と反対の導電
型?有し、例えば硼素イオンのイオン注人により生成さ
fる。注入の深でおよびドーフー不純物奈度についての
粂件は深さに常に領域3のそaと寺しいか或は小さくさ
nl−万ドーフー不純′9/J濃度は領域lから領域3
に同って低くなるように辿ばnる。絶縁N5の付着に続
いて領wlの区域に開口が設けらflそこに篭僚6が取
り付けらnる。こnらの方法に通常の方法によジ行なわ
几る。
度Noのn型半2s体基体4中に、例えばイオン注入法
によジ領域3が形成さf6゜この後、領域3中に前より
小さい開口の新しいマスク全使用して領域2叱形取さn
、最佐に最も小きい開口のマスク全使用して領飯2内に
領域lが形成さnる。こ几らの領域に基体と反対の導電
型?有し、例えば硼素イオンのイオン注人により生成さ
fる。注入の深でおよびドーフー不純物奈度についての
粂件は深さに常に領域3のそaと寺しいか或は小さくさ
nl−万ドーフー不純′9/J濃度は領域lから領域3
に同って低くなるように辿ばnる。絶縁N5の付着に続
いて領wlの区域に開口が設けらflそこに篭僚6が取
り付けらnる。こnらの方法に通常の方法によジ行なわ
几る。
第4図は第1図による半導体デ宵を示し、そn−はこの
発明による構造全具備し、さらにフィールド板7全備え
ている。
発明による構造全具備し、さらにフィールド板7全備え
ている。
第1図乃至243図はこの発明の第1の央漉例全断面図
で示し、第4図は男2の笑施例を断面図で示す。 4、・・牛4体全体、1,2..3・・・基体と反対a
亙型の領域、5・・絶#、j麹、6・・・電惨、7・・
・フィールド板。
で示し、第4図は男2の笑施例を断面図で示す。 4、・・牛4体全体、1,2..3・・・基体と反対a
亙型の領域、5・・絶#、j麹、6・・・電惨、7・・
・フィールド板。
Claims (3)
- (1) 14電型の半導体基体中に少なくとも11固
のpn接曾全有し、その″?導体基体上に絶縁層が配置
さ几てそ几が半導体基体表面に出たpn接合部を蹄って
いるプレーナ半導体装置において、半導体基体中に配置
さf′Lだ基体と反対導電型の領域が1以上の基体と反
対導電型の領域により環状に囲if′lており、そnら
領域のドープ不純物濃度は外債“の領域はど低くさ几て
いること金%徴とするフーレーナ半導体装置。 - (2)前記各領域の半導体基体中に侵入している深さが
等しいことを特徴とする特許請求の範囲果1項記載のプ
レーナ半導体装置。 - (3) 所望の最大の島口全有するマスクから最小の
開口?有するマスクまで俵数個の異なるマスクを使用し
、基体と反対纒電型領域を形成するために同じ条件で不
純物ドープ濃度が順次増加するように同じ種類のイオン
を順次イオン注入すること?特徴とするプレーナ半導体
装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE32198884 | 1982-05-27 | ||
DE19823219888 DE3219888A1 (de) | 1982-05-27 | 1982-05-27 | Planares halbleiterbauelement und verfahren zur herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58215070A true JPS58215070A (ja) | 1983-12-14 |
Family
ID=6164591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8929583A Pending JPS58215070A (ja) | 1982-05-27 | 1983-05-23 | プレ−ナ半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0095658A3 (ja) |
JP (1) | JPS58215070A (ja) |
DE (1) | DE3219888A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6393153A (ja) * | 1986-10-07 | 1988-04-23 | Toshiba Corp | 半導体装置の製造方法 |
JP2009044177A (ja) * | 1996-07-16 | 2009-02-26 | Cree Inc | 電圧吸収エッジを有するpn接合を含むSiC半導体装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
DE3431811A1 (de) * | 1984-08-30 | 1986-03-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Halbleiter-temperatursensor |
DE3581348D1 (de) * | 1984-09-28 | 1991-02-21 | Siemens Ag | Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung. |
US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
DE4119904A1 (de) * | 1991-06-17 | 1992-12-24 | Telefunken Electronic Gmbh | Halbleiteranordnung |
US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
US6433370B1 (en) | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
US6958275B2 (en) | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1764405A1 (de) * | 1967-06-15 | 1971-07-08 | Texas Instruments Inc | Lawinen-Diode |
DE1789043A1 (de) * | 1967-10-14 | 1972-01-05 | Sgs Sa | Mit Schutzringen versehene Planar-Halbleitervorrichtungen |
DE2241600A1 (de) * | 1971-08-26 | 1973-03-01 | Dionics Inc | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung |
US4038107B1 (en) * | 1975-12-03 | 1995-04-18 | Samsung Semiconductor Tele | Method for making transistor structures |
JPS5368581A (en) * | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Semiconductor device |
FR2445617A1 (fr) * | 1978-12-28 | 1980-07-25 | Ibm France | Resistance a tension de claquage amelioree obtenue par une double implantation ionique dans un substrat semi-conducteur et son procede de fabrication |
FR2450505A1 (fr) * | 1979-03-02 | 1980-09-26 | Thomson Csf | Dispositif semiconducteur, comportant un anneau de garde diffuse et son procede de fabrication |
-
1982
- 1982-05-27 DE DE19823219888 patent/DE3219888A1/de not_active Withdrawn
-
1983
- 1983-05-18 EP EP83104901A patent/EP0095658A3/de not_active Withdrawn
- 1983-05-23 JP JP8929583A patent/JPS58215070A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6393153A (ja) * | 1986-10-07 | 1988-04-23 | Toshiba Corp | 半導体装置の製造方法 |
JPH0467781B2 (ja) * | 1986-10-07 | 1992-10-29 | Tokyo Shibaura Electric Co | |
JP2009044177A (ja) * | 1996-07-16 | 2009-02-26 | Cree Inc | 電圧吸収エッジを有するpn接合を含むSiC半導体装置 |
JP2013062545A (ja) * | 1996-07-16 | 2013-04-04 | Cree Inc | 電圧吸収エッジを有するpn接合を含むSiC半導体コンポーネント |
Also Published As
Publication number | Publication date |
---|---|
DE3219888A1 (de) | 1983-12-01 |
EP0095658A3 (de) | 1986-12-10 |
EP0095658A2 (de) | 1983-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926243A (en) | High voltage MOS field effect semiconductor device | |
US4176368A (en) | Junction field effect transistor for use in integrated circuits | |
EP0304811B1 (en) | Mos transistor | |
JPS58215070A (ja) | プレ−ナ半導体装置およびその製造方法 | |
US6078364A (en) | Liquid crystal display with high capacitance pixel | |
GB2087648A (en) | Improvements in or relating to high voltage semiconductor devices | |
JP2007096341A (ja) | ラテラルmosfet | |
EP0165644B1 (en) | Semiconductor device having an increased breakdown voltage | |
US5003372A (en) | High breakdown voltage semiconductor device | |
US20180331211A1 (en) | High voltage metal oxide semiconductor device and manufacturing method thereof | |
JP3221489B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPH065692B2 (ja) | 半導体デバイス | |
US4684967A (en) | Low capacitance transistor cell element and transistor array | |
US4232328A (en) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
US4412238A (en) | Simplified BIFET structure | |
US4512815A (en) | Simplified BIFET process | |
GB2084397A (en) | Semiconductor integrated circuit | |
US4772568A (en) | Method of making integrated circuit with pair of MOS field effect transistors sharing a common source/drain region | |
CN113497026B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 | |
JPH0779157B2 (ja) | 半導体装置 | |
CN113497025B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 | |
JPS61502087A (ja) | モノリシツクに集積されたプレ−ナ半導体装置およびその製造方法 | |
JPH0235778A (ja) | 半導体装置 | |
JP2684712B2 (ja) | 電界効果トランジスタ | |
US3969150A (en) | Method of MOS transistor manufacture |