JPS6084871A - メサ形半導体 - Google Patents
メサ形半導体Info
- Publication number
- JPS6084871A JPS6084871A JP19317283A JP19317283A JPS6084871A JP S6084871 A JPS6084871 A JP S6084871A JP 19317283 A JP19317283 A JP 19317283A JP 19317283 A JP19317283 A JP 19317283A JP S6084871 A JPS6084871 A JP S6084871A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- mesa
- type
- layer
- mesa groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000001154 acute effect Effects 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000008961 swelling Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、メサ形半導体に関するものである。
トランジスタ等を構成する半導体としては、プレーナ形
半導体およびメサ形半導体が知られている。プレーナ形
半導体は、第１図に示すようにＮ形のシリコン基板１に
対してＰ形不純物を拡散してＰ膨拡散層２を形成し、つ
いで基板面にＳｉＯ２膜３を形成するということにより
構成されている。このような構造のプレーナ形半導体は
、Ｐ膨拡散層２の底部角部（図において鎖線で囲まれた
部分Ａ）の曲率により耐圧が決定される。すなわち、鎖
線で囲まれた部分Ａの曲率が小さくなればそれだけ耐圧
が向上する。しかしながら、上記のような構造のプレー
ナ形半導体においては、鎖線で囲まれた部分Ａの曲率を
著しく小さくすることは不可能であるため、高耐圧化に
は限界がある。
半導体およびメサ形半導体が知られている。プレーナ形
半導体は、第１図に示すようにＮ形のシリコン基板１に
対してＰ形不純物を拡散してＰ膨拡散層２を形成し、つ
いで基板面にＳｉＯ２膜３を形成するということにより
構成されている。このような構造のプレーナ形半導体は
、Ｐ膨拡散層２の底部角部（図において鎖線で囲まれた
部分Ａ）の曲率により耐圧が決定される。すなわち、鎖
線で囲まれた部分Ａの曲率が小さくなればそれだけ耐圧
が向上する。しかしながら、上記のような構造のプレー
ナ形半導体においては、鎖線で囲まれた部分Ａの曲率を
著しく小さくすることは不可能であるため、高耐圧化に
は限界がある。
このようなプレーナ形半導体の欠点を解消するためにメ
サ形半導体が開発された。このメサ形半導体は、第２図
に示すようにＮ形シリコン基板１にＰ形の拡散層２を形
成し、そのＰ形の拡散層２を囲うようにメサ溝４を形成
し、基板面を５ｉ０２膜３で被覆するということにより
構成されている。この場合、高耐圧化を実現するために
問題となるＰ膨拡散層２の底部角部（図において鎖線で
囲われた部分Ａ）が、メサ形半導体では、メサ溝４の形
成により直線的になっているため、プレーナ形半導体よ
りも高耐圧を実現しうる。しかしながら、このメサ形半
導体は、作動時には第３図に示すように空乏Ｎ５が形成
されるのであるが、その空乏層５の底部がメサ溝４の近
傍部分がらメサ溝４にかけて図示のように上方にわん曲
するため、メサ溝４の表面において空乏Ｎ５の厚みの縮
小化が生じる。そのため、メサ形半導体においても、上
記のような理由によりその高耐圧化に限界がある。第３
図において、６はＰＮ接合面である。すなわち、上記の
ように空乏層５の厚みの縮小化現象が生じるとメサ′ａ
４の表面においての電解強度が強くなり、そこでブレー
クダウンが生じ高耐圧化が阻害される。
サ形半導体が開発された。このメサ形半導体は、第２図
に示すようにＮ形シリコン基板１にＰ形の拡散層２を形
成し、そのＰ形の拡散層２を囲うようにメサ溝４を形成
し、基板面を５ｉ０２膜３で被覆するということにより
構成されている。この場合、高耐圧化を実現するために
問題となるＰ膨拡散層２の底部角部（図において鎖線で
囲われた部分Ａ）が、メサ形半導体では、メサ溝４の形
成により直線的になっているため、プレーナ形半導体よ
りも高耐圧を実現しうる。しかしながら、このメサ形半
導体は、作動時には第３図に示すように空乏Ｎ５が形成
されるのであるが、その空乏層５の底部がメサ溝４の近
傍部分がらメサ溝４にかけて図示のように上方にわん曲
するため、メサ溝４の表面において空乏Ｎ５の厚みの縮
小化が生じる。そのため、メサ形半導体においても、上
記のような理由によりその高耐圧化に限界がある。第３
図において、６はＰＮ接合面である。すなわち、上記の
ように空乏層５の厚みの縮小化現象が生じるとメサ′ａ
４の表面においての電解強度が強くなり、そこでブレー
クダウンが生じ高耐圧化が阻害される。
この発明は、高耐圧を実現しうるメサ形半導体を提供す
ることをその目的とする。
ることをその目的とする。
この発明は、Ｎ形およびＰ形のいずれか一方の形の半導
体基板の基板面に他方の形の不純物層が所定の深さで形
成され、この不純物層が、上記半導体基板の基板面にそ
の不純物層の形成深さよりも深く形成されたメサ溝で囲
われた構造のメサ形半導体であって、上記他方の形の不
純物層の形成深さがメサ溝近傍部分からメサ溝にかけて
浅くなっていることを特徴とするメサ形半導体をその要
旨とするものである。
体基板の基板面に他方の形の不純物層が所定の深さで形
成され、この不純物層が、上記半導体基板の基板面にそ
の不純物層の形成深さよりも深く形成されたメサ溝で囲
われた構造のメサ形半導体であって、上記他方の形の不
純物層の形成深さがメサ溝近傍部分からメサ溝にかけて
浅くなっていることを特徴とするメサ形半導体をその要
旨とするものである。
すなわち、このようにすることにより、メサ溝表面にお
ける空乏層の厚みの縮小化が防止され、高耐圧が実現さ
れるようになる。
ける空乏層の厚みの縮小化が防止され、高耐圧が実現さ
れるようになる。
つぎに、この発明を実施例にもとづいて説明する。
第４図はこの発明の一実施例の要部拡大構成図である。
すなわち、こ′のメサ形半導体は、Ｎ形シリコン基板１
に形成されたＰ膨拡散層２が、メサ溝４の近傍部分から
メサ溝４にかけてその深さが浅くなるようになっている
。それ以外は第２図および第３図に示すメサ形半導体と
同じである。
に形成されたＰ膨拡散層２が、メサ溝４の近傍部分から
メサ溝４にかけてその深さが浅くなるようになっている
。それ以外は第２図および第３図に示すメサ形半導体と
同じである。
すなわち、このようにＰ膨拡散層２をすべて平均的な深
さに形成するのではなく、メサ溝近傍部分からメサ溝４
にかけて浅（なるように形成することにより、Ｉ）Ｎ接
合の接合面６とメサ溝４との交叉角θが鋭角となる。こ
のように交叉角θが鋭角になると、空乏層５の底部角部
が上方にわん曲してもメサｆｒＩ４表面の空乏層５の厚
みは小さくならないため、メサ溝４表面における電解強
度の強化が起こらず、したがって耐圧が向上するように
なる。
さに形成するのではなく、メサ溝近傍部分からメサ溝４
にかけて浅（なるように形成することにより、Ｉ）Ｎ接
合の接合面６とメサ溝４との交叉角θが鋭角となる。こ
のように交叉角θが鋭角になると、空乏層５の底部角部
が上方にわん曲してもメサｆｒＩ４表面の空乏層５の厚
みは小さくならないため、メサ溝４表面における電解強
度の強化が起こらず、したがって耐圧が向上するように
なる。
上記のようにＰ膨拡散層２をメサ溝近傍部分からメサ溝
４にかげて浅くすることはっぎのようにして行われる。
４にかげて浅くすることはっぎのようにして行われる。
すなわち、上記Ｐ膨拡散層２は表面側（Ｓ ｉ ０２側
）が不純物濃度が大きくなっていて内部に向かうほど小
さくなっている。したがって、メサ溝４に対して、上記
Ｐ形不純物とは逆のＮ形不純物であって上記Ｐ形不純物
の表面濃度よりも薄いものを拡散すると、そのＮ形不純
物の浸透によりＰ膨拡散層２のメサ溝４側部分の深さが
浅くなる。
）が不純物濃度が大きくなっていて内部に向かうほど小
さくなっている。したがって、メサ溝４に対して、上記
Ｐ形不純物とは逆のＮ形不純物であって上記Ｐ形不純物
の表面濃度よりも薄いものを拡散すると、そのＮ形不純
物の浸透によりＰ膨拡散層２のメサ溝４側部分の深さが
浅くなる。
なお、上記の実施例は、シリコン基板１にＰ膨拡散層２
を設けているが、これを逆にするようにしてもよい。さ
らに、この発明は、シリコン基板だけを対象とするもの
ではなく、他の種類の半導体基板をも対象としうるちの
である。
を設けているが、これを逆にするようにしてもよい。さ
らに、この発明は、シリコン基板だけを対象とするもの
ではなく、他の種類の半導体基板をも対象としうるちの
である。
以上のように、この発明のメサ形半導体は、Ｎ形および
Ｐ形のいずれか一方の形の半導体基板の基板面に他方の
形の不純物層が所定の深さで形成され、この不純物層が
、上記半導体基板の基板面にその不純物層の形成深さよ
りも深く形成されたメサ溝で囲われた構造のメサ形半導
体であって、上記他方の形の不純物層の形成深さがメサ
溝近傍部分からメサ溝にかけて浅くなっているため、空
乏層の厚みがメサ溝の表面部分において小さくならない
。したがって、メサ溝表面において電解強度の強化が起
こらず、それによって耐圧の向上効果が得られるように
なる。すなわち、この発明のメサ形半導体によれば、従
来のメサ形半導体には見られないような高耐圧を実現し
うるようになる。
Ｐ形のいずれか一方の形の半導体基板の基板面に他方の
形の不純物層が所定の深さで形成され、この不純物層が
、上記半導体基板の基板面にその不純物層の形成深さよ
りも深く形成されたメサ溝で囲われた構造のメサ形半導
体であって、上記他方の形の不純物層の形成深さがメサ
溝近傍部分からメサ溝にかけて浅くなっているため、空
乏層の厚みがメサ溝の表面部分において小さくならない
。したがって、メサ溝表面において電解強度の強化が起
こらず、それによって耐圧の向上効果が得られるように
なる。すなわち、この発明のメサ形半導体によれば、従
来のメサ形半導体には見られないような高耐圧を実現し
うるようになる。
第１図はプレーナ形半導体の構成図、第２図はメサ形半
導体の構成図、第３図はその要部拡大図、第４図はこの
発明の一実施例の要部拡大図である。 １・・・Ｎ形シリコン基板 ２・・・Ｐ膨拡散層 ４・
・・メサ？ａ ５・・・空乏層
導体の構成図、第３図はその要部拡大図、第４図はこの
発明の一実施例の要部拡大図である。 １・・・Ｎ形シリコン基板 ２・・・Ｐ膨拡散層 ４・
・・メサ？ａ ５・・・空乏層
Claims (1)
- 【特許請求の範囲】 （１１Ｎ形およびＰ形のいずれか一方の形の半導体基板
の基板面に他方の形の不純物層が所定の深さで形成され
、この不純物層が、上記半導体基板の基板面にその不純
物層の形成深さよりも深く形成されたメサ溝で囲われた
構造のメサ形半導体であって、上記他方の形の不純物層
の形成深さがメサ溝近傍部分からメサ溝にかけて浅くな
っていることを特徴とするメサ形半導体。 （２） 他方の形の不純物層の形成深さがメサ溝近傍部
分からメサ溝にかけて浅くなっていることが、メサ溝に
対して、他方の形の不純物層の表面濃度よりも濃度の薄
い一方の形の不純物を拡散することにより行われている
特許請求の範囲第１項記載のメサ形半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19317283A JPS6084871A (ja) | 1983-10-14 | 1983-10-14 | メサ形半導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19317283A JPS6084871A (ja) | 1983-10-14 | 1983-10-14 | メサ形半導体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084871A true JPS6084871A (ja) | 1985-05-14 |
Family
ID=16303491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19317283A Pending JPS6084871A (ja) | 1983-10-14 | 1983-10-14 | メサ形半導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084871A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166769A (en) * | 1988-07-18 | 1992-11-24 | General Instrument Corporation | Passitvated mesa semiconductor and method for making same |
| EP0820094A2 (en) * | 1988-07-18 | 1998-01-21 | General Instrument Corporation Of Delaware | Passivated P-N junction in mesa semiconductor structure |
| JP2012138385A (ja) * | 2010-12-08 | 2012-07-19 | Shindengen Electric Mfg Co Ltd | 高信頼性半導体装置及びその製造方法 |
-
1983
- 1983-10-14 JP JP19317283A patent/JPS6084871A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166769A (en) * | 1988-07-18 | 1992-11-24 | General Instrument Corporation | Passitvated mesa semiconductor and method for making same |
| EP0820094A2 (en) * | 1988-07-18 | 1998-01-21 | General Instrument Corporation Of Delaware | Passivated P-N junction in mesa semiconductor structure |
| EP0820094A3 (en) * | 1988-07-18 | 1998-03-11 | General Instrument Corporation Of Delaware | Passivated P-N junction in mesa semiconductor structure |
| JP2012138385A (ja) * | 2010-12-08 | 2012-07-19 | Shindengen Electric Mfg Co Ltd | 高信頼性半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US3615936A (en) | Semiconductor device and method of making the same | |
| JPS6084871A (ja) | メサ形半導体 | |
| JPS5933272B2 (ja) | 半導体装置 | |
| JPH0139661B2 (ja) | ||
| JPH10233515A (ja) | ショットキーバリア半導体装置とその製造方法 | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| JPH07193257A (ja) | 双方向ショックレイダイオード型保護コンポーネント | |
| JPH03147331A (ja) | 高耐圧半導体装置 | |
| US3495138A (en) | Semi-conductor rectifiers with edgegeometry for reducing leakage current | |
| US3444442A (en) | Avalanche transistor having reduced width in depletion region adjacent gate surface | |
| JPS607178A (ja) | 半導体装置 | |
| JPS5913378A (ja) | ツエナ−ダイオ−ド | |
| JPH02142184A (ja) | 半導体装置及びその製造方法 | |
| US3911472A (en) | Isolated contact | |
| JPS6258678A (ja) | トランジスタ | |
| JPS61144871A (ja) | 半導体素子のベベル構造 | |
| JP2000252457A (ja) | メサ型半導体装置 | |
| JPH02114669A (ja) | メサ型トライアック | |
| US3532946A (en) | Semiconductor element having pnpn structure and bevelled lateral surface | |
| JPS5832507B2 (ja) | 半導体装置の製造方法 | |
| US3878601A (en) | Isolated contact | |
| JPH10190012A (ja) | 高耐圧半導体装置 | |
| JPS5911684A (ja) | 半導体装置の埋込みゲ−ト形成法 | |
| JPS59115565A (ja) | 半導体集積回路の製造方法 |