JP2012138385A - 高信頼性半導体装置及びその製造方法 - Google Patents
高信頼性半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012138385A JP2012138385A JP2010274956A JP2010274956A JP2012138385A JP 2012138385 A JP2012138385 A JP 2012138385A JP 2010274956 A JP2010274956 A JP 2010274956A JP 2010274956 A JP2010274956 A JP 2010274956A JP 2012138385 A JP2012138385 A JP 2012138385A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- junction
- semiconductor device
- corner
- highly reliable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】本発明のメサプレーナー構造の高信頼性半導体装置11は、n型シリコン基板12の表面12aに、p型拡散層からなるベース層13及び電極15が順次積層され、n型シリコン基板12及びベース層13により形成されたpn接合16の周縁部には、溝17が形成され、この溝17は、直線部21と、直線部21の深さより深い角部33とにより構成されている。
【選択図】図1
Description
図8は、従来のメサプレーナー構造の高信頼性半導体装置の一例を示す平面図、図9は図8のA−A線に沿う断面図であり、n型シリコン基板2に、p型拡散層からなるベース層3、アルミニウム等の導電体からなる電極5が順次積層され、n型シリコン基板2及びベース層3により形成されたpn接合6の周縁部には、pn接合6の端部を露出する溝7が形成され、この溝7にはガラス膜8が施されている。
溝7の底部は、ベース層3の底部より深くなるように形成されている。
そこで、この現象を回避するために、溝7の角部の曲率半径を大きくする(ゆるいカーブにする)ことで、溝7の角部の電界を緩和することが行われているが、溝7の角部の曲率半径と損失との間にはトレードオフの関係があり、したがって、溝7の角部の曲率半径を大きくすると、pn接合6における整流面積が小さくなる。逆に、溝7の角部の曲率半径を小さくすると、面積は大きくなるが、電界が集中し易くなる。
また、pn接合における整流面積が変わらずに溝の角部の深さのみが深くなるので、高信頼性半導体装置としての損失も増加しない。
これにより、耐圧及び信頼性の向上と低損失を両立させることが可能になる。
また、pn接合における整流面積が変わらずに溝の角部の深さのみが深くなるので、高信頼性半導体装置としての損失が増加する虞はない。
以上により、耐圧及び信頼性の向上と低損失を両立させた高信頼性半導体装置を提供することができる。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
図1は、本発明の第1の実施形態の高信頼性半導体装置を示す平面図、図2は図1のB−B線に沿う断面図である。
図1において、符号11はメサプレーナー構造の高信頼性半導体装置であり、n型シリコン基板(第1の導電型の半導体基板)12の表面(一主面)12aに、p型拡散層からなるベース層(第2の導電型の半導体層)13、Al、Cu、Pd等の導電体からなる電極15が順次積層され、n型シリコン基板12及びベース層13により形成された平面視略正方形状のpn接合16の周縁部には、pn接合16の端部を露出する溝17が形成され、この溝17の内面にはパッシベーション膜となるガラス膜18が施されている。
角部31〜34の深さd2は、pn接合16のn型シリコン基板12の表面12aからの深さより深く、すなわち、ベース層13の厚みより大きく、したがって、直線部21〜24の深さd1より深くなっている。
この高信頼性半導体装置11では、pn接合16の周縁部に形成された溝17を、直線部21〜24と、深さが直線部21〜24より深い角部31〜34とにより構成したことにより、逆方向バイアス試験を行った場合においても、溝17の角部31〜34における耐圧が直線部21〜24における耐圧より高くなり、その結果、電界は溝17の角部31〜34に集中することなく、溝17の角部31〜34と直線部21〜24とに分散されることとなり、よって、耐圧が向上し、電界による破壊が生じ難くなる。
これにより、耐圧の向上と低損失を両立させることが可能になる。
まず、図3(a)に示すように、n型シリコン基板12の表面の所定位置にベース層13が形成されたウェーハ41を用意する。
次いで、ウェーハ41の表面全面にレジスト42を塗布し、露光及び現像を行い、レジスト42のうち形成すべき溝17の角部31〜34に対応する位置に開口42aを形成する。
その後、レジスト42を剥離する。
ここでは、ウェーハ41の表面41aのうち直線部21〜24に対応する位置に、所望の深さの直線部21〜24が形成されるように、ウェットエッチングのエッチングレートを調整する。
その後、マスク44を除去する。
次いで、ウェーハ41の表面41aの所定位置に、蒸着法や無電界めっき法によりAl、Cu、Pd、Ni等の電極用金属を堆積させ、電極15を形成する。
以上により、本実施形態のメサプレーナー構造の高信頼性半導体装置11を作製することができる。
以上により、耐圧及び信頼性の向上と低損失を両立させた高信頼性半導体装置11を提供することができる。
したがって、耐圧及び信頼性の向上と低損失を両立させた高信頼性半導体装置11を容易に作製することができる。
特に、グリーンレーザを用いれば、角部31〜34を精度良く形成できるので好ましい。
レーザを用いた場合、1回の操作で所望の形状の溝17を形成することができるので、工程の短縮を図ることができる。
図4は、本発明の第2の実施形態の高信頼性半導体装置を示す平面図、図5は図4のC−C線に沿う断面図である。
本実施形態の高信頼性半導体装置51が第1の実施形態の高信頼性半導体装置11と異なる点は、第1の実施形態の高信頼性半導体装置11では、溝17の角部31〜34の幅と直線部21〜24の幅とが一致するように、角部31〜34の外側の内壁の曲率半径を内側の内壁の曲率半径より大きくしたのに対し、本実施形態の高信頼性半導体装置51では、溝52の角部53〜56の幅が直線部21〜24の幅より大きくなるように、角部53〜56の外側の内壁の曲率半径R1を内側の内壁の曲率半径R2より小さくした点である。
この角部53〜56は、エッチングにより形成されるが、エッチングにより溝52を形成した場合に、面積が広い角部53〜56の方が直線部21〜24よりエッチング量が多くなり、したがって、角部53〜56の深さは、直線部21〜24の深さより深くなる。
また、n型シリコン基板12におけるpn接合16の占有面積が変わらずに、溝52の角部53〜56の深さが深くなるので、高信頼性半導体装置51としての損失も増加しない。
これにより、耐圧及び信頼性の向上と低損失を両立させることが可能になる。
まず、図6(a)に示すように、n型シリコン基板12の表面の所定位置にベース層13が形成されたウェーハ41を用意する。
次いで、ウェーハ41の表面全面にレジスト61を塗布し、露光及び現像を行い、レジスト61のうち溝52に対応する位置に開口61a、61bを形成する。
したがって、開口61aの幅w1は溝52の角部53〜56の幅に対応しており、開口61bの幅w2は直線部21〜24の幅に対応していることとなる。
ここでは、開口61aの幅w1が溝52の角部53〜56の幅に対応し、開口61bの幅w2が直線部21〜24の幅に対応しているので、得られた溝52は、角部53〜56に対応する部分の幅w1が直線部21〜24に対応する部分の幅w2より大きくなるように、すなわち、角部53〜56に対応する部分の外側の内壁の曲率半径R1が、内側の内壁の曲率半径R2より小さくなるように、形成される。
その後、マスク61を除去する。
次いで、ウェーハ41の表面41aの所定位置に、蒸着法や無電界めっき法によりAl、Cu、Pd、Ni等の電極用金属を堆積させ、電極15を形成する。
以上により、本実施形態のメサプレーナー構造の高信頼性半導体装置51を作製することができる。
図7は、本発明の第3の実施形態の高信頼性半導体装置を示す部分断面図である。
本実施形態の高信頼性半導体装置71が第1の実施形態の高信頼性半導体装置11と異なる点は、溝の角部72を、その深さが、ベース層13とn型シリコン基板12とのpn接合16の界面近傍に形成された空乏層73の位置より深くなるように形成した点であり、その他の点については第1の実施形態の高信頼性半導体装置11と全く同様である。
しかも、溝の角部72を、その深さがベース層13とn型シリコン基板12とのpn接合16の界面近傍に形成された空乏層73の位置より深くなるように形成したので、溝の角部72の深さがpn接合16の界面近傍に形成された空乏層73の位置より深くなり、したがって、溝72の角部における耐圧を、溝72の直線部における耐圧より高くすることができる。その結果、溝72の角部に電界が集中する虞が無くなり、耐圧及び信頼性をさらに向上させることができ、電界による破壊を防止することができる。
12 n型シリコン基板(第1の導電型の半導体基板)
12a 表面(一主面)
13 ベース層(第2の導電型の半導体層)
15 電極
16 pn接合
17 溝
18 ガラス膜
21〜24 直線部
31〜34 角部
41 ウェーハ
41a 表面
42 レジスト
42a 開口
43 凹部
44 マスク
44a 開口
51 高信頼性半導体装置
52 溝
53〜56 角部
53a〜56a 外側の内壁
53b〜56b 内側の内壁
61 レジスト
61a、61b 開口
71 高信頼性半導体装置
72 溝の角部
73 空乏層
Claims (6)
- 第1の導電型の半導体基板の一主面に第2の導電型の半導体層が形成され、前記第1の導電型の半導体基板及び前記第2の導電型の半導体層により形成されたpn接合の周縁部に前記pn接合の端部を露出する溝を形成してなる高信頼性半導体装置において、
前記溝は、複数の直線部と複数の角部とからなり、
前記角部の深さを、前記直線部の深さより深くしたことを特徴とする高信頼性半導体装置。 - 前記角部における外側の内壁の曲率半径を、内側の内壁の曲率半径より小さくしたことを特徴とする請求項1記載の高信頼性半導体装置。
- 前記角部の深さを、前記pn接合の空乏層の深さより深くしたことを特徴とする請求項1または2記載の高信頼性半導体装置。
- 第1の導電型の半導体基板の一主面に第2の導電型の半導体層が形成され、前記第1の導電型の半導体基板及び前記第2の導電型の半導体層により形成されたpn接合の周縁部に前記pn接合の端部を露出する溝を形成してなり、前記溝は、複数の直線部と複数の角部とからなる高信頼性半導体装置の製造方法において、
前記pn接合の周縁部の角部を選択除去する工程と、
前記角部を含む前記pn接合の周縁部を選択除去することにより、前記pn接合部の周縁部に前記溝を形成するとともに、前記溝の角部の深さを、前記溝の直線部の深さより深くする工程と、
を有することを特徴とする高信頼性半導体装置の製造方法。 - 第1の導電型の半導体基板の一主面に第2の導電型の半導体層が形成され、前記第1の導電型の半導体基板及び前記第2の導電型の半導体層により形成されたpn接合の周縁部に前記pn接合の端部を露出する溝を形成してなり、前記溝は、複数の直線部と複数の角部とからなる高信頼性半導体装置の製造方法において、
前記溝の角部の幅が直線部の幅より広くなるように、前記pn接合の周縁部を選択除去することにより、前記pn接合部の周縁部に前記溝を形成するとともに、前記溝の角部の深さを、前記溝の直線部の深さより深くする工程、
を有することを特徴とする高信頼性半導体装置。 - 第1の導電型の半導体基板の一主面に第2の導電型の半導体層が形成され、前記第1の導電型の半導体基板及び前記第2の導電型の半導体層により形成されたpn接合の周縁部に前記pn接合の端部を露出する溝を形成してなり、前記溝は、複数の直線部と複数の角部とからなる高信頼性半導体装置の製造方法において、
レーザの出力を変化させて前記pn接合の周縁部を選択除去することにより、前記溝の角部の深さを前記溝の直線部の深さより深くする工程
を有することを特徴とする高信頼性半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010274956A JP5572531B2 (ja) | 2010-12-08 | 2010-12-09 | 高信頼性半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010273740 | 2010-12-08 | ||
JP2010273740 | 2010-12-08 | ||
JP2010274956A JP5572531B2 (ja) | 2010-12-08 | 2010-12-09 | 高信頼性半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012138385A true JP2012138385A (ja) | 2012-07-19 |
JP5572531B2 JP5572531B2 (ja) | 2014-08-13 |
Family
ID=46675593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010274956A Active JP5572531B2 (ja) | 2010-12-08 | 2010-12-09 | 高信頼性半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5572531B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118269A (ja) * | 2011-12-02 | 2013-06-13 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084871A (ja) * | 1983-10-14 | 1985-05-14 | Matsushita Electric Works Ltd | メサ形半導体 |
JPH03261174A (ja) * | 1990-03-09 | 1991-11-21 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
JPH06342902A (ja) * | 1993-06-01 | 1994-12-13 | Komatsu Ltd | 高耐圧半導体装置 |
JPH11266008A (ja) * | 1998-03-17 | 1999-09-28 | Sansha Electric Mfg Co Ltd | 電力用半導体装置及びその製造方法 |
JPH11330492A (ja) * | 1998-05-21 | 1999-11-30 | Tokin Corp | 半導体装置及び半導体装置の製造方法 |
JP2006319040A (ja) * | 2005-05-11 | 2006-11-24 | Toyota Industries Corp | 半導体装置 |
US20090008723A1 (en) * | 2007-07-02 | 2009-01-08 | Infineon Technologies Austria Ag | Semiconductor component including an edge termination having a trench and method for producing |
-
2010
- 2010-12-09 JP JP2010274956A patent/JP5572531B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084871A (ja) * | 1983-10-14 | 1985-05-14 | Matsushita Electric Works Ltd | メサ形半導体 |
JPH03261174A (ja) * | 1990-03-09 | 1991-11-21 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
JPH06342902A (ja) * | 1993-06-01 | 1994-12-13 | Komatsu Ltd | 高耐圧半導体装置 |
JPH11266008A (ja) * | 1998-03-17 | 1999-09-28 | Sansha Electric Mfg Co Ltd | 電力用半導体装置及びその製造方法 |
JPH11330492A (ja) * | 1998-05-21 | 1999-11-30 | Tokin Corp | 半導体装置及び半導体装置の製造方法 |
JP2006319040A (ja) * | 2005-05-11 | 2006-11-24 | Toyota Industries Corp | 半導体装置 |
US20090008723A1 (en) * | 2007-07-02 | 2009-01-08 | Infineon Technologies Austria Ag | Semiconductor component including an edge termination having a trench and method for producing |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118269A (ja) * | 2011-12-02 | 2013-06-13 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5572531B2 (ja) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107180855B (zh) | 半导体装置 | |
US8148788B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6531589B2 (ja) | 半導体装置 | |
JP6296445B2 (ja) | ショットキーバリアダイオード | |
JP6666671B2 (ja) | 半導体装置 | |
JP2018019045A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2017168829A (ja) | 半導体装置 | |
JP7407252B2 (ja) | 半導体装置 | |
JP6753066B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
JP2018110164A (ja) | 半導体装置 | |
JP3914785B2 (ja) | ダイオード素子 | |
JP6477174B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7241649B2 (ja) | 半導体装置およびその製造方法 | |
JP6484304B2 (ja) | ショットキバリアダイオード | |
JP2005229071A (ja) | ショットキーバリアダイオード | |
JP2018110165A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6138619B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5572531B2 (ja) | 高信頼性半導体装置の製造方法 | |
JPWO2021210293A5 (ja) | ||
JP2008251757A (ja) | 半導体装置 | |
KR20070009162A (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
JP6045971B2 (ja) | 半導体装置 | |
JP5820710B2 (ja) | 半導体装置 | |
JP5806129B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5572531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |