JPH11330492A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の設計手法における抵抗と耐圧とのトレ
ードオフの関係を打ち破り、高耐圧且つ低抵抗の半導体
装置を提供すること。 【解決手段】 Ｎ^-型の低濃度シリコン基板１及びＮ⁺型
の高濃度シリコン基板とを貼り合せてなる構成を備える
半導体装置を製造する際に、当該半導体装置の能動領域
２４の直下に対応する低濃度シリコン基板１の厚みＢ
を、従来構造と比較して、実質的に減らすと共に、当該
直下に対応する高濃度シリコン基板２の厚みを高濃度拡
散層２０により実質的に増やし、その一方で、当該半導
体装置の素子周辺部２３に相当する低濃度シリコン基板
１の厚みＡについては、従来構造と同様の厚み、即ち低
濃度シリコン基板１の本来の厚みを維持するようにして
製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主として、高耐
圧、低抵抗、大電力の半導体装置の製造方法に関し、特
に、貼り合わせウェハを用いて構成される半導体装置の
製造方法に関する。

【０００２】

【従来の技術】従来、半導体装置の高耐圧化を達成する
ために、一般的には、ベベリング構造、ガードリング構
造等の耐圧構造が採用されていた。

【０００３】この種の技術を適用して構成される高耐
圧、大電力が要求される半導体装置としては、例えば、
静電誘導型トランジスタ（Ｓｔａｔｉｃ Ｉｎｄｕｃｔ
ｉｏｎＴｒａｎｓｉｓｔｏｒ ： ＳＩＴ）、バイポー
ラトランジスタ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏ
ｒ）等が挙げられる。

【０００４】以下、従来構造のＳＩＴについて図面を用
いて説明する。

【０００５】従来のＳＩＴは、図１９に示される断面構
造を有している。即ち、従来構造のＳＩＴは、拡散基板
２２と、拡散基板２２の裏面に設けられるドレイン電極
１７と、拡散基板２２内に素子領域を挟む様にして設け
られるガラスパッシベーション１５と、ゲート電極１８
と、絶縁膜１１と、紙面垂直方向にストライプ状に延び
るＰ⁺拡散層４と、Ｐ⁺拡散層４及び拡散基板２２上に設
けられるエピタキシャル成長層７と、エピタキシャル成
長層７内に形成されるオーミック層上に設けられるソー
ス電極１６等を備えている。

【０００６】このような構造を有する従来のＳＩＴは、
図２０〜図２２に示されるような製造工程に従って製造
される。

【０００７】まず、図２０（ａ）に示すようにＮ型の低
濃度シリコン基板１を準備する。当該基板１としては、
例えば、低濃度層、比抵抗ρ＝７０Ωｃｍ、厚みｔ_N-＝
５００μｍのものを用いる。

【０００８】次に、図２０（ｂ）に示すように、Ｎ型の
高濃度シリコン基板２を準備をする。当該基板２として
は、例えば、高濃度層、比抵抗ρ≦０．０２Ωｃｍ、厚
みｔ_N+＝５００μｍのものを用いる。

【０００９】次に、図２０（ｃ）に示すように、低濃度
シリコン基板１と高濃度シリコン基板２の鏡面同士をウ
ェハ接合技術により貼り合せる。この貼り合せの際、２
枚の基板１及び２に対して、ＲＣＡ洗浄を実行し、その
後、ＨＦ（弗化水素酸）処理を行って自然酸化膜を除去
し、更に、Ｓｉ−Ｓｉのダイレクトボンディングを行っ
て貼り合せることとにより、当該２枚の基板１及び２
は、導電性を持つ。

【００１０】このようにして得られた貼り合せ基板、即
ち低濃度シリコン基板１及び高濃度シリコン基板２を貼
り合せてなる基板は、前述のＳｉ−Ｓｉダイレク卜ボン
ディングにより、２枚の基板１及び２のウェハ貼合界面
において、結晶格子がつながれた状態になり、シリコン
のバルクと同特性を示すものである。

【００１１】貼合せ時の熱処理は、例えば、１１００℃
×３Ｈ、Ｎ₂中で実施することとする。また、所望のシ
リコン基板（貼り合せ基板）厚みを得るために、低濃度
シリコン基板１の外部露出側よりＣＭＰ（ケミ力ル・メ
力ニ力ル・ポリッシユ）によって研磨することにより、
基板厚みを調整しつつ、当該外部露出側を鏡面仕上げと
する。この低濃度シリコン基板１の外部露出側は、デバ
イス形成面となる。尚、必要に応じて、基板を任意の厚
み、任意の表面状態に加工可能である。

【００１２】次に、図２０（ｄ）に示すように、フォト
リソグラフィーにより、低濃度シリコン基板１表面上
に、ス卜ライプ状にＰ型不純物（ボロン：Ｂ）を拡散
し、Ｐ⁺拡散層４，５を形成する。この例において、Ｐ⁺
拡散層４、５は、濃度５×１０^{1 9}ｃｍ^-3、厚みｔ＝２μ
ｍとする。

【００１３】次に、図２１（ａ）に示すように、低濃度
シリコン基板１上及びＰ⁺拡散層４、５上に、エピタキ
シャル成長により、Ｎ型のエピタキシャル成長層６を形
成する。このエピタキシャル成長層６は、濃度２×１０
¹⁵ｃｍ^-3、厚みｔ＝１３μｍとする。この過程におい
て、Ｐ⁺拡散層４、５は、埋め込み層となり、低濃度シ
リコン基板１側及びエピタキシャル成長層６へ、夫々、
拡散が進行し、それによって、厚みが増大することとな
る。

【００１４】次に、図２１（ｂ）に示すように、フォト
リソグラフィー及びシリコンエッチングにより、エピタ
キシャル成長層６を開孔して、ゲート電極形成用の開口
部を形成し、それによって、エピタキシャル成長層の形
状を参照符号７で示されるような形状とすると共に、Ｐ
⁺拡散層５の一部を図示されたように露出させる。

【００１５】次に、図２１（ｃ）に示すように、Ｐ型不
純物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層８を形成し、
ゲートオーミック層とする。このゲートオーミック層
は、濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとする。こ
の過程において、Ｐ⁺拡散層５、８より、ゲート領域と
してのＰ⁺拡散層９が形成される。

【００１６】次に、図２１（ｄ）に示すように、フォト
リソグラフィー及びＮ型不純物（リン：Ｐ）拡散によ
り、エピタキシャル成長層７の一部にオーミック層とし
てのＮ⁺拡散層１０を形成する。このオーミック層は、
濃度１×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとする。

【００１７】次に、図２２（ａ）に示すように、シリコ
ン基板全面を熱酸化し、その後、フォトリソグラフィー
により、表面保護酸化膜１１、Ｐ⁺オーミック層の開口
部１３及びＮ⁺オーミック層の開口部１２を形成する。

【００１８】次に、図２２（ｂ）に示すように、高耐圧
化構造とするために、メサ溝１４を形成する。メサ溝１
４の形成方法としては、ダイシング法、レーザー加工
法、ウェットエッチ法、ドライエッチ法等が適用可能で
ある。その後、メサ溝形成時の歪み除去のために、メサ
溝１４の表面をエッチングする。尚、メサ溝１４の深さ
は、高濃度シリコン基板２に達していることが必要であ
る。

【００１９】次に、図２２（ｃ）に示すように、メサ溝
１４に対して、鉛系あるいは亜鉛系のガラスを電着・焼
成し、メサ溝１４内部に高耐圧のガラスパッシベーショ
ン膜１５を形成する。

【００２０】次に、図２２（ｄ）に示すように、ソース
領域上（Ｎ⁺オーミック層上）、ドレイン領域上（高濃
度シリコン基板２の外部露出側）、及びゲート領域上
（Ｐ⁺オーミック層上）にアルミのメタライズを行い、
夫々、ソース電極１６、ドレイン電極１７、ゲート電極
１８を形成する。

【００２１】このようにして製造されるＳＩＴは、上述
した通り、高耐圧、大電力の半導体装置として機能す
る。

【００２２】一方、半導体装置の低抵抗化を図るために
は、従来、抵抗領域の大面積化、微細化等の手法が使わ
れていた。

【００２３】

【発明が解決しようとする課題】しかしながら、上述し
た高耐圧化の手法と低抵抗化の手法とを単に採用するの
みでは、高い耐圧と低い抵抗とが相反関係にあり、いず
れか一方の特性が損なわれるという問題があった。つま
り、高耐圧化を進めれば、抵抗が大きくなり、一方、低
抵抗化を進めれば、耐圧が低くなるという関係にあっ
た。

【００２４】以下、上述した従来のＳＩＴを例に取り、
図面を用いて具体的に説明する。

【００２５】図１９に示される従来構造のＳＩＴにおい
て、主として、耐圧と抵抗とを決定するのは、拡散基板
２２内部におけるＮ^-層（Ｎ型低濃度不純物層）の厚み
Ａであり、Ｎ^-の厚みＡを厚くすると耐圧は大きくなる
が、抵抗も大きくなり、一方、厚みＡを薄くすると抵抗
は小さくなるが、耐圧も小さくなる。即ち、従来構造の
ＳＩＴにおいて、抵抗と耐圧とは、上述した通り、相反
関係にあった。

【００２６】さらに、従来構造においては、耐圧を決定
するメサ溝がウェハ貼合界面まで達するようにして形成
されていたため、メサ溝を加工する工程において、ウェ
ハ貼合界面に空隙ができることがあった。このような空
隙は、素子完成後、ボイドとして残ることとなり、耐圧
破損の原因となる可能性が高かった。

【００２７】この点について、図２３及び図２４を例に
とり、具体的に説明する。

【００２８】従来構造のＳＩＴを製造する場合、高耐圧
化構造とするために、図２３（ａ）に示すように、メサ
溝１４を形成し、メサ溝１４形成時の歪み除去のため
に、メサ溝１４表面をエッチングすることは、前述した
通りである。しかしながら、このエッチング時におい
て、図２３（ｂ）に示すように、ウェハ貼合界面３部分
においても界面に沿ってエッチングされることがあり、
結果として、空隙部１９が形成されることがある。この
ような空隙部１９が存在すると、図２３（ｃ）に示すよ
うに、メサ溝１４に鉛系あるいは亜鉛系のガラスを電着
・焼成し高耐圧のガラスパッシベーション膜１５を形成
した際、ガラスが当該空隙部１９に充填されず、ボイド
１９として残ることとなる。このボイド１９を有する様
にして形成された素子を実際に使用した場合、空乏層が
ボイド部１９に接するように拡がり、それによって、ボ
イド１９表面で絶縁破壊を起こす可能性がある。即ち、
このようなボイド１９を有していると、図１９に示すよ
うなボイド１９が無い理想構造に比べ耐圧が減少する。

【００２９】また、従来、ＳＩＴの他の構造としては、
図２４（ａ）に示すように、ウェハ貼合界面３に、酸化
膜やＰｏｌｙ−Ｓｉ層等の絶縁または導電性の緩衝膜３
４を有するものがある。

【００３０】しかしながら、このような構成において
も、緩衝膜３４とＳｉとのエッチングレートの違いによ
り、図２４（ｂ）に示すようにボイド１９が形成される
ことがあり、この場合、図２３を用いて上述した問題と
同様の問題が生じることとなる。

【００３１】そこで、本発明は、従来の設計手法におけ
る抵抗と耐圧とのトレードオフの関係を打ち破り、高耐
圧且つ低抵抗の半導体装置を提供することを目的とす
る。

【００３２】併せて、本発明は、メサ溝内部をエッチン
グした場合であっても、上述したボイド発生を防ぐこと
のできる高耐圧且つ低抵抗の半導体装置を提供すること
を目的とする。

【００３３】

【課題を解決するための手段】本発明は、上述した課題
を解決する手段として、以下に列挙する半導体装置及び
半導体装置の製造方法を提供する。

【００３４】即ち、本発明によれば、第１の半導体装置
として、第１導電型の第１の基板と、当該第１の基板と
同一導電型であって第１の基板よりも不純物濃度の高い
第２の基板とを貼り合せてなる貼り合せ基板を利用して
構成される半導体装置において、前記第１の基板の前記
第２の基板と貼り合される面であって、当該半導体装置
の能動領域に相当する部分に、前記第２の基板と同不純
物濃度の拡散領域であって所定の厚みを有する拡散領域
を備えることを特徴とする半導体装置が得られる。

【００３５】また、本発明によれば、第２の半導体装置
として、前記第１の半導体装置において、前記第１の基
板の前記貼り合される面上に、全面に亘って、前記拡散
領域よりも薄い付加的な拡散領域を更に有することを特
徴とする半導体装置が得られる。

【００３６】また、本発明によれば、第３の半導体装置
として、前記第１の半導体装置において、前記第１の基
板の前記貼り合される面上であって、前記拡散領域を除
く当該面上に、酸化膜を有することを特徴とする半導体
装置が得られる。

【００３７】また、本発明によれば、第４の半導体装置
として、前記第１の半導体装置において、当該半導体装
置の素子周辺部に、前記第１の基板のデバイス形成面で
ある主表面から前記第２の基板に達するようにして設け
られたメサ溝を有し、且つ、当該メサ溝内部にガラスが
充填されてなるガラスパッシベーションを有することを
特徴とする半導体装置が得られる。

【００３８】更に、本発明によれば、第５の半導体装置
として、前記第１の半導体装置において、前記第１の基
板の前記貼り合される面上であって、当該半導体装置の
素子周辺部となる領域に、前記第２の基板と同不純物濃
度の第２の拡散領域を更に有し、前記第１の基板のデバ
イス形成面である主表面であって前記第２の拡散領域上
に相当する部分から、前記第２の拡散領域に達すると共
に前記第２の基板には達しないようにして設けられたメ
サ溝を有し、且つ、当該メサ溝内部にガラスが充填され
てなるガラスパッシベーションを有することを特徴とす
る半導体装置が得られる。

【００３９】尚、これら半導体装置としては、上述した
ＳＩＴは、勿論のこと、ダイオード、バイポーラトラン
ジスタ、ＦＥＴ、サイリスタ、ＩＧＢＴ等の他の高耐圧
デバイスであっても良い。

【００４０】これらの半導体装置は、以下のようにして
製造することができる。

【００４１】即ち、本発明によれば、第１の半導体装置
の製造方法として、第１導電型の第１のシリコン基板の
一の面上の特定領域に対して、同一導電型で当該第１の
シリコン基板より高不純物濃度の選択拡散を施して、当
該第１のシリコン基板内部に所定深さの高濃度拡散領域
を形成し、当該高濃度拡散領域と同不純物濃度の第２の
シリコン基板を用意し、当該第２のシリコン基板と当該
第１のシリコン基板の前記一の面とを貼り合せて、貼り
合せ基板を作製し、当該貼り合せ基板を出発ウェハとし
て、前記第１のシリコン基板の他の面上であって、前記
特定領域の上方に相当する領域に素子を形成することを
特徴とする半導体装置の製造方法が得られる。

【００４２】また、本発明によれば、第２の半導体装置
の製造方法として、前記第１の半導体装置の製造方法に
おいて、前記第１のシリコン基板内に対して前記所定深
さの高濃度拡散領域を形成する際に、同時に、当該高濃
度拡散領域よりも薄く、且つ、当該高濃度拡散領域と同
不純物濃度の高濃度拡散層を前記第１のシリコン基板の
前記一の面上の全面に亘って形成することを特徴とする
半導体装置の製造方法が得られる。

【００４３】更に、本発明によれば、第３の半導体装置
の製造方法として、前記第１の半導体装置の製造方法に
おいて、前記第１のシリコン基板内に対して前記所定深
さの高濃度拡散領域を形成した後、当該第１のシリコン
基板を前記第２のシリコン基板と貼り合せる前に、当該
第１のシリコン基板の前記一の面上であって、前記特定
領域を除く当該面上に対して酸化膜を形成することを特
徴とする半導体装置の製造方法が得られる。

【００４４】尚、前述の第５の半導体装置の製造方法と
しては、前記第１の半導体装置の製造方法において、前
記第１のシリコン基板内に対して前記所定深さの高濃度
拡散領域を形成する際に、同時に、当該シリコン基板の
前記一の面上であって、前記特定領域以外の領域に存す
る付加的特定領域に対して、前記高濃度不純物濃度の選
択拡散を施し、当該高濃度拡散領域と同不純物濃度の第
２の高濃度拡散領域を前記第１のシリコン基板内部の前
記付加的特定領域に相当する部分に形成し、当該第１の
シリコン基板を利用して、前記出発ウェハを生成し、そ
の後、前記素子を形成する際に、前記他の面上であっ
て、前記付加的特定領域の上方に相当する領域から、前
記第２の高濃度拡散領域まで到達すると共に、前記第２
の基板までは到達しないようにして、当該半導体装置の
耐圧を決定するメサ溝を形成する工程を含むこととすれ
ば良い。

【００４５】これら本発明による半導体装置の製造方法
は、視点を変えて、次のように表現することも可能であ
る。

【００４６】即ち、本発明によれば、第１導電型の低濃
度層及び高濃度層が隣接した構成を備える半導体装置を
製造する際に、当該半導体装置の能動領域の直下に対応
する前記低濃度層の厚みを実質的に減らすと共に対応す
る前記高濃度層の厚みを実質的に増やすように、前記低
濃度層に対して処理を行ない、且つ、当該半導体装置の
素子周辺部に相当する第１導電型の低濃度層厚みについ
ては、前記処理を行なわず当該低濃度層の本来の厚みを
維持したことを特徴とする半導体装置の製造方法が得ら
れる。

【００４７】

【発明の実施の形態】以下に、本発明の実施の形態によ
る半導体装置の製造方法について、図面を用いて説明す
る。尚、以下に列挙する実施の形態においては、ＳＩＴ
を例として、取り上げ説明していくこととするが、同様
の概念は、２枚の基板を貼り合せる半導体装置全般に適
用可能であることは言うまでもない。

【００４８】（第１の実施の形態）本発明の第１の実施
の形態によるＳＩＴについて、図１〜図４を用いて説明
する。

【００４９】第１の実施の形態によるＳＩＴは、Ｎ^-型
の低濃度シリコン基板１と、Ｎ⁺型の高濃度シリコン基
板２とを貼り合せてなる貼り合せ基板を出発ウェハとし
て、構成されるものである。低濃度シリコン基板１の高
濃度シリコン基板２と貼り合されていない面側には、ス
トライプ状に形成されるＰ⁺拡散層４やオーミック層と
してのＮ⁺拡散層１０、エピタキシャル成長層７などが
形成されており、また、ソース電極１６、ゲート電極１
８、酸化膜１１などが形成されている。更に、ゲート電
極１８の一部領域には、ウェハ貼合界面３まで達するよ
うにしてメサ溝が形成され、その内部に、ガラスが充填
されて、ガラスパッシベーション１５が形成されてい
る。

【００５０】特に、本実施の形態による、ＳＩＴは、低
濃度シリコン基板１のウェハ貼合界面側であって、能動
領域２４に相当する位置に、高濃度拡散層２０が形成さ
れている。これに対して、低濃度シリコン基板１のウェ
ハ貼合界面側であっても、素子周辺部２３には、高濃度
拡散層２０が設けられていない。これら本実施の形態に
よるＳＩＴの構造に関する記述より、低濃度シリコン基
板を用い、ウェハ貼り合わせ及びエピタキシャル成長層
を併用していることが理解される。このような構造的特
徴により、本実施の形態によるＳＩＴは、以下に示すよ
うに、高耐圧化、且つ、低抵抗化の図られたものとなっ
ている。

【００５１】図１に示される構造のＳＩＴにおいて、耐
圧は、素子周辺部２３における基板の不純物濃度と低濃
度シリコン基板１の厚みＡにより決定され、内部抵抗
は、主として電流通路となる能動領域２４における低濃
度シリコン基板１の厚みＢにより決定される。従来構造
のＳＩＴにおいては、厚みＡと厚みＢとが同じであった
が、本実施の形態においては、低濃度シリコン基板１内
部の能動領域２４に高濃度拡散層２０が埋め込まれてい
ることから、電流通路長である厚みＢが、従来構造と比
較して、短くなっている。これによって、本実施の形態
によるＳＩＴは、従来のＳＩＴと同一耐圧で、且つ、低
抵抗化が図られることとなる。

【００５２】高耐圧に関し、詳しくは、以下に述べられ
る。印加する電圧を上げるにつれて、空乏層の広がり
は、図１中破線ＣからＤの方向へ広がる。図から明らか
なように、空乏層は、能動領域２４においては比較的低
電圧にて高濃度拡散層２０に達することとなるが、それ
以降、素子周辺部２３へ（破線Ｅへ）広がる。従って、
本実施の形態によるＳＩＴにおいても、素子周辺部２３
における低濃度シリコン基板１の厚みＡにより、素子全
体の耐圧が決定されることとなる。ここで、本実施の形
態によるＳＩＴは、素子周辺部２３における低濃度シリ
コン基板１の厚みＡが従来構造によるＳＩＴと同等とな
っているため、耐圧値として従来と同一の値を得ること
ができる。

【００５３】これらのことから、理解されるように、本
実施の形態においては、低濃度シリコン基板１のウェハ
貼合界面３側の能動領域２４に相当する領域に高濃度拡
散層２０を埋め込み形成していることから、素子周辺部
２３及び能動領域２４における低濃度シリコン基板１の
厚みＡ及びＢを任意に設計することができ、それによっ
て、従来構造における耐圧と抵抗のトレードオフの関係
を打ち破った特性を有するＳＩＴの提供が可能となっ
た。

【００５４】以下に、本発明の第１の実施の形態による
ＳＩＴの製造方法について、図２〜図４を参照して詳細
に説明する。

【００５５】まず、図２（ａ）に示すように、Ｎ型の低
濃度シリコン基板１を準備する。本実施の形態において
は、当該基板１として、低濃度層、比抵抗ρ＝７０Ωｃ
ｍ、厚みｔ_N-＝５００μｍのものを用いた。

【００５６】次に、図２（ｂ）に示すように、低濃度シ
リコン基板１を熱酸化して、フォトリソグラフィー技術
により、低濃度シリコン基板１に開孔部を形成し、高濃
度拡散層２０を形成する。尚、高濃度拡散層２０の濃度
は、１０¹⁸〜１０¹⁹ｃｍ^-3とした。

【００５７】次に、図２（ｃ）に示すように、Ｎ型の高
濃度シリコン基板２を準備する。本実施の形態において
は、当該基板２として、高濃度層、比抵抗ρ≦０．０２
Ωｃｍ、厚みｔ_N+＝５００μｍのものを用いた。

【００５８】次に、図２（ｄ）に示すように、低濃度シ
リコン基板１の高濃度拡散層２０が形成された面と高濃
度シリコン基板２の鏡面同士をウェハ接合技術により貼
り合わせ、高濃度拡散層２０を内部に埋め込んだ貼り合
せ基板を形成する。この貼り合せの際、２枚の基板１
（高濃度拡散層２０を含む）及び２に対して、ＲＣＡ洗
浄を実行し、その後、ＨＦ（弗化水素酸）処理を行って
自然酸化膜を除去し、更に、Ｓｉ−Ｓｉのダイレクトボ
ンディングを行って貼り合せることにより、当該２枚の
基板１及び２は、導電性を持つ。

【００５９】このようにして得られた貼り合せ基板、即
ち低濃度シリコン基板１の高濃度拡散層２０が形成され
た面と高濃度シリコン基板２とを貼り合せてなる基板
は、前述のＳｉ−Ｓｉダイレクトボンディングにより、
２枚の基板１及び２のウェハ貼合界面において、結晶格
子がつながれた状態になり、シリコンのバルクと同特性
を示すものである。

【００６０】本実施の形態において、貼合せ時の熱処理
は、１１００℃×３Ｈ、Ｎ₂中で実施した。また、所望
のシリコン基板（貼り合せ基板）厚みを得るために、低
濃度シリコン基板１の外部露出側よりＣＭＰ（ケミカル
・メカニカル・ポリッシュ）によって研磨することによ
り、基板厚みを調整しつつ、当該外部露出側を鏡面仕上
げとする。この低濃度シリコン基板１の外部露出側は、
デバイス形成面となる。尚、必要に応じて、基板を任意
の厚み、任意の表面状態に加工可能である。

【００６１】次に、図２（ｅ）に示すように、フォトリ
ソグラフィーにより、低濃度シリコン基板１表面上、詳
しくは、Ｎ⁺埋込み層である高濃度拡散層２０の上方に
相当する低濃度シリコン基板１の表面上に、ストライプ
状にＰ型不純物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層
４、５を形成する。本実施の形態において、Ｐ⁺拡散層
４、５は、濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとし
た。

【００６２】次に、図３（ａ）に示すように、低濃度シ
リコン基板１上及びＰ⁺拡散層４、５上に、エピタキシ
ャル成長により、Ｎ型のエピタキシャル成長層６を形成
する。本実施の形態において、このエピタキシャル成長
層６は、濃度２×１０¹⁵ｃｍ^-3、厚みｔ＝１３μｍとし
た。この過程において、Ｐ⁺拡散層４、５は、埋込み層
となり、低濃度シリコン基板１側及びエピタキシャル成
長層６へ、夫々、拡散が進行し、それによって、厚みが
増大することとなる。

【００６３】次に、図３（ｂ）に示すように、フォトリ
ソグラフィー及びシリコンエッチングにより、エピタキ
シャル成長層６を開孔して、ゲート電極形成用の開口部
を形成し、それによって、エピタキシャル成長層の形状
を参照符号７で示されるような形状とすると共に、Ｐ⁺
拡散層５の一部を図示されたように露出させる。

【００６４】次に、図３（ｃ）に示すように、Ｐ型不純
物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層８を形成し、ゲ
ートオーミック層とする。このゲートオーミック層は、
濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとする。この過
程において、Ｐ⁺層５、８より、ゲート領域としてのＰ⁺
拡散層９が形成される。

【００６５】次に、図３（ｄ）に示すように、フォトリ
ソグラフィー及びＮ型不純物（リン：Ｐ）拡散により、
エピタキシャル成長層７の一部にオーミック層としての
Ｎ⁺拡散層１０を形成する。本実施の形態において、こ
のオーミック層は、濃度１×１０¹⁹ｃｍ^-3、厚みｔ＝２
μｍとしした。

【００６６】次に、図４（ａ）に示すように、シリコン
基板全面を熱酸化し、その後、フォトリソグラフィーに
より、表面保護酸化膜１１に、Ｎ⁺オーミック層上の開
口部１２及びＰ⁺オーミック層上の開口部１３を形成す
る。

【００６７】次に、図４（ｂ）に示すように、高耐圧化
構造とするために、メサ溝１４を形成する。メサ溝１４
の形成方法としては、ダイシング法、レーザー加工法、
ウェットエッチ法、ドライエッチ法などが適用可能であ
る。その後、メサ溝１４形成時の歪み除去のために、メ
サ溝１４の表面をエッチングする。尚、メサ溝１４の深
さは、高濃度シリコン基板２に達していることが必要で
ある。

【００６８】次に、図４（ｃ）に示すように、メサ溝１
４に対して、鉛系あるいは亜鉛系のガラスを電着・焼成
し、メサ溝１４内部に高耐圧のガラスパッシベーション
膜１５を形成する。

【００６９】次に、図４（ｄ）に示すように、ソース領
域上（Ｎ⁺オーミック層上）、ドレイン領域上（高濃度
シリコン基板２の外部露出側）、及びゲート領域上（Ｐ
⁺オーミック層上）にアルミのメタライズを行い、夫
々、ソース電極１６、ドレイン電極１７、ゲート電極１
８を形成する。

【００７０】このようにして得られるＳＩＴは、上述し
た通り、低濃度シリコン基板１のウェハ貼合界面３側の
能動領域２４に相当する領域に高濃度拡散層２０を埋め
込み形成していることから、素子周辺部２３及び能動領
域２４における低濃度シリコン基板１の厚みＡ及びＢを
任意に設計することができ、それによって、従来構造に
おける耐圧と抵抗のトレードオフの関係を打ち破ること
ができるものである。

【００７１】かかる本実施の形態における効果につい
て、具体的に数値を上げて説明すると、本実施の形態に
よって得られたＳＩＴは、チップサイズがＳ＝１０ｍｍ
²で耐圧Ｖ_GDO＝１８００Ｖ、抵抗Ｒｏｎ＝０．７０Ωの
特性を示す。このような本実施の形態によるＳＩＴと従
来構造のＳＩＴとを比較すると、同一耐圧値である一
方、本実施の形態によるＳＩＴの方が、抵抗に関し、約
２５％程度の減少の図られたものとなっている。これ
は、低濃度シリコン基板１の内、能動領域２４に相当す
る部分の厚みＢが高濃度拡散層２０により、５０μｍ程
度減少（厚みが約３０％減少）したことに起因してい
る。

【００７２】また、上述した第１の実施の形態において
は、エピタキシャル成長のみによって形成されたウェハ
ではなく、２枚の基板を貼り合せてなる貼り合せ基板に
対してエピタキシャル成長を施して所望とするウェハを
得ていた。このように、エピタキシャル成長の代わりに
ウェハ貼り合せを行うこととすると、以下の特徴及び工
程上のメリットがある。

【００７３】（１） 厚いエピタキシャル成長層を形成
しようとすると、高温長時間の熱処理が必要となり、そ
れによって、拡散層のオートドープの問題が起こり、ま
た、高不純物濃度基板の上に低濃度層を厚く成長させる
のは難しいという問題があった。これに対して、ウェハ
貼り合わせ技術を導入すると、短時間の熱処理で済み、
また、熱処理時間が短いことによりオートドープが起こ
り難いという工程上のメリットが生じることとなる。ま
た、ウェハ貼合を行なうこととすると、高濃度基板と低
濃度基板の接合が容易であり、更に、熱処理条件により
濃度分布が制御できる。

【００７４】（２） エピタキシャル成長と違って、ウ
ェハ貼り合わせの場合、既存のウェハを貼り付けること
により、エピタキシャル成長層において問題となつてい
た結晶欠陥がないという特徴を有する。

【００７５】（３） 深い拡散を得ようとする場合、拡
散時間は膨大なものとなるが、ウェハ貼り合わせの場
合、既存の所望の濃度の基板を貼り合わせることにより
処理時間は著しく短くなる。即ち、深い拡散の代替をす
ることができる。

【００７６】（４） 基板の厚みは、研磨により自由に
設定できる。

【００７７】（５） 酸化したウェハを接着すること
で、誘電体分離型基板（ＳＯＩ）を作るのが容易であ
る。

【００７８】（第２の実施の形態）本発明の第２の実施
の形態によるＳＩＴについて、図５を参照すると共に、
図６〜図１０を用いて説明する。

【００７９】本実施の形態によるＳＩＴは、前述の第１
の実施の形態によるＳＩＴの応用例であり、詳細は、以
下に示される。

【００８０】上述した第１の実施の形態においては、高
濃度拡散層２０が表面から内部にかけて形成された低濃
度シリコン基板１を高濃度シリコン基板２と貼り合わせ
ることにより、高濃度拡散層２０を埋込み層として有す
る貼り合せ基板を生成し、その貼り合せ基板を出発ウェ
ハとしてデバイスの形成を行なっていた。その結果、従
来の構造においては不可能であった高耐圧と低抵抗との
トレードオフの関係を打破することが可能となった。

【００８１】しかしながら、上述した構成においては、
図５に示されるように、ウェハ貼合界面３にボイド３０
が発生する可能性もある。図５に示されるＳＩＴにおい
ても、電圧が印加されると、空乏層が、破線Ｃから破線
Ｅの方向へと広がっていく。ここで、もし、図５に示さ
れるようなボイド３０が存在すると、低濃度シリコン基
板１（或いは、厚みＡ）を広がってきた空乏層がボイド
３０に達した時点で、ウェハ貼合界面に達したことと同
等となり、ボイド３０がない場合より低電圧で絶縁破壊
を起こしてしまうこととなる。

【００８２】このようなボイド発生による低電圧絶縁破
壊の誘因を除去すべく、本実施の形態においては、低濃
度シリコン基板１の高濃度シリコン基板２との貼合界面
に対して、Ｎ⁺型の高濃度拡散層３１を備えることとし
た。より具体的には、後述する本実施の形態によるＳＩ
Ｔの製造工程において、高濃度拡散層３１を形成するこ
とにより、ボイドの発生を防止している。

【００８３】以下に、本実施の形態によるＳＩＴの製造
方法について、図７〜図９を参照して、詳細に説明す
る。

【００８４】まず、図７（ａ）に示すように、Ｎ型の低
濃度シリコン基板１を準備する。本実施の形態において
は、当該基板１として、低濃度層、比抵抗ρ＝７０Ωｃ
ｍ、厚みｔ_N-＝５００μｍのものを用いた。

【００８５】次に、図７（ｂ）に示すように、低濃度シ
リコン基板１を熱酸化して、フォトリソグラフィー技術
により、低濃度シリコン基板１に開孔部を形成し、高濃
度拡散層２０を形成する。尚、高濃度拡散層の濃度は、
１０¹⁸〜１０¹⁹ｃｍ^-3とした。

【００８６】次に、図７（ｃ）に示すように、低濃度シ
リコン基板１を熱酸化して、フォトリソグラフィー技術
により、低濃度シリコン基板１の面の内、高濃度拡散層
２０が形成されている側の面に対して、全面に亘って、
高濃度拡散層２０と同一導電型で、且つ、同程度の濃度
の高濃度拡散層３１を形成する。高濃度拡散層３１は、
濃度１０¹⁸〜１０¹⁹ｃｍ^-3、厚みｔ＝２μｍ程度とし
た。

【００８７】次に、図７（ｄ）に示すように、Ｎ型の高
濃度シリコン基板２を準備する。本実施の形態において
は、当該基板２として、高濃度層、比抵抗ρ≦０．０２
Ωｃｍ、厚みｔ_N+＝５００μｍのものを用いた。

【００８８】次に、図７（ｅ）に示すように、低濃度シ
リコン基板１の高濃度拡散層３１が形成された面と高濃
度シリコン基板２の鏡面同士をウェハ接合技術により貼
り合わせ、高濃度拡散層２０及び３１を内部に埋め込ん
だ貼り合せ基板を形成する。この貼り合せの際、２枚の
基板１（高濃度拡散層２０及び３１を含む）及び２に対
して、ＲＣＡ洗浄を実行し、その後、ＨＦ（弗化水素
酸）処理を行って自然酸化膜を除去し、更に、Ｓｉ−Ｓ
ｉのダイレクトボンディングを行なって貼り合せること
により、当該２枚の基板１及び２は、導電性を持つ。

【００８９】このようにして得られた貼り合せ基板、即
ち低濃度シリコン基板１の高濃度拡散層３１が形成され
た面と高濃度シリコン基板２とを貼り合せてなる基板
は、前述のＳｉ−Ｓｉダイレクトボンディングにより、
２枚の基板１及び２のウェハ貼合界面において、結晶格
子がつながれた状態になり、シリコンのバルクと同特性
を示すものである。

【００９０】本実施の形態において、貼合せ時の熱処理
は、１１００℃×３Ｈ、Ｎ₂中で実施した。また、所望
のシリコン基板（貼り合せ基板）厚みを得るために、低
濃度シリコン基板１の外部露出側よりＣＭＰ（ケミカル
・メカニカル・ポリッシュ）によって研磨することによ
り、基板厚みを調整しつつ、当該外部露出側を鏡面仕上
げとする。この低濃度シリコン基板１の外部露出側は、
デバイス形成面となる。尚、必要に応じて、基板を任意
の厚み、任意の表面状態に加工可能である。

【００９１】次に、図８（ａ）に示すように、フォトリ
ソグラフィーにより、低濃度シリコン基板１表面上、詳
しくは、Ｎ⁺埋込層である高濃度拡散層２０の上方に相
当する低濃度シリコン基板１の表面上に、ストライプ状
にＰ型不純物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層４、
５を形成する。本実施の形態において、Ｐ⁺拡散層４、
５は、濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとした。

【００９２】次に、図８（ｂ）に示すように、低濃度シ
リコン基板１上及びＰ⁺拡散層４、５上に、エピタキシ
ャル成長により、Ｎ型のエピタキシャル成長層６を形成
する。本実施の形態において、このエピタキシャル成長
層６は、濃度２×１０¹⁵ｃｍ^-3、厚みｔ＝１３μｍとし
た。この過程において、Ｐ⁺拡散層４、５は、埋込み層
となり、低濃度シリコン基板１側及びエピタキシャル成
長層６へ、夫々、拡散が進行し、それによって、厚みが
増大することとなる。

【００９３】次に、図８（ｃ）に示すように、フォトリ
ソグラフィー及びシリコンエッチングにより、エピタキ
シャル成長層６を開孔して、ゲート電極形成用の開口部
を形成し、それによって、エピタキシャル成長層の形状
を参照符号７で示されるような形状とすると共に、Ｐ⁺
拡散層５の一部を図示されたように露出させる。

【００９４】次に、図８（ｄ）に示すように、Ｐ型不純
物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層８を形成し、ゲ
ートオーミック層とする。このゲートオーミック層は、
濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとする。この過
程において、Ｐ⁺層５、８より、ゲート領域としてのＰ⁺
拡散層９が形成される。

【００９５】次に、図９（ａ）に示すように、フォトリ
ソグラフィー及びＮ型不純物（リン：Ｐ）拡散により、
エピタキシャル成長層７の一部にオーミック層としての
Ｎ⁺拡散層１０を形成する。本実施の形態において、こ
のオーミック層は、濃度１×１０¹⁹ｃｍ^-3、厚みｔ＝２
μｍとした。

【００９６】次に、図９（ｂ）に示すように、シリコン
基板全面を熱酸化し、その後、フォトリソグラフィーに
より、表面保護酸化膜１１に、Ｎ⁺オーミック層上の開
口部１２及びＰ⁺オーミック層上の開口部１３を形成す
る。

【００９７】次に、図９（ｃ）に示すように、高耐圧化
構造とするために、メサ溝１４を形成する。メサ溝１４
の形成方法としては、ダイシング法、レーザー加工法、
ウェットエッチ法、ドライエッチ法などが適用可能であ
る。その後、メサ溝１４形成時の歪み除去のために、メ
サ溝１４の表面をエッチングする。尚、メサ溝１４の深
さは、高濃度シリコン基板２に達していることが必要で
ある。

【００９８】次に、図９（ｄ）に示すように、メサ溝１
４に対して、鉛系あるいは亜鉛系のガラスを電着・焼成
し、メサ溝１４内部に高耐圧のガラスパッシベーション
膜１５を形成する。

【００９９】次に、ソース領域上（Ｎ⁺オーミック層
上）、ドレイン領域上（高濃度シリコン基板２の外部露
出側）、及びゲート領域上（Ｐ⁺オーミック層上）にア
ルミのメタライズを行い、夫々、ソース電極１６、ドレ
イン電極１７、ゲート電極１８を形成して、図６に示さ
れるような構造のＳＩＴを得ることができる。

【０１００】このようにして得られるＳＩＴは、上述し
た第１の実施の形態と同様、低濃度シリコン基板１のウ
ェハ貼合界面３側の能動領域に相当する領域に高濃度拡
散層２０を埋め込み形成していることから、素子周辺部
及び能動領域における低濃度シリコン基板１の厚みを任
意に設計することができ、それによって、従来構造にお
ける耐圧と抵抗のトレードオフの関係を打ち破ることが
できるものである。

【０１０１】また、本実施の形態においては、ウェハ貼
合界面に対して、空乏層の広がりをストップするため
に、Ｎ⁺型の高濃度拡散層３１を形成したことにより、
ウェハ貼合界面にたとえボイドが発生した場合であって
も、低濃度シリコン基板基板１を拡がってきた空乏層
が、必ず、高濃度拡散層３１と接することとなり、それ
によって、空乏層の広がりがストップするため、前述し
た第１の実施の形態のように、ボイド３０が、直接、空
乏層の表面になることがない。

【０１０２】更に、本実施の形態においては、ウェハ貼
合界面に、Ｎ⁺型の高濃度拡散層３１が存在することに
より、低濃度シリコン基板１と高濃度シリコン基板２と
を貼り合せる際に、ウェハ貼合界面においてアモルファ
ス層が形成されることを防ぐことができる。

【０１０３】（第３の実施の形態）本発明の第３の実施
の形態によるＳＩＴについて、図１０〜図１４を用いて
説明する。

【０１０４】本実施の形態によるＳＩＴは、前述の第２
の実施の形態と同様、貼り合せ界面におけるボイド対策
に係る構造を備えるものである。

【０１０５】具体的には、本実施の形態によるＳＩＴ
は、低濃度シリコン基板１の高濃度シリコン基板２との
貼り合せ面に対して、空乏層の広がりをストップのため
に、酸化膜３２を埋め込んだ構造を備える。酸化膜３２
は、接合表面に対する表面保護膜にも使用されることか
ら、貼合せ面にたとえボイドが発生しても、ボイド面の
安定化が図られる。

【０１０６】以下に、本実施の形態によるＳＩＴの製造
方法について、図１１〜図１４を参照して、詳細に説明
する。

【０１０７】まず、図１１（ａ）に示すように、Ｎ型の
低濃度シリコン基板１を準備する。本実施の形態におい
ては、当該基板１として、低濃度層、比抵抗ρ＝７０Ω
ｃｍ、厚みｔ_N-＝５００μｍのものを用いた。

【０１０８】次に、図１１（ｂ）に示すように、低濃度
シリコン基板１を熱酸化して、フォトリソグラフィー技
術により、低濃度シリコン基板１に開孔部を形成し、高
濃度拡散層２０を形成する。尚、高濃度拡散層の濃度
は、１０¹⁸〜１０¹⁹ｃｍ^-3とした。

【０１０９】次に、図１１（ｃ）に示すように、フォト
リソグラフィー及ひシリコンエッチングにより、低濃度
シリコン基板１の貼合面側を処理し、高濃度拡散層２０
以外の部分が凹むように、段差を形成する。

【０１１０】次に、図１１（ｄ）に示すように、低濃度
シリコン基板１の貼合面となる面の内、高濃度拡散層２
０を含む全面、あるいは高濃度拡散層２０を除く面、即
ち前述の凹んだ部分に対して、酸化膜３２を形成する。
ここで、酸化膜の形成は、熱酸化あるいはＣＶＤにて行
なってもよい。

【０１１１】酸化膜３２の形成後、酸化膜３２を形成し
た面に対して、ＣＭＰ処理を施し、フラットな面を形成
する。尚、当該フラットな面内において、高濃度拡散層
２０は表面に露出していることとし、その他の部分は酸
化膜であるものとする。また、当該フラットな面は、鏡
面仕上げされているものとする。ここで、上記した酸化
膜３２の代わりにＰｏｌｙ−Ｓｉを使用してもよいし、
また、他の絶縁膜を使用しても良い。

【０１１２】次に、図１２（ａ）に示すように、Ｎ型の
高濃度シリコン基板２を準備をする。本実施の形態にお
いては、当該基板２として、高濃度層、比抵抗ρ≦０．
０２Ωｃｍ、厚みｔ_N+５００μｍのものを用いた。

【０１１３】次に、図１２（ｂ）に示すように、低濃度
シリコン基板１の高濃度拡散層２０及び酸化膜３２が形
成された面と高濃度シリコン基板２の鏡面同士をウェハ
接合技術により貼合せ、高濃度拡散層２０及び酸化膜３
２を内部に埋込んだ貼り合せ基板を形成する。この貼り
合せの際、２枚の基板１（高濃度拡散層２０及び酸化膜
３２を含む。）及び２に対して、ＲＣＡ洗浄を実行し、
その後、ＨＦ（弗化水素酸）処理を行って自然酸化膜を
除去し、更に、高濃度拡散層２０に関してＳｉ−Ｓｉの
ダイレクトボンディングを行い、酸化膜３２に関してＳ
ｉ−ＳｉＯ₂ボンディングを行なうことにより、基板１
及び２は、高濃度拡散層２０において、導電性を持つ。
ただし、ＨＦ処理時、高濃度拡散層２０と酸化膜３２と
の平坦度が保たれている必要がある。

【０１１４】このようにして得られた貼り合せ基板、即
ち低濃度シリコン基板１の高濃度拡散層２０及び酸化膜
３２が形成された面と高濃度シリコン基板２とを貼り合
せてなる基板は、高濃度拡散層２０に関して、Ｓｉ−Ｓ
ｉダイレクトボンディングにより結晶格子がつながれた
状態になり、シリコンのバルクと同特性を示すものであ
る。

【０１１５】本実施の形態において、貼合せ時の熱処理
は、１１００℃×３Ｈ、Ｎ₂中で実施した。また、所望
のシリコン基板（貼り合せ基板）厚みを得るために、低
濃度シリコン基板１の外部露出側よりＣＭＰ（ケミカル
・メカニカル・ポリッシュ）によって研磨することによ
り、基板厚みを調整しつつ、当該外部露出側を鏡面仕上
げとする。この低濃度シリコン基板１の外部露出側は、
デバイス形成面となる。尚、必要に応じて、基板を任意
の厚み、任意の表面状態に加工可能である。

【０１１６】次に、図１２（ｃ）に示すように、フォト
リソグラフィーにより、低濃度シリコン基板１表面上、
詳しくは、Ｎ⁺埋込層である高濃度拡散層２０の上方に
相当する低濃度シリコン基板１の表面上に、ストライプ
状にＰ型不純物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層
４、５を形成する。本実施の形態において、Ｐ⁺拡散層
４、５は、濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとし
た。

【０１１７】次に、図１３（ａ）に示すように、低濃度
シリコン基板１上及びＰ⁺拡散層４、５上に、エピタキ
シャル成長により、Ｎ型のエピタキシャル成長層６を形
成する。本実施の形態において、このエピタキシャル成
長層６は、濃度２×１０¹⁵ｃｍ^-3、厚みｔ＝１３μｍと
した。この過程において、Ｐ⁺拡散層４、５は、埋め込
み層となり、低濃度シリコン基板１側及びエピタキシャ
ル成長層６ヘ、夫々、拡散が進行し、それによって、厚
みが増大することとなる。

【０１１８】次に、図１３（ｂ）に示すように、フォト
リソグラフィー及びシリコンエッチングにより、エピタ
キシャル成長層６を開孔して、ゲート電極形成用の開口
部を形成し、それによって、エピタキシャル成長層の形
状を参照符号７で示されるような形状とすると共に、Ｐ
⁺拡散層５の一部を図示されたように露出させる。

【０１１９】次に、図１３（ｃ）に示すように、Ｐ型不
純物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層８を形成し、
ゲートオーミック層とする。このゲートオーミック層
は、濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとする。こ
の過程において、Ｐ⁺層５、８より、ゲート領域として
のＰ⁺拡散層９が形成される。

【０１２０】次に、図１３（ｄ）に示すように、フォト
リソグラフィー及びＮ型不純物（リン：Ｐ）拡散によ
り、エピタキシャル成長層７の一部にオーミック層とし
てのＮ⁺拡散層１０を形成する。本実施の形態におい
て、このオーミック層は、濃度１×１０¹⁹ｃｍ^-3、厚み
ｔ＝２μｍとした。

【０１２１】次に、図１４（ｂ）に示すように、シリコ
ン基板全面を熱酸化し、その後、フォトリソグラフィー
により、表面保護酸化膜１１に、Ｎ⁺オーミック拡散層
上の開口部１２及びＰ⁺オーミック層上の開口部１３を
形成する。

【０１２２】次に、図１４（ｃ）に示すように、高耐圧
化構造とするために、メサ溝１４を形成する。メサ溝１
４の形成方法としては、ダイシング法、レーザー加工
法、ウェットエッチ法、ドライエッチ法などが適用可能
である。その後、メサ溝１４形成時の歪み除去のため
に、メサ溝１４の表面をエッチングする。尚、メサ溝１
４の深さは、高濃度シリコン基板２に達していることが
必要である。

【０１２３】次に、図１４（ｃ）に示すように、メサ溝
１４に対して、鉛系あるいは亜鉛系のガラスを電着・焼
成し、メサ溝１４内部に高耐圧のガラスパッシベーショ
ン膜１５を形成する。

【０１２４】次に、図１４（ｄ）に示すように、ソース
領域上（Ｎ⁺オーミック層上）、ドレイン領域上（高濃
度シリコン基板２の外部露出側）、及びゲート領域上
（Ｐ⁺オーミック層上）にアルミのメタライズを行い、
夫々、ソース電極１６、ドレイン電極１７、ゲート電極
１８を形成する。

【０１２５】このようにして得られるＳＩＴは、上述し
た第１及び第２の実施の形態と同様、低濃度シリコン基
板１のウェハ貼合界面３側の能動領域に相当する領域に
高濃度拡散層２０を埋め込み形成していることから、素
子周辺部及び能動領域における低濃度シリコン基板１の
厚みを任意に設計することができ、それによって、従来
構造における耐圧と抵抗のトレードオフの関係を打ち破
ることができるものである。

【０１２６】また、本実施の形態においては、ウェハ貼
合界面に対して、空乏層の広がりをストップのために、
酸化膜３２を埋め込むこととしており、酸化膜は接合表
面に対する表面保護膜にも使用されることから、貼合界
面において、たとえボイドが発生した場合であっても、
ボイド面の安定化を図ることが可能である。

【０１２７】更に、Ｓｉ−Ｓｉダイレクトボンディング
に比ベ、Ｓｉ−ＳｉＯ₂ボンディングの方がボイドの発
生率が著しく低く、また、ボンド強度も大きいという利
点も有する。

【０１２８】尚、本実施の形態と前述の第２の実施の形
態の併用、即ち、低濃度シリコン基板１のウェハ貼合界
面に対するＮ⁺高濃度拡散と素子周辺部への絶縁膜の形
成技術を併用することにより、より完全な貼合せ及び貼
合せ面の保護が可能である。

【０１２９】（第４の実施の形態）本発明の第４の実施
の形態によるＳＩＴについて、図１５〜図１８を用いて
説明する。

【０１３０】本実施の形態によるＳＩＴは、前述の第１
の実施の形態によるＳＩＴの応用例であり、従来、問題
とされていたメサ溝近辺のウェハ貼合界面でのボイド発
生を防止するための対策が施されたものである。

【０１３１】本実施の形態においては、上記従来技術に
おける問題点解消の手段として、図１５に示されるよう
に、１）低濃度シリコン基板の貼合面側の内、メサ溝を
形成する部分に相当する領域に高濃度拡散層３３を形成
しておく、２）低濃度シリコン基板のデバイス形成面側
から高濃度拡散層３３に対してつながるように、且つ、
ウェハ貼合界面３に到達しないように、メサ溝を形成す
る、の２つの手段を講じることとした。その結果、本実
施の形態によれば、ボイドの無い完全なパッシベーショ
ン構造のメサ構造が実現できる。

【０１３２】以下に、本実施の形態によるＳＩＴの製造
方法について、図１６〜図１８を参照して、詳細に説明
する。

【０１３３】まず、図１６（ａ）に示すように、Ｎ型の
低濃度シリコン基板１を準備する。本実施の形態におい
ては、当該基板１として、低濃度層、比抵抗ρ＝７０Ω
ｃｍ、厚みｔ_N-＝５００μｍのものを用いた。

【０１３４】次に、図１６（ｂ）に示すように、低濃度
シリコン基板１を熱酸化して、フォトリソグラフィー技
術により、低濃度シリコン基板１に開孔部を形成し、高
濃度拡散層２０、３３を形成する。尚、高濃度拡散層の
濃度は、１０¹⁸〜１０¹⁹ｃｍ^-3とした。

【０１３５】次に、図１６（ｃ）に示すように、Ｎ型の
高濃度シリコン基板２を準備する。本実施の形態におい
ては、当該基板２として、高濃度層、比抵抗ρ≦０．０
２Ωｃｍ、厚みｔ_N+＝５００μｍのものを用いた。

【０１３６】次に、図１６（ｄ）に示すように、低濃度
シリコン基板１の高濃度拡散層２０及び３３が形成され
た面と高濃度シリコン基板２の鏡面同士をウェハ接合技
術により貼り合わせ、高濃度拡散層２０及び３３を内部
に埋め込んだ貼り合せ基板を形成する。この貼り合せの
際、２枚の基板１（高濃度拡散層２０及び３３を含む）
及び２に対して、ＲＣＡ洗浄を実行し、その後、ＨＦ
（弗化水素酸）処理を行って自然酸化膜を除去し、更
に、Ｓｉ−Ｓｉのダイレクトボンディングを行なって貼
り合せることにより、当該２枚の基板１及び２は、導電
性を持つ。

【０１３７】このようにして得られた貼り合せ基板、即
ち低濃度シリコン基板１の高濃度拡散層２０及び３３が
形成された面と高濃度シリコン基板２とを貼り合せてな
る基板は、前述のＳｉ−Ｓｉダイレクトボンディングに
より、２枚の基板１及び２のウェハ貼合界面において、
結晶格子がつながれた状態になり、シリコンのバルクと
同特性を示すものである。

【０１３８】本実施の形態において、貼合せ時の熱処理
は、１１００℃×３Ｈ、Ｎ₂中で実施した。また、所望
のシリコン基板（貼り合せ基板）厚みを得るために、低
濃度シリコン基板１の外部露出側よりＣＭＰ（ケミカル
・メカニカル・ポリッシュ）によって研磨することによ
り、基板厚みを調整しつつ、当該外部露出側を鏡面仕上
げとする。この低濃度シリコン基板１の外部露出側は、
デバイス形成面となる。尚、必要に応じて、基板を任意
の厚み、任意の表面状態に加工可能である。

【０１３９】次に、図１６（ｅ）に示すように、フォト
リソグラフィーにより、低濃度シリコン基板１表面上、
詳しくは、Ｎ⁺埋込層である高濃度拡散層２０の上方に
相当する低濃度シリコン基板１の表面上に、ストライプ
状にＰ型不純物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層
４、５を形成する。本実施の形態において、Ｐ⁺拡散層
４、５は、濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとし
た。

【０１４０】次に、図１７（ａ）に示すように、低濃度
シリコン基板１上及びＰ⁺拡散層４、５上に、エピタキ
シャル成長により、Ｎ型のエピタキシャル成長層６を形
成する。本実施の形態において、このエピタキシャル成
長層６は、濃度２×１０¹⁵ｃｍ^-3、厚みｔ＝１３μｍと
した。この過程において、Ｐ⁺拡散層４、５は、埋込み
層となり、低濃度シリコン基板１側及びエピタキシャル
成長層６へ、夫々、拡散が進行し、それによって、厚み
が増大することとなる。

【０１４１】次に、図１７（ｂ）に示すように、フォト
リソグラフィー及びシリコンエッチングにより、エピタ
キシャル成長層６を開孔して、ゲート電極形成用の開口
部を形成し、それによって、エピタキシャル成長層の形
状を参照符号７で示されるような形状とすると共に、Ｐ
⁺拡散層５の一部を図示されたように露出させる。

【０１４２】次に、図１７（ｃ）に示すように、Ｐ型不
純物（ボロン：Ｂ）を拡散し、Ｐ⁺拡散層８を形成し、
ゲートオーミック層とする。このゲートオーミック層
は、濃度５×１０¹⁹ｃｍ^-3、厚みｔ＝２μｍとする。こ
の過程において、Ｐ⁺層５、８より、ゲート領域として
のＰ⁺拡散層９が形成される。

【０１４３】次に、図１７（ｄ）に示すように、フォト
リソグラフィー及びＮ型不純物（リン：Ｐ）拡散によ
り、エピタキシャル成長層７の一部にオーミック層とし
てのＮ⁺拡散層１０を形成する。本実施の形態におい
て、このオーミック層は、濃度１×１０¹⁹ｃｍ^-3、厚み
ｔ＝２μｍとした。

【０１４４】次に、図１８（ａ）に示すように、シリコ
ン基板全面を熱酸化し、その後、フォトリソグラフィー
により、表面保護酸化膜１１に、Ｎ⁺オーミック層上の
開口部１２及びＰ⁺オーミック層上の開口部１３を形成
する。

【０１４５】次に、図１８（ｂ）に示すように、高耐圧
化構造とするために、高濃度拡散層３３の上方に相当す
る部分からウェハ貼合界面３の方向に向かって、メサ溝
１４を形成する。メサ溝１４の形成方法としては、ダイ
シング法、レーザー加工法、ウェットエッチ法、ドライ
エッチ法などが適用可能である。その後、メサ溝１４形
成時の歪み除去のために、メサ溝１４の表面をエッチン
グする。尚、メサ溝１４の深さは、高濃度拡散層３３に
達していると共に、ウェハ貼合界面３に達していないこ
とが必要である。

【０１４６】次に、図１８（ｃ）に示すように、メサ溝
１４に対して、鉛系あるいは亜鉛系のガラスを電着・焼
成し、メサ溝１４内部に高耐圧のガラスパッシベーショ
ン膜１５を形成する。

【０１４７】次に、図１８（ｄ）に示すように、ソース
領域上（Ｎ⁺オーミック層上）、ドレイン領域上（高濃
度シリコン基板２の外部露出側）、及びゲート領域上
（Ｐ⁺オーミック層上）にアルミのメタライズを行い、
夫々、ソース電極１６、ドレイン電極１７、ゲート電極
１８を形成する。

【０１４８】このようにして得られるＳＩＴは、上述し
た第１の実施の形態と同様、低濃度シリコン基板１のウ
ェハ貼合界面３側の能動領域に相当する領域に高濃度拡
散層２０を埋め込み形成していることから、素子周辺部
及び能動領域における低濃度シリコン基板１の厚みを任
意に設計することができ、それによって、従来構造にお
ける耐圧と抵抗のトレードオフの関係を打ち破ることが
できるものである。

【０１４９】また、本実施の形態によるＳＩＴは、低濃
度シリコン基板のウェハ貼合界面３側の面上であって、
従来、メサ溝１４が突き抜けていた領域に、高濃度拡散
層３３を備えており、且つ、メサ溝１４が、当該高濃度
拡散層３３に達するように且つウェハ貼合界面３に到達
しないように、形成されていることにより、ボイドの無
い完全なパッシベーション構造のメサ構造を有するもの
である。

【０１５０】尚、上述した第１乃至第４の実施の形態に
おいては、一例として、ＳＩＴを例にとり説明してきた
が、当然のことながら、ダイオード、バイポーラトラン
ジスタ、ＦＥＴ、サイリスタ、ＩＧＢＴ等の他の高耐圧
デバイスへの適用も可能であることは、言うまでもな
い。

【０１５１】また、第２乃至第４の実施の形態に関して
は、高耐圧パワーデバイスに限定することなく、貼り合
わせウェハの貼合せ界面におけるボイド等を防止すべ
く、当該貼り合せ界面への加工が必要な基板作製及びデ
バイス作製への適用が可能であることについても、言う
までもない。

【０１５２】

【発明の効果】以上説明したように、本発明によれば、
主として耐圧を決定する素子周辺部においては、従来と
変わらぬ基板構成とし、一方、主として抵抗値を決定す
る能動領域においては、低濃度拡散領域の厚みを薄くす
ることにより、従来不可能であった、高耐圧且つ低抵抗
の半導体装置を得ることができる。

【０１５３】また、本発明によれば、低濃度シリコン基
板のウェハ貼合界面側に酸化膜や高濃度拡散層を形成す
ることにより、従来の製造工程において問題とされてい
たボイドの発生、若しくは、ボイド発生による絶縁破壊
を抑えることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の構造を示す図である。

【図２】本発明の第１の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の製造工程を示す図である。

【図３】本発明の第１の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の製造工程を示す図である。

【図４】本発明の第１の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の製造工程を示す図である。

【図５】本発明の第１の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の欠陥が生じた場合における構造
を示す図である。

【図６】本発明の第２の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の構造を示す図である。

【図７】本発明の第２の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の製造工程を示す図である。

【図８】本発明の第２の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の製造工程を示す図である。

【図９】本発明の第２の実施の形態による静電誘導型ト
ランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１０】本発明の第３の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の構造を示す図である。

【図１１】本発明の第３の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１２】本発明の第３の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１３】本発明の第３の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１４】本発明の第３の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１５】本発明の第４の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の構造を示す図である。

【図１６】本発明の第４の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１７】本発明の第４の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１８】本発明の第４の実施の形態による静電誘導型
トランジスタ（ＳＩＴ）の製造工程を示す図である。

【図１９】従来の静電誘導型トランジスタ（ＳＩＴ）の
構造を示す図である。

【図２０】従来の静電誘導型トランジスタ（ＳＩＴ）の
製造工程を示す図である。

【図２１】従来の静電誘導型トランジスタ（ＳＩＴ）の
製造工程を示す図である。

【図２２】従来の静電誘導型トランジスタ（ＳＩＴ）の
製造工程を示す図である。

【図２３】従来の静電誘導型トランジスタ（ＳＩＴ）の
製造工程を示す図である。

【図２４】従来の静電誘導型トランジスタ（ＳＩＴ）の
構造を示す図である。

【符号の説明】

１ 低濃度シリコン基板 ２ 高濃度シリコン基板 ３ ウェハ貼合せ界面 ４ Ｐ⁺拡散層 ５ Ｐ⁺拡散層 ６ エピタキシャル成長層 ７ エピタキシャル成長層 ８ Ｐ⁺拡散層 ９ Ｐ⁺拡散層 １０ Ｎ⁺拡散層 １１ 表面保護酸化膜 １２ 開孔部 １３ 開孔部 １４ メサ溝 １５ ガラスパッシベーション １６ ソース電極（Ａｌ） １７ ドレイン電極（Ａｌ） １８ ゲート電極（Ａｌ） １９ ボイド ２０ 高濃度拡散層（Ｎ⁺ Ｐ：リン） ２２ 拡散基板 ２３ 素子周辺部 ２４ 能動領域 ３０ ボイド ３１ 高濃度拡散層（Ｎ⁺ Ｐ：リン） ３２ 酸化腹 ３３ 高濃度拡散層（Ｎ⁺ Ｐ：リン） ３４ 緩衝膜（酸化膜、Ｐｏｌｙ−Ｓｉ等）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/329 Ｈ０１Ｌ 29/91 Ｂ 29/861 Ｄ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１導電型の第１の基板と、当該第１の
   基板と同一導電型であって第１の基板よりも不純物濃度
   の高い第２の基板とを貼り合せてなる貼り合せ基板を利
   用して構成される半導体装置において、 前記第１の基板の前記第２の基板と貼り合される面であ
   って、当該半導体装置の能動領域に相当する部分に、前
   記第２の基板と同不純物濃度の拡散領域であって所定の
   厚みを有する拡散領域を備えることを特徴とする半導体
   装置。
2. 【請求項２】 請求項１に記載の半導体装置において、 前記第１の基板の前記貼り合される面上に、全面に亘っ
   て、前記拡散領域よりも薄い付加的な拡散領域を更に有
   することを特徴とする半導体装置。
3. 【請求項３】 請求項１に記載の半導体装置において、 前記第１の基板の前記貼り合される面上であって、前記
   拡散領域を除く当該面上に、酸化膜を有することを特徴
   とする半導体装置。
4. 【請求項４】 請求項１に記載の半導体装置において、 当該半導体装置の素子周辺部に、前記第１の基板のデバ
   イス形成面である主表面から前記第２の基板に達するよ
   うにして設けられたメサ溝を有し、 且つ、当該メサ溝内部にガラスが充填されてなるガラス
   パッシベーションを有することを特徴とする半導体装
   置。
5. 【請求項５】 請求項１に記載の半導体装置において、 前記第１の基板の前記貼り合される面上であって、当該
   半導体装置の素子周辺部となる領域に、前記第２の基板
   と同不純物濃度の第２の拡散領域を更に有し、 前記第１の基板のデバイス形成面である主表面であって
   前記第２の拡散領域上に相当する部分から、前記第２の
   拡散領域に達すると共に前記第２の基板には達しないよ
   うにして設けられたメサ溝を有し、 且つ、当該メサ溝内部にガラスが充填されてなるガラス
   パッシベーションを有することを特徴とする半導体装
   置。
6. 【請求項６】 第１導電型の第１のシリコン基板の一の
   面上の特定領域に対して、同一導電型で当該第１のシリ
   コン基板より高不純物濃度の選択拡散を施して、当該第
   １のシリコン基板内部に所定深さの高濃度拡散領域を形
   成し、 当該高濃度拡散領域と同不純物濃度の第２のシリコン基
   板を用意し、 当該第２のシリコン基板と当該第１のシリコン基板の前
   記一の面とを貼り合せて、貼り合せ基板を作製し、 当該貼り合せ基板を出発ウェハとして、前記第１のシリ
   コン基板の他の面上であって、前記特定領域の上方に相
   当する領域に素子を形成することを特徴とする半導体装
   置の製造方法。
7. 【請求項７】 請求項６に記載の半導体装置の製造方法
   において、 前記第１のシリコン基板内に対して前記所定深さの高濃
   度拡散領域を形成する際に、同時に、当該高濃度拡散領
   域よりも薄く、且つ、当該高濃度拡散領域と同不純物濃
   度の高濃度拡散層を前記第１のシリコン基板の前記一の
   面上の全面に亘って形成することを特徴とする半導体装
   置の製造方法。
8. 【請求項８】 請求項６に記載の半導体装置の製造方法
   において、 前記第１のシリコン基板内に対して前記所定深さの高濃
   度拡散領域を形成した後、当該第１のシリコン基板を前
   記第２のシリコン基板と貼り合せる前に、当該第１のシ
   リコン基板の前記一の面上であって、前記特定領域を除
   く当該面上に対して酸化膜を形成することを特徴とする
   半導体装置の製造方法。
9. 【請求項９】 請求項６に記載の半導体装置の製造方法
   において、 前記第１のシリコン基板内に対して前記所定深さの高濃
   度拡散領域を形成する際に、同時に、当該シリコン基板
   の前記一の面上であって、前記特定領域以外の領域に存
   する付加的特定領域に対して、前記高濃度不純物濃度の
   選択拡散を施し、当該高濃度拡散領域と同不純物濃度の
   第２の高濃度拡散領域を前記第１のシリコン基板内部の
   前記付加的特定領域に相当する部分に形成し、 当該第１のシリコン基板を利用して、前記出発ウェハを
   生成し、その後、前記素子を形成する際に、前記他の面
   上であって、前記付加的特定領域の上方に相当する領域
   から、前記第２の高濃度拡散領域まで到達すると共に、
   前記第２の基板までは到達しないようにして、当該半導
   体装置の耐圧を決定するメサ溝を形成する工程を含むこ
   とを特徴とする半導体装置の製造方法。
10. 【請求項１０】 第１導電型の低濃度層及び高濃度層が
    隣接した構成を備える半導体装置を製造する際に、当該
    半導体装置の能動領域の直下に対応する前記低濃度層の
    厚みを実質的に減らすと共に対応する前記高濃度層の厚
    みを実質的に増やすように、前記低濃度層に対して処理
    を行ない、且つ、当該半導体装置の素子周辺部に相当す
    る第１導電型の低濃度層厚みについては、前記処理を行
    なわず当該低濃度層の本来の厚みを維持したことを特徴
    とする半導体装置の製造方法。