JPH07193257A - 双方向ショックレイダイオード型保護コンポーネント - Google Patents
双方向ショックレイダイオード型保護コンポーネントInfo
- Publication number
- JPH07193257A JPH07193257A JP6209789A JP20978994A JPH07193257A JP H07193257 A JPH07193257 A JP H07193257A JP 6209789 A JP6209789 A JP 6209789A JP 20978994 A JP20978994 A JP 20978994A JP H07193257 A JPH07193257 A JP H07193257A
- Authority
- JP
- Japan
- Prior art keywords
- component
- regions
- type
- protection component
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 13
- 230000000295 complement effect Effects 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 7
- NUHSROFQTUXZQQ-UHFFFAOYSA-N isopentenyl diphosphate Chemical compound CC(=C)CCO[P@](O)(=O)OP(O)(O)=O NUHSROFQTUXZQQ-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- 230000035939 shock Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 双方向ショックレイダイオードが定められた
表面について耐えることのできる最大電流を増大させ
る。 【構成】 双方向ショックレイダイオードは、２つのＰ
型層（Ｐ１，Ｐ２）の間に挟まれたＮ型層（Ｎ１）を含
む。Ｐ型領域内の第１のＮ型領域（Ｎ３）は上部表面の
実質的に半分にわたって延びる。第２のＮ型領域（Ｎ
４）はＰ型層内で、下部表面における表面の実質的な相
補的半分にわたって延びる。第１および第２の領域は各
々、比率ｒ／ｅが０．５よりも小さくなるように、コン
ポーネントの中央面から長さｒだけ突出する。ここでｅ
はコンポーネントの厚みである。
表面について耐えることのできる最大電流を増大させ
る。 【構成】 双方向ショックレイダイオードは、２つのＰ
型層（Ｐ１，Ｐ２）の間に挟まれたＮ型層（Ｎ１）を含
む。Ｐ型領域内の第１のＮ型領域（Ｎ３）は上部表面の
実質的に半分にわたって延びる。第２のＮ型領域（Ｎ
４）はＰ型層内で、下部表面における表面の実質的な相
補的半分にわたって延びる。第１および第２の領域は各
々、比率ｒ／ｅが０．５よりも小さくなるように、コン
ポーネントの中央面から長さｒだけ突出する。ここでｅ
はコンポーネントの厚みである。
Description
【０００１】
【発明の分野】この発明は保護コンポーネントに関し、
より特定的には双方向保護コンポーネント、すなわち双
方向ショックレイダイオードまたはゲートレストライア
ックなどの、正の過充電だけでなく負の過充電をも吸収
することができるコンポーネントに関する。
より特定的には双方向保護コンポーネント、すなわち双
方向ショックレイダイオードまたはゲートレストライア
ックなどの、正の過充電だけでなく負の過充電をも吸収
することができるコンポーネントに関する。
【０００２】
【関連技術に関する論議】そのようなコンポーネントに
は、各極性において同一のブレークオーバ電圧ＶＢＯが
見られ、かつそれらのコンポーネントの端子間の電圧が
このブレークオーバ電圧を超えた場合、コンポーネント
は導通し、それらの端子においては非常に低い電圧の降
下が見られる。その後、それらのコンポーネントはそれ
らを通って流れる電流が保持電流値ＩＨよりも高く保た
れている限り、導通したままに留まる。
は、各極性において同一のブレークオーバ電圧ＶＢＯが
見られ、かつそれらのコンポーネントの端子間の電圧が
このブレークオーバ電圧を超えた場合、コンポーネント
は導通し、それらの端子においては非常に低い電圧の降
下が見られる。その後、それらのコンポーネントはそれ
らを通って流れる電流が保持電流値ＩＨよりも高く保た
れている限り、導通したままに留まる。
【０００３】これらのコンポーネントのもう１つの主な
特性は、過充電の間にそれらのコンポーネントが耐える
ことのできる電力または最大の電流である。この電流は
コンポーネントの表面に依存するということが知られて
いる。
特性は、過充電の間にそれらのコンポーネントが耐える
ことのできる電力または最大の電流である。この電流は
コンポーネントの表面に依存するということが知られて
いる。
【０００４】
【発明の概要】この発明の目的は、双方向ショックレイ
ダイオードがこのショックレイダイオードの定められた
表面について耐えることのできる最大の電流ＩＰＰの増
大を可能にすることである。
ダイオードがこのショックレイダイオードの定められた
表面について耐えることのできる最大の電流ＩＰＰの増
大を可能にすることである。
【０００５】この目的を達成するため、この発明は、第
２導電型の２つの層の間に挟まれた第１導電型の層と、
基板の上部表面から第２導電型の層内に形成されこの上
部表面の実質的に半分にわたって延びる第１導電型の第
１の領域と、基板の下部表面から第２導電型の層内に形
成されこの下部表面における表面の実質的な相補的半分
にわたって延びる第１導電型の第２の領域とを含む、双
方向ショックレイダイオード型の保護コンポーネントを
提供する。第１および第２の領域は各々ｒ／ｅが０．５
よりも小さくなるように、長さｒ分だけコンポーネント
の中央面から突出する。ここで、ｅはそのコンポーネン
トの厚さである。
２導電型の２つの層の間に挟まれた第１導電型の層と、
基板の上部表面から第２導電型の層内に形成されこの上
部表面の実質的に半分にわたって延びる第１導電型の第
１の領域と、基板の下部表面から第２導電型の層内に形
成されこの下部表面における表面の実質的な相補的半分
にわたって延びる第１導電型の第２の領域とを含む、双
方向ショックレイダイオード型の保護コンポーネントを
提供する。第１および第２の領域は各々ｒ／ｅが０．５
よりも小さくなるように、長さｒ分だけコンポーネント
の中央面から突出する。ここで、ｅはそのコンポーネン
トの厚さである。
【０００６】この発明の実施例に従い、ｒ／ｅは０．１
と０．３との間に含まれる。この発明に実施例に従い、
ｒ／ｅは０．２に近似する。
と０．３との間に含まれる。この発明に実施例に従い、
ｒ／ｅは０．２に近似する。
【０００７】この発明の実施例に従い、第１導電型はＮ
型である。この発明の実施例に従い、コンポーネントは
メサ型のものである。
型である。この発明の実施例に従い、コンポーネントは
メサ型のものである。
【０００８】この発明の実施例に従い、コンポーネント
はプレーナ型のものである。この発明は有利には、コン
ポーネントの製造特性を変えることなく、エミッタ拡散
マスクのパターンのみを変更することによって、定めら
れた大きさを有する双方向ショックレイダイオード型の
保護デバイスが耐えることのできる最大電流を増大させ
る。
はプレーナ型のものである。この発明は有利には、コン
ポーネントの製造特性を変えることなく、エミッタ拡散
マスクのパターンのみを変更することによって、定めら
れた大きさを有する双方向ショックレイダイオード型の
保護デバイスが耐えることのできる最大電流を増大させ
る。
【０００９】この発明の前述および他の目的、特徴、局
面および利点は以下に述べるこの発明の詳しい説明を添
付の図面との関連で見ることによって明らかとなるであ
ろう。
面および利点は以下に述べるこの発明の詳しい説明を添
付の図面との関連で見ることによって明らかとなるであ
ろう。
【００１０】
【詳しい説明】従来の集積回路の表しかたと同様に、コ
ンポーネントの断面および上面を表わすさまざまな図面
は（図６を除いて）概略的なものであり、一定の尺度に
よるものではないということに注意されたい。より特定
的には、拡散領域の端はそれらが拡散ステップの後巻き
上げられているということを考慮せずに概略的に表され
ている。
ンポーネントの断面および上面を表わすさまざまな図面
は（図６を除いて）概略的なものであり、一定の尺度に
よるものではないということに注意されたい。より特定
的には、拡散領域の端はそれらが拡散ステップの後巻き
上げられているということを考慮せずに概略的に表され
ている。
【００１１】図１は、従来の双方向ショックレイダイオ
ードの概略的断面図である。ショックレイダイオード
は、Ｎ型基板Ｎ１を含み、その上部表面および下部表面
にはそれぞれＰ型拡散層Ｐ１およびＰ２が形成される。
層Ｐ１とＰ２との各々の内には、それぞれコンポーネン
トの上部表面および下部表面から通常エミッタ領域と呼
ばれるＮ型領域Ｎ３およびＮ４がそれぞれ形成される。
図１で表されるように従来は、各領域Ｎ３およびＮ４は
コンポーネント表面の実質的に半分を占め、各領域は他
方の領域の上に突出することはない。すなわち、それら
は中央面Ａに関して対称的に配設される。コンポーネン
トの上部表面および下部表面はそれぞれメタライゼーシ
ョンＭ１およびＭ２で被覆される。図１に表した構造で
は、コンポーネントはメサ型である、すなわちその周辺
は溝を付けられており、かつ通常はガラス被膜であるパ
ッシベーション層１０で被覆される。一般に層１０はコ
ンポーネントの上部表面上で部分的に延び、領域Ｎ３お
よびＮ４の周辺部に至る。したがって、メタライゼーシ
ョンＭ１とＭ２とは領域Ｎ３およびＮ４の周辺部におい
て延びる領域Ｐ１およびＰ２の表面とは接触しない。
ードの概略的断面図である。ショックレイダイオード
は、Ｎ型基板Ｎ１を含み、その上部表面および下部表面
にはそれぞれＰ型拡散層Ｐ１およびＰ２が形成される。
層Ｐ１とＰ２との各々の内には、それぞれコンポーネン
トの上部表面および下部表面から通常エミッタ領域と呼
ばれるＮ型領域Ｎ３およびＮ４がそれぞれ形成される。
図１で表されるように従来は、各領域Ｎ３およびＮ４は
コンポーネント表面の実質的に半分を占め、各領域は他
方の領域の上に突出することはない。すなわち、それら
は中央面Ａに関して対称的に配設される。コンポーネン
トの上部表面および下部表面はそれぞれメタライゼーシ
ョンＭ１およびＭ２で被覆される。図１に表した構造で
は、コンポーネントはメサ型である、すなわちその周辺
は溝を付けられており、かつ通常はガラス被膜であるパ
ッシベーション層１０で被覆される。一般に層１０はコ
ンポーネントの上部表面上で部分的に延び、領域Ｎ３お
よびＮ４の周辺部に至る。したがって、メタライゼーシ
ョンＭ１とＭ２とは領域Ｎ３およびＮ４の周辺部におい
て延びる領域Ｐ１およびＰ２の表面とは接触しない。
【００１２】ゆえに、中央面Ａの両側に、領域Ｎ３、Ｐ
１、Ｎ１、およびＰ２で構成される第１の単方向ショッ
クレイダイオード、ならびに領域Ｐ１、Ｎ１、Ｐ２、お
よびＮ４で構成された第２の単方向ショックレイダイオ
ードが提供される。これらのショックレイダイオードは
厳密に同じものであり、メタライゼーションＭ１とＭ２
との間で、それぞれ負の過充電と正の過充電とを吸収す
るのに用いられる。
１、Ｎ１、およびＰ２で構成される第１の単方向ショッ
クレイダイオード、ならびに領域Ｐ１、Ｎ１、Ｐ２、お
よびＮ４で構成された第２の単方向ショックレイダイオ
ードが提供される。これらのショックレイダイオードは
厳密に同じものであり、メタライゼーションＭ１とＭ２
との間で、それぞれ負の過充電と正の過充電とを吸収す
るのに用いられる。
【００１３】上で示したように、保護コンポーネントの
主な特徴の１つはそのコンポーネントが耐えることので
きる最大電流ＩＰＰである。
主な特徴の１つはそのコンポーネントが耐えることので
きる最大電流ＩＰＰである。
【００１４】この電流を増大させるため、この発明は図
１の構造を図２で示される態様に変形する。
１の構造を図２で示される態様に変形する。
【００１５】図２は、領域Ｎ３とＮ４とに定められた重
複領域が見られるということを除いて図１の構造に厳密
に一致する構造を示す。領域Ｎ３およびＮ４の各々は中
央面Ａを距離ｒだけ超えて、すなわち突出して延び、領
域Ｎ３およびＮ４が重複している長さは２ｒである。ド
ーピングレベルや他の動作特性は変わらないままなの
で、基本的な降伏電圧のパラメータは変更されない。し
かしながら、出願人はこの層Ｎ３およびＮ４を部分的に
重なるようにするということで、コンポーネントが耐え
ることのできるピーク電流値ＩＰＰの上昇がもたらされ
るということに気づいた。
複領域が見られるということを除いて図１の構造に厳密
に一致する構造を示す。領域Ｎ３およびＮ４の各々は中
央面Ａを距離ｒだけ超えて、すなわち突出して延び、領
域Ｎ３およびＮ４が重複している長さは２ｒである。ド
ーピングレベルや他の動作特性は変わらないままなの
で、基本的な降伏電圧のパラメータは変更されない。し
かしながら、出願人はこの層Ｎ３およびＮ４を部分的に
重なるようにするということで、コンポーネントが耐え
ることのできるピーク電流値ＩＰＰの上昇がもたらされ
るということに気づいた。
【００１６】この特性は図３に示される。この図におけ
る横軸は比率ｒ／ｅに対応し、ｅはコンポーネントの厚
み（厳密にいえばこのコンポーネントの層Ｎ３またはＮ
４の厚みの分だけ低減された厚み）である。縦軸は、領
域Ｎ３とＮ４との重なり合いがもたらされていない図１
のもののような従来のシステムにおける電流ＩＰＰ0に
関しての、電流ＩＰＰの変動を百分率で示す。まず、比
率ｒ／ｅが上昇すると、電流ＩＰＰも上昇し、０．２に
実質的に等しい比率ｒ／ｅに対して１０％を上回る上昇
が得られる、ということが注目される。その後電流ＩＰ
Ｐは低減されるが、実質的に０．５に等しい比率ｒ／ｅ
の値まではＩＰＰ0 よりも高いままである。重なる部分
がさらに多くなると、電流ＩＰＰは電流ＩＰＰ0 よりも
低くなる、つまり重複部分が増大することは弊害となっ
てしまう。
る横軸は比率ｒ／ｅに対応し、ｅはコンポーネントの厚
み（厳密にいえばこのコンポーネントの層Ｎ３またはＮ
４の厚みの分だけ低減された厚み）である。縦軸は、領
域Ｎ３とＮ４との重なり合いがもたらされていない図１
のもののような従来のシステムにおける電流ＩＰＰ0に
関しての、電流ＩＰＰの変動を百分率で示す。まず、比
率ｒ／ｅが上昇すると、電流ＩＰＰも上昇し、０．２に
実質的に等しい比率ｒ／ｅに対して１０％を上回る上昇
が得られる、ということが注目される。その後電流ＩＰ
Ｐは低減されるが、実質的に０．５に等しい比率ｒ／ｅ
の値まではＩＰＰ0 よりも高いままである。重なる部分
がさらに多くなると、電流ＩＰＰは電流ＩＰＰ0 よりも
低くなる、つまり重複部分が増大することは弊害となっ
てしまう。
【００１７】実用にあたっては、ショックレイダイオー
ドの厚みは０．２から０．３５ｍｍ（２００〜３５０μ
ｍ）の範囲である。すなわち、０．２に等しい比率ｒ／
ｅについては、距離ｒは４０〜７０μｍに等しい。半導
体コンポーネントを製造するのによく用いられる技術に
おいては、さまざまなマスキングの動作が一般におよそ
１〜３μｍの精度で実現されるので、これらの値は決し
て無視できるようなものではない。
ドの厚みは０．２から０．３５ｍｍ（２００〜３５０μ
ｍ）の範囲である。すなわち、０．２に等しい比率ｒ／
ｅについては、距離ｒは４０〜７０μｍに等しい。半導
体コンポーネントを製造するのによく用いられる技術に
おいては、さまざまなマスキングの動作が一般におよそ
１〜３μｍの精度で実現されるので、これらの値は決し
て無視できるようなものではない。
【００１８】図４はこの発明の第１の代替的実施例を表
わす。図４では、領域Ｎ３およびＮ４は上述のものと同
じくメサ型コンポーネントであるこのコンポーネントの
周辺部まで延びる。図４はまたメタライゼーションＭ１
とＭ２とがコンポーネントの周辺部まで延びる場合をも
示している。この場合は、この発明の実現は上述のもの
と同様な利点を提供することとなる。
わす。図４では、領域Ｎ３およびＮ４は上述のものと同
じくメサ型コンポーネントであるこのコンポーネントの
周辺部まで延びる。図４はまたメタライゼーションＭ１
とＭ２とがコンポーネントの周辺部まで延びる場合をも
示している。この場合は、この発明の実現は上述のもの
と同様な利点を提供することとなる。
【００１９】図５（Ａ）は、この発明に従うプレーナ型
のダブルショックレイダイオードの代替的実施例であ
る。この場合、領域Ｐ１およびＰ２はコンポーネントの
上部表面および下部表面全面にわたって延びる層ではな
く、側面から輪郭付けされたウェルであり、領域Ｎ１は
コンポーネントの上部表面および下部表面まで、周辺に
沿って延びる。領域Ｎ３およびＮ４は各領域Ｐ１および
Ｐ２において上述のように形成される。この代替的実施
例では、機能の表に出ている表面は通常シリコン酸化物
であるパッシベーション層１１で被覆される。この場合
も、この発明の実現により上で説明したものと同じ利点
が提供される。
のダブルショックレイダイオードの代替的実施例であ
る。この場合、領域Ｐ１およびＰ２はコンポーネントの
上部表面および下部表面全面にわたって延びる層ではな
く、側面から輪郭付けされたウェルであり、領域Ｎ１は
コンポーネントの上部表面および下部表面まで、周辺に
沿って延びる。領域Ｎ３およびＮ４は各領域Ｐ１および
Ｐ２において上述のように形成される。この代替的実施
例では、機能の表に出ている表面は通常シリコン酸化物
であるパッシベーション層１１で被覆される。この場合
も、この発明の実現により上で説明したものと同じ利点
が提供される。
【００２０】図５（Ｂ）は図５（Ａ）の断面図に対応す
る平面図である。図５（Ｂ）はその周辺部において、ウ
ェルＰ１が形成された領域Ｎ１を示す。実線は領域Ｎ３
の境界を表わし、１点鎖線は領域Ｎ４の境界を表わす。
したがって、これらの層の間の重複している２ｒは明確
に示されている。
る平面図である。図５（Ｂ）はその周辺部において、ウ
ェルＰ１が形成された領域Ｎ１を示す。実線は領域Ｎ３
の境界を表わし、１点鎖線は領域Ｎ４の境界を表わす。
したがって、これらの層の間の重複している２ｒは明確
に示されている。
【００２１】この発明の実用テストは、図２に表された
もののような構造を用いて実施された。その平面図は図
６に表されている。図６では、参照番号１０は（およそ
１００μｍの幅を有する）溝の縁を示し、参照符号Ｍ１
はおよそ５０μｍだけ中央面Ａに関して重複している上
部メタライゼーションの境界を示し、参照符号Ｎ３はエ
ミッタ領域の輪郭を示す。領域Ｎ３は、従来エミッタ短
絡を構成するエリアＣＣ（この場合直径９０μｍの１８
個の穴）において中断されているということが注目され
るであろう。
もののような構造を用いて実施された。その平面図は図
６に表されている。図６では、参照番号１０は（およそ
１００μｍの幅を有する）溝の縁を示し、参照符号Ｍ１
はおよそ５０μｍだけ中央面Ａに関して重複している上
部メタライゼーションの境界を示し、参照符号Ｎ３はエ
ミッタ領域の輪郭を示す。領域Ｎ３は、従来エミッタ短
絡を構成するエリアＣＣ（この場合直径９０μｍの１８
個の穴）において中断されているということが注目され
るであろう。
【００２２】コンポーネントは、以下に示す範囲内で選
択される特性を有するものであった。
択される特性を有するものであった。
【００２３】厚み：２７０μｍ サイズ：１．６×１．６ｍｍ2 層Ｎ１のドーピングレベル：１．５×１０15〜１０17ａ
ｔ／ｃｍ3 Ｐ１およびＰ２のドーピングレベル：Ｃs ≒５×１０17
〜５×１０18ａｔ／ｃｍ3 接合深さ：ｘP ≒２５〜４５μｍ Ｎ３およびＮ４のドーピングレベル：Ｃs ≒１０19ａｔ
／ｃｍ3 接合深さ：ｘP ≒１５〜２５μｍ 降伏電圧：６０〜３２０Ｖ （Ｃs は表面のドーピングレベルである） 図２および６のコンポーネントと同じであるがｒ＝０で
ある、従来のコンポーネントでは、値ＩＰＰ0 ＝６７
Ａが得られ、また比率ｒ／ｅが実質的に０．２に等しい
図６のタイプのコンポーネントについては、値ＩＰＰ＝
７５ Ａが得られる。
ｔ／ｃｍ3 Ｐ１およびＰ２のドーピングレベル：Ｃs ≒５×１０17
〜５×１０18ａｔ／ｃｍ3 接合深さ：ｘP ≒２５〜４５μｍ Ｎ３およびＮ４のドーピングレベル：Ｃs ≒１０19ａｔ
／ｃｍ3 接合深さ：ｘP ≒１５〜２５μｍ 降伏電圧：６０〜３２０Ｖ （Ｃs は表面のドーピングレベルである） 図２および６のコンポーネントと同じであるがｒ＝０で
ある、従来のコンポーネントでは、値ＩＰＰ0 ＝６７
Ａが得られ、また比率ｒ／ｅが実質的に０．２に等しい
図６のタイプのコンポーネントについては、値ＩＰＰ＝
７５ Ａが得られる。
【００２４】この例では、中央面に関しての重複長さｒ
（５０μｍ）が、中央面に至る領域Ｎ３の幅の少なくと
も１０％（０．６５ｍｍ）に対応するということに注意
されたい。
（５０μｍ）が、中央面に至る領域Ｎ３の幅の少なくと
も１０％（０．６５ｍｍ）に対応するということに注意
されたい。
【００２５】さらにこの発明は、すべての導電型が逆に
される構造、すなわちその構造がＰ型基板から実現され
るであろう構造にも、適用される。
される構造、すなわちその構造がＰ型基板から実現され
るであろう構造にも、適用される。
【００２６】以上のようにこの発明の特定的な一実施例
を説明してきたが、当業者にはさまざまな変更、変形お
よび改良が容易に思い浮かぶであろう。そのような変
更、変形および改良はこの開示の一部として意図されて
おり、かつこの発明の精神および範囲内にあるものとし
て意図される。したがって、前に述べた説明は例として
のみのものであって、限定的なものとしては意図されて
いない。この発明は前掲の特許請求の範囲およびそれに
等価なものにおいて規定されるものとしてのみ制限され
る。
を説明してきたが、当業者にはさまざまな変更、変形お
よび改良が容易に思い浮かぶであろう。そのような変
更、変形および改良はこの開示の一部として意図されて
おり、かつこの発明の精神および範囲内にあるものとし
て意図される。したがって、前に述べた説明は例として
のみのものであって、限定的なものとしては意図されて
いない。この発明は前掲の特許請求の範囲およびそれに
等価なものにおいて規定されるものとしてのみ制限され
る。
【図１】先行技術に従う、メサ型の双方向ショックレイ
ダイオードの断面図である。
ダイオードの断面図である。
【図２】この発明に従う、メサ型の双方向ショックレイ
ダイオードの断面図である。
ダイオードの断面図である。
【図３】この発明で得られる利点を表わす曲線の図であ
る。
る。
【図４】この発明に従う、メサ型の代替的な双方向ショ
ックレイダイオードの断面図である。
ックレイダイオードの断面図である。
【図５】この発明に従う、この図のプレーナ型の代替的
な双方向ショックレイダイオードを、表わす図であっ
て、（Ａ）は断面図であり、（Ｂ）は概略的平面図であ
る。
な双方向ショックレイダイオードを、表わす図であっ
て、（Ａ）は断面図であり、（Ｂ）は概略的平面図であ
る。
【図６】この発明に従う、この図の線ＩＩ−ＩＩに沿っ
た断面図である図２の実施例のダイオードを、一定の尺
度で表した平面図である。
た断面図である図２の実施例のダイオードを、一定の尺
度で表した平面図である。
Ｎ１ Ｎ型基板 Ｎ３ Ｎ型領域 Ｎ４ Ｎ型領域 Ｐ１ Ｐ型拡散層 Ｐ２ Ｐ型拡散層
Claims (6)
- 【請求項１】 第２導電型の２つの層（Ｐ１，Ｐ２）の
間に挟まれた第１導電型の層（Ｎ１）と、 基板の上部表面から第２導電型の層（Ｐ１）内に形成さ
れ、かつ前記上部表面の実質的に半分にわたって延び
る、第１導電型の第１の領域（Ｎ３）と、 基板の下部表面から第２導電型の層（Ｐ２）内に形成さ
れ、かつ前記下部表面における表面の実質的な相補的半
分にわたって延びる、第１導電型の第２の領域（Ｎ４）
とを含み、 第１および第２の領域は各々、ｒ／ｅが０．５よりも小
さくなるようにコンポーネントの中央面に関して長さｒ
だけ突出し、ここでｅはコンポーネントの厚みである、
双方向ショックレイダイオード型保護コンポーネント。 - 【請求項２】 比率ｒ／ｅは０．１と０．３との間に含
まれる、請求項１に記載の保護コンポーネント。 - 【請求項３】 比率ｒ／ｅは０．２に近似である、請求
項１に記載の保護コンポーネント。 - 【請求項４】 第１導電型はＮ型である、請求項１に記
載の保護コンポーネント。 - 【請求項５】 コンポーネントはメサ型である、請求項
１に記載の保護コンポーネント。 - 【請求項６】 コンポーネントはプレーナ型である、請
求項１に記載の保護コンポーネント。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9310883A FR2709872B1 (fr) | 1993-09-07 | 1993-09-07 | Diode de shockley bidirectionnelle. |
| FR9310883 | 1993-09-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193257A true JPH07193257A (ja) | 1995-07-28 |
Family
ID=9450810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6209789A Withdrawn JPH07193257A (ja) | 1993-09-07 | 1994-09-02 | 双方向ショックレイダイオード型保護コンポーネント |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5581095A (ja) |
| EP (1) | EP0642176B1 (ja) |
| JP (1) | JPH07193257A (ja) |
| DE (1) | DE69418660T2 (ja) |
| FR (1) | FR2709872B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411155B2 (en) | 1994-12-30 | 2002-06-25 | Sgs-Thomson Microelectronics S.A. | Power integrated circuit |
| FR2742000B1 (fr) * | 1995-11-30 | 1998-04-24 | Sgs Thomson Microelectronics | Composant semiconducteur a montage par brasure |
| FR2834128B1 (fr) * | 2001-12-21 | 2005-03-04 | St Microelectronics Sa | Dispositif de protection bidirectionnel a faible capacite |
| FR2969825B1 (fr) * | 2010-12-23 | 2013-07-12 | St Microelectronics Tours Sas | Composant vertical bidirectionnel a double sillonnage |
| CN102129987B (zh) * | 2010-12-30 | 2012-06-20 | 常州星海电子有限公司 | 双向触发二极管刀刮玻璃钝化工艺 |
| JP6692427B2 (ja) | 2015-08-13 | 2020-05-13 | リテルヒューズ・セミコンダクター・（ウーシー）・カンパニー・リミテッドＬｉｔｔｅｌｆｕｓｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ （Ｗｕｘｉ） Ｃｏ．， Ｌｔｄ． | 過電圧保護デバイス |
| CN112736108B (zh) * | 2021-03-30 | 2021-06-25 | 西安索唯光电技术有限公司 | 一种可见光cmos探测器及其加固方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3476993A (en) * | 1959-09-08 | 1969-11-04 | Gen Electric | Five layer and junction bridging terminal switching device |
| FR2126904B1 (ja) * | 1970-12-07 | 1974-04-26 | Silec Semi Conducteurs | |
| US4066483A (en) * | 1976-07-07 | 1978-01-03 | Western Electric Company, Inc. | Gate-controlled bidirectional switching device |
| JPS53124987A (en) * | 1977-04-06 | 1978-10-31 | Mitsubishi Electric Corp | Bidirectional thyristor |
| JPS53124988A (en) * | 1977-04-06 | 1978-10-31 | Mitsubishi Electric Corp | Two-terminal bidirectional thyristor |
| US4380114A (en) * | 1979-04-11 | 1983-04-19 | Teccor Electronics, Inc. | Method of making a semiconductor switching device |
| JPS57117276A (en) * | 1981-01-14 | 1982-07-21 | Hitachi Ltd | Semiconductor device |
| JPS5958866A (ja) * | 1982-09-28 | 1984-04-04 | Mitsubishi Electric Corp | サイリスタ |
| JPS6021570A (ja) * | 1983-07-15 | 1985-02-02 | Hitachi Ltd | 双方向二端子サイリスタの製法 |
| US5171696A (en) * | 1988-11-07 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US4868703A (en) * | 1989-02-06 | 1989-09-19 | Northern Telecom Limited | Solid state switching device |
| JPH0685435B2 (ja) * | 1989-11-14 | 1994-10-26 | 新電元工業株式会社 | 双方向性２端子サイリスタ |
| JPH0715992B2 (ja) * | 1989-11-14 | 1995-02-22 | 新電元工業株式会社 | 双方向性２端子サイリスタ |
| JPH0417369A (ja) * | 1990-05-10 | 1992-01-22 | Fuji Electric Co Ltd | 自己点弧形サイリスタの製造方法 |
| GB9121967D0 (en) * | 1991-10-16 | 1991-11-27 | Philips Electronic Associated | A two terminal semiconductor device |
| JP3142617B2 (ja) * | 1991-11-27 | 2001-03-07 | 新電元工業株式会社 | サージ防護素子 |
| GB9215017D0 (en) * | 1992-07-15 | 1992-08-26 | Texas Instruments Ltd | Solid state suppressor |
-
1993
- 1993-09-07 FR FR9310883A patent/FR2709872B1/fr not_active Expired - Fee Related
-
1994
- 1994-08-30 US US08/298,074 patent/US5581095A/en not_active Expired - Lifetime
- 1994-09-02 JP JP6209789A patent/JPH07193257A/ja not_active Withdrawn
- 1994-09-05 EP EP94410073A patent/EP0642176B1/fr not_active Expired - Lifetime
- 1994-09-05 DE DE69418660T patent/DE69418660T2/de not_active Expired - Fee Related
-
1995
- 1995-06-05 US US08/465,228 patent/US5569609A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69418660T2 (de) | 1999-12-02 |
| FR2709872A1 (fr) | 1995-03-17 |
| DE69418660D1 (de) | 1999-07-01 |
| US5569609A (en) | 1996-10-29 |
| US5581095A (en) | 1996-12-03 |
| EP0642176A1 (fr) | 1995-03-08 |
| FR2709872B1 (fr) | 1995-11-24 |
| EP0642176B1 (fr) | 1999-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3590371B2 (ja) | マルチフィンガ構造の半導体装置のｅｓｄ保護回路 | |
| US3611066A (en) | Thyristor with integrated ballasted gate auxiliary thyristor portion | |
| JPH07193257A (ja) | 双方向ショックレイダイオード型保護コンポーネント | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| JPH10144937A (ja) | 表面ブレークダウン双方向ブレークオーバ保護部品 | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| US4524375A (en) | Photo transistor | |
| GB1576457A (en) | Semiconductor devices | |
| US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPS599968A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS6258678A (ja) | トランジスタ | |
| JPS59134881A (ja) | Ｍｉｓ型半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| KR0183046B1 (ko) | 게이트전극 및 그 제조방법 | |
| JPH01273346A (ja) | 半導体装置 | |
| JPS607763A (ja) | 半導体装置 | |
| JPH02183560A (ja) | 半導体装置 | |
| JPS59231859A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS59127865A (ja) | 半導体装置 | |
| JPS60153157A (ja) | バイポ−ラ集積回路 | |
| JPS6055662A (ja) | 半導体装置 | |
| JPH04180678A (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JPH0468791B2 (ja) | ||
| JPS59115565A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |