JPH0685435B2 - 双方向性２端子サイリスタ - Google Patents
双方向性２端子サイリスタInfo
- Publication number
- JPH0685435B2 JPH0685435B2 JP1295429A JP29542989A JPH0685435B2 JP H0685435 B2 JPH0685435 B2 JP H0685435B2 JP 1295429 A JP1295429 A JP 1295429A JP 29542989 A JP29542989 A JP 29542989A JP H0685435 B2 JPH0685435 B2 JP H0685435B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor layer
- conductivity type
- bidirectional
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はPNPNP（NPNPN）型双方向性２端子サイリスタに
かかるもので、その雷サージ電流耐量の向上と、製造の
歩留まりの向上に関するものである。
かかるもので、その雷サージ電流耐量の向上と、製造の
歩留まりの向上に関するものである。
（従来技術とその解決すべき問題点） 不純物拡散のような通常の方法により作られる第１図
（ａ）（ｂ）に示す断面図および上部金属電極の図示を
省略した平面図の如きP1 N1 P N2 P2型構造をもつ２端
子サイリスタは広く用いられている。（なお図中M1，M2
は金属電極、Inは絶縁膜例えばSiO2膜、ｄはP1とP2層の
重なり幅を示す）また最近においては小型安価であって
サージ電流耐量が大きく、しかも２端子であるので使用
が簡単であるなどの理由から、通信回路その他における
雷サージ防護用などとして広く使用されている。
（ａ）（ｂ）に示す断面図および上部金属電極の図示を
省略した平面図の如きP1 N1 P N2 P2型構造をもつ２端
子サイリスタは広く用いられている。（なお図中M1，M2
は金属電極、Inは絶縁膜例えばSiO2膜、ｄはP1とP2層の
重なり幅を示す）また最近においては小型安価であって
サージ電流耐量が大きく、しかも２端子であるので使用
が簡単であるなどの理由から、通信回路その他における
雷サージ防護用などとして広く使用されている。
しかし現在のサイリスタではその構造上サージ特に雷サ
ージの如き、急峻な立上りの電流サージに対する耐量の
現在以上の向上を望むことは無理がある。しかもサイリ
スの縦構造や、各層の不純物濃度、厚み、さらには各構
造の幾何学的位置などのばらつきによって大きく影響さ
れてサージ電流耐量のばらつきを生じるのを防ぎ得な
い。そこで高度なプロセス技術の適用などにより上記の
ような影響を極力排除しようとしているが、プロセス技
術の精度向上などには限界があるため、サージ電流耐量
のばらつきを少なくしての量産には困難がある。従っ
て、従来の構造によっては雷サージ電流耐量にすぐれた
双方向性２端子サイリスタを歩留まりよく作ることはで
きにくい。
ージの如き、急峻な立上りの電流サージに対する耐量の
現在以上の向上を望むことは無理がある。しかもサイリ
スの縦構造や、各層の不純物濃度、厚み、さらには各構
造の幾何学的位置などのばらつきによって大きく影響さ
れてサージ電流耐量のばらつきを生じるのを防ぎ得な
い。そこで高度なプロセス技術の適用などにより上記の
ような影響を極力排除しようとしているが、プロセス技
術の精度向上などには限界があるため、サージ電流耐量
のばらつきを少なくしての量産には困難がある。従っ
て、従来の構造によっては雷サージ電流耐量にすぐれた
双方向性２端子サイリスタを歩留まりよく作ることはで
きにくい。
以下にその理由を第１図に示した本発明に関係する通常
の双方向性２端子サイリスタについて第２図を参照して
説明する。
の双方向性２端子サイリスタについて第２図を参照して
説明する。
前記第１図の双方向性２端子サイリスタの要部断面図を
示す第２図（ａ）において、図中（＋）（−）の方向に
電圧を印加すると、印加電圧の殆どは接合J3にかかり、
電圧電流特性を示す第２図（ｂ）のステップ１にように
電流Ｉは殆ど流れない。電圧が接合J3のブレークオーバ
電圧VBOに達しこれを越えると、ターンオン移行領域で
ある第２図（ｂ）のステップ２のように電流Ｉが増加す
る。すると第２図（ａ）中に示す破線矢印のようにN1層
より電子の注入量が増加する。このめN1,P,N2トランジ
スタの電流増幅率αNは、その電流依存性により増加す
る。
示す第２図（ａ）において、図中（＋）（−）の方向に
電圧を印加すると、印加電圧の殆どは接合J3にかかり、
電圧電流特性を示す第２図（ｂ）のステップ１にように
電流Ｉは殆ど流れない。電圧が接合J3のブレークオーバ
電圧VBOに達しこれを越えると、ターンオン移行領域で
ある第２図（ｂ）のステップ２のように電流Ｉが増加す
る。すると第２図（ａ）中に示す破線矢印のようにN1層
より電子の注入量が増加する。このめN1,P,N2トランジ
スタの電流増幅率αNは、その電流依存性により増加す
る。
一方N2層を横方向に流れる電流成分によってN2層の横方
向抵抗による電圧降下を生じ、これが接合J4に順方向バ
イアスをかける。このため第２図（ａ）中に実線矢印で
示すように正孔の注入が起こり、これにもとづく電流に
よってトランジスタP2，N2,Pの電流増幅率αPが増加す
る。その結果αN＋αP＝１になって接合J3が逆方向耐圧
を保持できなくなるため、第２図（ｂ）のターンオン移
行領域であるステップ３を経過してステップ４のオン領
域に移行するが、この場合オンは最初一点で行われ、そ
の後のキャリアの拡散により素子の全面に拡がってオン
となる。
向抵抗による電圧降下を生じ、これが接合J4に順方向バ
イアスをかける。このため第２図（ａ）中に実線矢印で
示すように正孔の注入が起こり、これにもとづく電流に
よってトランジスタP2，N2,Pの電流増幅率αPが増加す
る。その結果αN＋αP＝１になって接合J3が逆方向耐圧
を保持できなくなるため、第２図（ｂ）のターンオン移
行領域であるステップ３を経過してステップ４のオン領
域に移行するが、この場合オンは最初一点で行われ、そ
の後のキャリアの拡散により素子の全面に拡がってオン
となる。
以上のように第１図のサイリスタはターンオン動作を行
うが、ここで雷サージのように急峻な立上りの電流サー
ジに対する耐量は、第２図（ａ）のターンオン移行領域
であるステップ2,3即ちターンオン時に生ずる電力損失
と、一点における初期点弧が全ターンオン面積に拡がる
までスピードによって定まり、特に前者によるところが
大きい。そこで第２図（ｂ）のターンオン移行領域を示
すステップ2,3における動作を第２図によって更に詳し
く説明する。
うが、ここで雷サージのように急峻な立上りの電流サー
ジに対する耐量は、第２図（ａ）のターンオン移行領域
であるステップ2,3即ちターンオン時に生ずる電力損失
と、一点における初期点弧が全ターンオン面積に拡がる
までスピードによって定まり、特に前者によるところが
大きい。そこで第２図（ｂ）のターンオン移行領域を示
すステップ2,3における動作を第２図によって更に詳し
く説明する。
即ち第２図（ｂ）のステップ２において接合J3を横切っ
て流れる電流の密度、従って接合J2を横切って流れる電
流I1の密度は、第２図（ｃ）に示すP1，P2層の重なり部
ｄの中心からの距離ｘと電流電圧の関係図中の曲線
（Ｉ）にように、各層の横方向抵抗のための素子の中心
Ｏに近い部分（短絡部に近い部分）Ａ点において最も大
きくなる。（なお第２図（ｂ）のステップ２において負
性抵抗を示す場合には、この電流の集中傾向は更に強ま
る。） その結果N2層を流れる電流は第２図（ｃ）中の曲線（I
I）のようになり、この電流によって生ずる電圧降下、
即ち第２図（ａ）の接合J4の順バイアスは、第２図
（ｃ）中の曲線（III）のようにＡ点近傍まで急激に増
加し、そののちその増加は緩やかになる。このためこの
順バイアス電圧により接合J4を通って順方向電流が流れ
る出すが、その電流I2の密度は第２図（ｃ）中の曲線
（IV）の如く素子の中心部Ｏより離れたＢ点において最
大となる。
て流れる電流の密度、従って接合J2を横切って流れる電
流I1の密度は、第２図（ｃ）に示すP1，P2層の重なり部
ｄの中心からの距離ｘと電流電圧の関係図中の曲線
（Ｉ）にように、各層の横方向抵抗のための素子の中心
Ｏに近い部分（短絡部に近い部分）Ａ点において最も大
きくなる。（なお第２図（ｂ）のステップ２において負
性抵抗を示す場合には、この電流の集中傾向は更に強ま
る。） その結果N2層を流れる電流は第２図（ｃ）中の曲線（I
I）のようになり、この電流によって生ずる電圧降下、
即ち第２図（ａ）の接合J4の順バイアスは、第２図
（ｃ）中の曲線（III）のようにＡ点近傍まで急激に増
加し、そののちその増加は緩やかになる。このためこの
順バイアス電圧により接合J4を通って順方向電流が流れ
る出すが、その電流I2の密度は第２図（ｃ）中の曲線
（IV）の如く素子の中心部Ｏより離れたＢ点において最
大となる。
ここでターンオン条件であるαN＋αP＝１に関係する電
流増幅率のαN，αPは、双方向性サイリスタの短絡エミ
ッタ構造にもとづく前記電流I1，I2の電流分布に依存
し、また依存の程度は縦構造やN1，P1,P層の不純物濃
度、厚み、ライフライム等、更には各構造の位置的不均
一等によって大きく変化する。このため電流増幅率αN
は依存度に対応して、第２図（ｄ）に示す距離ｘと電流
増幅率の関係図のようにＡ点において最大となり、Ａ点
から離れるに伴い減少する。一方電流伝増幅率αPの依
存度に対応して第２図（ｄ）に示すようにＢ点において
最大となり、これから離れるに伴って減少する。従って
電流増幅率αNとαPの最大点は位置のすれをもち、また
この位置のずれは変動するが、これは定性的に第３図に
示す如くベース幅WNとWPを変化させることに相当し、例
えばＡ点に対してＢ点が離れるに伴いベース幅WN，WPを
増大させて、ターンオン条件のαN＋αP＝１における電
流増幅率αN，αPを実効的に減少させることに相当す
る。このためターンオン現象の時間的推移を考えればタ
ーンオンタイムを増大させたことになり、前記ターンオ
ン移行時における電力損失を増大させることになる。即
ち従来のサイリスタ構造によっては現在以上のサージ電
流耐量の向上は望み得ない。
流増幅率のαN，αPは、双方向性サイリスタの短絡エミ
ッタ構造にもとづく前記電流I1，I2の電流分布に依存
し、また依存の程度は縦構造やN1，P1,P層の不純物濃
度、厚み、ライフライム等、更には各構造の位置的不均
一等によって大きく変化する。このため電流増幅率αN
は依存度に対応して、第２図（ｄ）に示す距離ｘと電流
増幅率の関係図のようにＡ点において最大となり、Ａ点
から離れるに伴い減少する。一方電流伝増幅率αPの依
存度に対応して第２図（ｄ）に示すようにＢ点において
最大となり、これから離れるに伴って減少する。従って
電流増幅率αNとαPの最大点は位置のすれをもち、また
この位置のずれは変動するが、これは定性的に第３図に
示す如くベース幅WNとWPを変化させることに相当し、例
えばＡ点に対してＢ点が離れるに伴いベース幅WN，WPを
増大させて、ターンオン条件のαN＋αP＝１における電
流増幅率αN，αPを実効的に減少させることに相当す
る。このためターンオン現象の時間的推移を考えればタ
ーンオンタイムを増大させたことになり、前記ターンオ
ン移行時における電力損失を増大させることになる。即
ち従来のサイリスタ構造によっては現在以上のサージ電
流耐量の向上は望み得ない。
これに加えて実効的電流増幅率αN，αPの減少やターン
オン時間の増加などの程度は製造上における前記縦構造
のばらつき等によって影響され、これに伴い初期点弧位
置をもばらつかせ、ターンオン後のターンオン面積の拡
がり速度をもばらつかせる。従って従来構造によっては
現在以上の急峻な立上りの電流サージ耐量をもつ双方向
性２端子サイリスタを、歩留まりよく製造することはで
きにくい。
オン時間の増加などの程度は製造上における前記縦構造
のばらつき等によって影響され、これに伴い初期点弧位
置をもばらつかせ、ターンオン後のターンオン面積の拡
がり速度をもばらつかせる。従って従来構造によっては
現在以上の急峻な立上りの電流サージ耐量をもつ双方向
性２端子サイリスタを、歩留まりよく製造することはで
きにくい。
（発明の目的） 本発明は不純物拡散などの従来の通常の製造手段を用い
て、サージ電流耐量にすぐれた双方向性２端子サイリス
タを歩留まりよく安定に量産しうる手段の提供を目的と
するものである。
て、サージ電流耐量にすぐれた双方向性２端子サイリス
タを歩留まりよく安定に量産しうる手段の提供を目的と
するものである。
（問題点を解決するための手段） 本発明は上記サージ電流耐量の低下とばらつきの原因が
電流増幅率αNとαPの相対的位置ずれに起因することを
解明した結果にもとづき着想されたものであって、本発
明は電流分布を面構造的手段によって強制的に変化さ
せ、電流増幅率αN，αPの位置的分布を第５図のように
局限することにり、電流増幅率αNとαPの最大点の位置
ずれ少なくして前記従来技術の問題点を解決を図ったも
のである。次に本発明を実施例によって説明する。
電流増幅率αNとαPの相対的位置ずれに起因することを
解明した結果にもとづき着想されたものであって、本発
明は電流分布を面構造的手段によって強制的に変化さ
せ、電流増幅率αN，αPの位置的分布を第５図のように
局限することにり、電流増幅率αNとαPの最大点の位置
ずれ少なくして前記従来技術の問題点を解決を図ったも
のである。次に本発明を実施例によって説明する。
なお、本明細書においては、主として第１半導体層を第
一の導電型としてＰ層，第２半導体層を第二の導電型と
してＮ層，第３半導体層を第一の導電型としてＰ層，第
４半導体層を第二として導電型のＮ層および第５半導体
層を第一の導電型としてＰ層としてあるが、第１半導体
層を第二の導電型，第２半導体層を第一の導電型，第３
半導体層を第二の導電型，第４半導体層を第一の導電型
および第５半導体層を第二の導電型としてもよい。
一の導電型としてＰ層，第２半導体層を第二の導電型と
してＮ層，第３半導体層を第一の導電型としてＰ層，第
４半導体層を第二として導電型のＮ層および第５半導体
層を第一の導電型としてＰ層としてあるが、第１半導体
層を第二の導電型，第２半導体層を第一の導電型，第３
半導体層を第二の導電型，第４半導体層を第一の導電型
および第５半導体層を第二の導電型としてもよい。
（実施例） 第４図（ａ）（ｂ）は本発明の一実施例の構成を示す断
面図、および上部金属電極M1，絶縁膜Inの図示を省略し
た平面図（第１図，第２図と同一符号部分は同等部分を
示す）であって、本発明の特徴とするところは次の点に
ある。
面図、および上部金属電極M1，絶縁膜Inの図示を省略し
た平面図（第１図，第２図と同一符号部分は同等部分を
示す）であって、本発明の特徴とするところは次の点に
ある。
第１図に示した従来のサイリスタにおけるP1，P2層の重
なり幅は、重なり部の全長においてｄであるが、本発明
においては第４図中に示すｄ′の如く、素子の中央部に
重なり幅を局部的に小さくした領域部Ｃを設けて、この
部分におけるN1，N2層の横方向の距離をｄ−ｄ′だけ短
くしたことを特徴とするものである。
なり幅は、重なり部の全長においてｄであるが、本発明
においては第４図中に示すｄ′の如く、素子の中央部に
重なり幅を局部的に小さくした領域部Ｃを設けて、この
部分におけるN1，N2層の横方向の距離をｄ−ｄ′だけ短
くしたことを特徴とするものである。
このようにすれば第２図（ａ）のターンオン移行領域で
あるステップ２における電流は、第４図のI1のようにＣ
領域に集中して流れる。その結果Ｃ領域の電流密度が大
となって、同一電流ＩにおいてＣ領域の近傍の電流増幅
率αNを極めて大きくする。
あるステップ２における電流は、第４図のI1のようにＣ
領域に集中して流れる。その結果Ｃ領域の電流密度が大
となって、同一電流ＩにおいてＣ領域の近傍の電流増幅
率αNを極めて大きくする。
一方接合J4の順バイアス即ちN2層の横方向電圧降下は、
上記のようにＣ領域に電流が集中することから、P1，P2
層の重なり幅ｄが小となった分を補って、P1，N1層の境
界下に沿ってほぼ等しい値となる。その結果P2層からの
正孔の注入により、電流はI2のようにほぼ均一に分布
し、電流増幅率αPもP1，N1層の境界下に沿ってほぼ等
しくなる。このため電流増幅率αN，αPの位置分布は、
第５図に示す横方向距離ｘと電流増幅率の関係図中の実
線図示のようになり、（図中の破線曲線は本発明のＣ領
域をもたないときの電流増幅厚αNとαPの位置分布であ
る）ターンオン条件を示すαN＋αPはＣ領域の近傍に強
制的に局限されて最大になって、等価的に前記第３図に
より説明したベース幅WNとWPとを小にしたことに相当す
る。従ってターンオン領域における電力損失を少なくし
て雷サーシ電流耐量を向上できる。また初期点弧位置も
Ｃ領域に強制的に局限されて点弧極として作用する。こ
のめの初期点弧位置のばたつきを生じにくくなり、歩留
まりのよい量産が可能となる。
上記のようにＣ領域に電流が集中することから、P1，P2
層の重なり幅ｄが小となった分を補って、P1，N1層の境
界下に沿ってほぼ等しい値となる。その結果P2層からの
正孔の注入により、電流はI2のようにほぼ均一に分布
し、電流増幅率αPもP1，N1層の境界下に沿ってほぼ等
しくなる。このため電流増幅率αN，αPの位置分布は、
第５図に示す横方向距離ｘと電流増幅率の関係図中の実
線図示のようになり、（図中の破線曲線は本発明のＣ領
域をもたないときの電流増幅厚αNとαPの位置分布であ
る）ターンオン条件を示すαN＋αPはＣ領域の近傍に強
制的に局限されて最大になって、等価的に前記第３図に
より説明したベース幅WNとWPとを小にしたことに相当す
る。従ってターンオン領域における電力損失を少なくし
て雷サーシ電流耐量を向上できる。また初期点弧位置も
Ｃ領域に強制的に局限されて点弧極として作用する。こ
のめの初期点弧位置のばたつきを生じにくくなり、歩留
まりのよい量産が可能となる。
以上説明した本発明の作用は、PNPNP型双方向性２端子
サイリスタの構造に対称であることから、反対方向に電
流を流した場合も同様に得られる。
サイリスタの構造に対称であることから、反対方向に電
流を流した場合も同様に得られる。
従って本発明によれば従来と変わることのない不純物拡
散等の製造手段を用いて、雷サージのような急峻な立上
りをもつサージ電流に対する耐量の大きい双方向性２端
子サイリスタを歩留まりよく製造でき経済的となる。
散等の製造手段を用いて、雷サージのような急峻な立上
りをもつサージ電流に対する耐量の大きい双方向性２端
子サイリスタを歩留まりよく製造でき経済的となる。
なお以上においてはPNPNP導電型のものについて説明し
たが、NPNPN導電型の双方向性２端子サイリスタ、更に
はその一部にPNPNP（NPNPN）構造をもつ複合サイリスタ
にも適用して同様な効果を奏することができる。
たが、NPNPN導電型の双方向性２端子サイリスタ、更に
はその一部にPNPNP（NPNPN）構造をもつ複合サイリスタ
にも適用して同様な効果を奏することができる。
また以上では説明を判り易くするため模式的構造図によ
って説明したが、素子の信頼度の確保などのため、例え
ばチャンネルストッパなど通常必要とする手段をとりう
ることは云うまでもない。
って説明したが、素子の信頼度の確保などのため、例え
ばチャンネルストッパなど通常必要とする手段をとりう
ることは云うまでもない。
（発明の効果） 以上の説明から明らかなように本発明によれば、素子両
面のＰ（Ｎ）層の重なり部に他の重なり部に比べて重な
り距離の短い領域を設ける単なる幾何学的構造の変更の
みの手段により、不純物拡散など従来と全く同じ製造手
段を用いて急峻な立上りのサージ電流耐量の大きい双方
向性２端子サイリスタを歩留まりよく製造しうるすぐれ
た効果を有する。
面のＰ（Ｎ）層の重なり部に他の重なり部に比べて重な
り距離の短い領域を設ける単なる幾何学的構造の変更の
みの手段により、不純物拡散など従来と全く同じ製造手
段を用いて急峻な立上りのサージ電流耐量の大きい双方
向性２端子サイリスタを歩留まりよく製造しうるすぐれ
た効果を有する。
第１図，第２図，第３図は従来素子の説明図、第４図，
第５図は本発明の一実施例の説明図である。
第５図は本発明の一実施例の説明図である。
Claims (1)
- 【請求項１】第一の導電型の第１半導体層，第二の導電
型の第２半導体層，第一の導電型の第３半導体層，第二
の導電型の第４半導体層および第一の導電型の第５半導
体層がこの順序で配列された５層よりなり、一方の表面
に露呈した前記第２半導体層は前記第１半導体層に，他
方の表面に露呈した前記第４半導体層は前記第５半導体
層にそれぞれ短絡されて各々一つの電極をなす双方向性
２端子サイリスタにおいて、該サイリスタの表面から透
視した状態において前記第１半導体層と前記第５半導体
層とが中央部でその全幅方向領域で重なると共に、その
重なり幅が中央部分領域で小さく、他の領域が中央部分
領域より広くかつ略同一幅で重なるように構成したこと
を特徴とする双方向性２端子サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295429A JPH0685435B2 (ja) | 1989-11-14 | 1989-11-14 | 双方向性２端子サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295429A JPH0685435B2 (ja) | 1989-11-14 | 1989-11-14 | 双方向性２端子サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03155674A JPH03155674A (ja) | 1991-07-03 |
| JPH0685435B2 true JPH0685435B2 (ja) | 1994-10-26 |
Family
ID=17820489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1295429A Expired - Fee Related JPH0685435B2 (ja) | 1989-11-14 | 1989-11-14 | 双方向性２端子サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685435B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2709872B1 (fr) * | 1993-09-07 | 1995-11-24 | Sgs Thomson Microelectronics | Diode de shockley bidirectionnelle. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201359A (ja) * | 1982-05-19 | 1983-11-24 | Nec Corp | 双方向性半導体装置 |
| JPS59132167A (ja) * | 1983-01-18 | 1984-07-30 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-11-14 JP JP1295429A patent/JPH0685435B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03155674A (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR101679108B1 (ko) | 국부적 에미터 쇼트 도트들의 개선된 패턴을 갖는 위상 제어 사이리스터 | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| JP2864629B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| JPH0685435B2 (ja) | 双方向性２端子サイリスタ | |
| JPH0715992B2 (ja) | 双方向性２端子サイリスタ | |
| JP2622521B2 (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| KR100423369B1 (ko) | 반도체장치 | |
| US5486709A (en) | Surge protection device | |
| JPS63953B2 (ja) | ||
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP3124611B2 (ja) | Ｍｏｓアノードショート補助ゲート構造を有する半導体素子 | |
| JPS5936832B2 (ja) | 半導体スイッチング素子 | |
| JPS5931869B2 (ja) | 静電誘導形サイリスタ | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JPS6013311B2 (ja) | 半導体制御整流装置 | |
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JPS6031265Y2 (ja) | サイリスタ | |
| JP3160330B2 (ja) | Ｍｏｓアノードショート構造を有する半導体素子 | |
| JPS6157713B2 (ja) | ||
| KR830001930B1 (ko) | 반도체장치의 전극구조 | |
| JPS63174369A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |