KR100253951B1 - 제너 다이오드 - Google Patents

제너 다이오드 Download PDF

Info

Publication number
KR100253951B1
KR100253951B1 KR1019920024038A KR920024038A KR100253951B1 KR 100253951 B1 KR100253951 B1 KR 100253951B1 KR 1019920024038 A KR1019920024038 A KR 1019920024038A KR 920024038 A KR920024038 A KR 920024038A KR 100253951 B1 KR100253951 B1 KR 100253951B1
Authority
KR
South Korea
Prior art keywords
region
zener diode
regions
zener
depth
Prior art date
Application number
KR1019920024038A
Other languages
English (en)
Other versions
KR930015106A (ko
Inventor
요하네스후베르투스마루티누스마리아퀸트
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR930015106A publication Critical patent/KR930015106A/ko
Application granted granted Critical
Publication of KR100253951B1 publication Critical patent/KR100253951B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

제너 다이오드는 반도체 보디(1)를 가지며, 상기 반도체 보디(1)는 1018원자/cc이상의 농도로 도핑된 표면 영역(1')을 가지며, 표면 영역(1')내에는 동일 농도의 도핑 원자를 가진 적어도 두개의 영역(2),(3)이 확산에 의해 형성되며, 두 영역(2),(3)은 상기 표면영역(1')의 표면(4)과 인접하며 표면영역(1')과 함께 p-n 접합부(5),(6)를 형성하며, 제1영역(2)은 제2영역(3)보다 작은 측방향 단면 및 깊이를 가지며, 두 영역(2),(3) 모두는 표면(4)상에 제공된 제1접속전극(7),(8)에 접속되고, 두영역(2),(3)이 제공된 쪽과 반대쪽의 반도체 보디(1)상에는 제2접속전극(9)이 형성된다. 본 발명에 따르면, 제1영역은 제2영역(3)이 적어도 부분적으로 없는 곳에 측방향 확산에 의해 형성되는 연부(10)를 갖는다. 연부(10)로 인해, 제너 다이오드의 동작중, 접합부(5)내에 국부적으로 보다 큰 전계가 생기게 된다. 그 결과 제너다이오드의 전류-전압 특성은 더욱 가파르게 된다.

Description

제너 다이오드
제1도는 본 발명에 따른 제너 다이오드의 단면도.
제2도는 본 발명에 따른 제너 다이오드의 또다른 실시예의 단면도.
제3도는 제1도에 따른 제너 다이오드의 평면도.
제4도 및 제5도는 제1도에 제너 다이오드의 제조단계들을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 보디 1' : 표면영역
2 : 제1영역 3 : 제2영역
4 : 표면 5,6 : p-n 접합부
7,8 : 제1접속전극 9 : 제2접속전극
10 : 연부 11 : 외측연부
12 : 보호링 13,14:개구
15 : 산화물층 16 : 연부
17 : 함몰부 18 : 부분 중첩부
19 : 각진 모서리부 21,22,23 : 개구
본 발명은 제너 다이오드에 관한 것으로서, 보다 구체적으로, 이 제너 다이오드는 반도체 보디를 가지며, 반도체 보디는 1018원자/cc 이상으로 도핑된 표면영역을 가지며, 표면영역 내에는 동일한 농도의 도핑 원자를 가진 적어도 두개의 영역이 확산에 의해 형성되며, 이들 두 영역은 표면영역의 표면과 인접하여 표면영역과 p-n접합부를 형성하며, 제1영역은 제2영역 보다 작은 측방향 단면 및 깊이를 가지며, 이들 두 영역은 표면에 제공된 제1접속 전극에 접속되고, 제2접속전극은 상기 두 영역이 형성된 쪽과 반대쪽의 반도체 보디상에 제공된다.
이러한 제너 다이오드는, 표면영역의 비교적 높은 도핑 원자 농도 때문에 약 10V 미만의 비교적 낮은 제너 전압을 갖는다. 제1영역에 의해 형성되며 기준 다이오드로 지칭되는 작은 쪽의 다이오드는 제2영역에 의해 형성되며 보호 다이오드로 지칭되는 큰 쪽의 다이오드 보다 낮은 제너 전압을 갖는다. 실시예에 있어서, 제1영역은, 가령 1,000μm2의 단면과 1μm의 깊이를 갖는 반면에, 제 2 영역은 10,000μm2의 단면과 1.5μm의 깊이를 갖는다. 제너 다이오드를 통해 흐르는, 가령, 250μA의 비교적 작은 전류에서는, 기준 다이오드만이 도통하며, 가령, 100mA의 큰 전류에서는, 그 전류가 거의 모두 보호 다이오드를 통해 흐른다. 기준 다이오드가 비교적 작은 단면을 갖기 때문에, 250μA의 전류에서, 이 다이오드를 통해 흐르는 전류 밀도는 비교적 크다. 그 결과, 제너 다이오드는 이 250μA의 작은 전류에서 비교적 가파른 전류-전압 특성을 갖는다.
프랑스 특허출원 제 81 05 132 호는 전술한 종류의 제너 다이오드를 개시하고 있다. 여기서, 환형의 제2영역은 원반 형상의 제1영역을 에워싸며, 이들 두영역은 부분적으로 중첩된다. 제2영역은 비교적 깊은 확산에 의해 링 형상의 강하게 도핑된 다결정 실리콘층으로부터 형성된다. 제2의 강하게 도핑된 에피택셜 실리콘층이 다결정 실리콘층위에 중첩하게 형성되고, 이 다결정 실리콘층위에 제1영역이 얕은 확산을 통해 형성된다.
전술의 공지된 제너 다이오드가 표준 제너 다이오드의 전류-전압 특성 보다 훨씬 더 가파른 전류-전압 특성을 갖지만, 이 전류-전압 특성의 경사도는 몇몇 응용에 대해서는 충분하지 못하다.
본 발명의 목적은 공지된 제너 다이오드의 전류-전압 특성 보다 더 가파른 전류-전압 특성을 갖는 제너 다이오드를 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 발명의 장치의 특징은 제1영역이, 제2영역이 적어도 부분적으로 없는 곳에 측방향 확산에 의해 형성된 연부를 갖는데 있다.
이렇게 함으로써, 전류-전압 특성이 공지된 제너 다이오드의 전류-전압 특성보다 더 가파르게 되는 본 발명의 특징이 달성된다.
제너 다이오드는 p-n 접합부에서의 공간 전하 영역의 브레이크다운(breakdown)을 통해 전류를 흐르게 할 수 있다. 이 같은 브레이크다운은 터널링이라고 지칭되는 제너 브레이크다운 및 애벌런치 브레이크다운으로 알려진 두 메카니즘에 의해 발생할 수도 있다. 애벌런치 브레이크다운은 약 10V 이상의 제너 전압을 가진 제너 다이오드의 경우에서만 중요하다. 제너 전압이 10V 미만으로 되는 경우에는 애벌런치 및 제너 메카니즘 모두가 적용될 수 있다. 제너 브레이크다운이 발생했을 때, 전류-전압 특성은 아주 가파르지는 않다. 전류-진압 특성은 애벌런치 브레이크다운의 경우에 가파르다. 애벌런치 브레이크다운은 공간전하 영역의 전계 세기가 임계치를 초과할 경우에 개시된다. 측방향 확산에 의해 형성된 제1영역의 연부는 제2영역이 적어도 부분적으로 없는 곳에 놓이기 때문에, 기준 다이오드의 접합부가 만곡된다. 그 결과, 전계는 그 만곡부에서 국부적으로 보다 강하게 되어, 애벌런치 브레이크다운에 대한 임계 전계에 보다 빠르게 도달되며 제너다이오드의 브레이크다운은 제너 메카니즘 보다는 애벌런치 메카니즘에 의해 일어난다. 따라서, 제너 다이오드의 전류-전압 특성은 더욱 가파르게 된다.
제2영역이 적어도 부분적으로 없는 곳에 놓이는 연부는, 가령, 제1 및 제2영역이 서로로부터 완전히 분리되게 제공된다. 이러한 제너 다이오드는, 서로로부터 충분히 멀리 떨어진 산화물층 내의 서로 다른 개구들을 통한 서로 다른 확산에 의해 두 영역이 형성됨으로써 매우 간단하게 제조할 수도 있다. 그러나, 이러한 구성은, 산화물내로의 전하 캐리어의 주입을 통해 두 영역 간에서 제너 다이오드를 통한 누설 전류가 증가되어 제너 다이오드의 전류-전압 특성에 영향을 끼칠 수 있다고 하는 단점이 있다. 바람직하게는, 제너 다이오드는 제1영역을 에워싸며 제1영역과 부분적으로 중첩하는 제2영역을 갖되, 하부에 제1영역이 위치되는 함몰부는 연부가 제2영역의 하부로 돌출하는 정도의 깊이의 표면에 존재하는 것을 특징으로 한다는 것이다. 누설전류에 관련하는 문제점들은 두 영역의 부분 중첩 때문에 발생하지는 않지만, 제1영역의 연부가 제2영역의 하부로 돌출함에 따라 기준 다이오드의 접합부가 만곡된다. 이러한 함몰부는 에칭 단계에서 매우 간단하게 제조될 수 있다. 제1영역은, 그 다음, 함몰부내에 제공된 강하게 도핑된 층으로부터 확산될 수도 있다. p-n 접합부가 함몰부의 연부에 만곡부를 가짐에 따라, 애벌런치 브레이크다운의 개시에 필요한 전계에 보다 빠르게 이르게 된다.
바람직하게는, 함몰부가 0.5 내지 2 미크론의 깊이를 갖고, 제1영역이 0.5내지 1.5 미크론의 깊이를 가지며, 제2영역이 1.5 내지 3 미크론의 깊이를 갖는다. 보호 다이오드의 제너 전압은 명백하게도, 제너 다이오드의 양호한 동작을 위해 기준 다이오드의 것보다 더 높아야 하며, 즉, 제2영역의 깊이는 제1영역의 깊이보다 더 커야 한다. 이러한 함몰부의 깊이는 에칭단계에서 잘 조절될 수 있고, 제1및 제2영역의 깊이는 제1 및 제2영역이 과도하게 긴 확산시간 없이 확산 공정에서 충분한 정확도로 제조될 수 있게 조절될 수 있다.
기타의 장점은 제1영역의 측 단면이 각진 모서리부들을 가질 때 획득된다. 이때, 접합부는 대략 동일 치수의 원형 단면과 비교되는데, 이 접합부는 각진 모서리부의 영역에서 국부적이고 부가적으로 만곡됨으로써, 이 곳에서의 전계가 증가되고, 기준 다이오드의 브레이크다운이 애벌런치 메카니즘에 의해 바람직하게 발생된다. 정다각형의 장점은 모든 각진 모서리부들에서의 전계가 동일하게 증가되어, 접합부의 어느 한 곳의 각진 모서리부가 나머지 다른 곳의 각진 모서리부들 보다 더 빠르게 브레이크다운되지 않게 된다. 5개 이상의 각진 모서리부를 갖는 정다각형의 단면에 있어서, 각진 모서리부의 각도는 원과 비교되는 p-n 접합부의 만곡에 대한 영향이 비교적 작게 될 정도로 크다. 부가적인 장점은 단면이 정삼각형 또는 정사각형일 때 획득된다. 각도는 삼각형 또는 사각형의 경우에 90°이하로 되는데, 이는 p-n 접합의 명확한 부가적인 만곡을 달성하는데 충분하다. 실제에 있어, 각진 모서리부들은 소정의 곡률 반경, 바람직하게는 0 내지 5μm의 곡률반경을 갖는다. 이때, 그 각도는 p-n 접합부의 명확한 만곡부를 얻기에 충분할 정도로 예리하다.
제너 다이오드의 제1접속전극은 공지된 바와 같이 금속층으로 부터, 또는 강하게 도핑된 에피택셜 실리콘층으로부터 부분적으로 형성될 수도 있다. 바람직하게는, 제너 다이오드의 특징은 강하게 도핑된 폴리실리콘층이 제1 및 제2영역위에 제공되며, 이 층이 제1접속전극으로서 작용한다는 것이다. 이러한 폴리실리콘층은 고농도의 도핑 원자로 CVD 공정에 의해 에피택셜층 보다 더 간단하게 형성될 수 있다. 이 폴리실리콘 층은 제너 다이오드의 제조 중에 영역의 확산을 위한 강하게 도핑된 공급원으로서 사용된다.
이하, 도면을 참조한 일 실시예를 통해 본 발명을 설명한다.
도면은 개략도로서 정확한 치수로 도시한 것은 아니며, 동일한 부분에는 동일한 참조 부호가 병기된다.
제1도는 표면 영역(1')을 1018원자/cc 이상의 농도로 도핑한 반도체 보디(1)를 갖는 제너 다이오드를 도시한 것이다. 표면 영역(1')내에는 거의 동일한 농도의 도핑 원자의 확산에 의해 두개의 영역(2),(3)이 형성되는데, 이들 영역은 표면 영역(1')의 표면(4)과 인접하며 표면 영역(1')과 더불어 p-n 접합부(5),(6)를 형성한다.
제1영역(2)은 제2영역(3) 보다 작은 측단면 및 깊이를 갖는다. 영역(2),(3)은 표면(4)상에 제공된 제1접속전극(7),(8)에 접속된다. 제2접속전극(9)은 영역(2),(3)이 제공되는 쪽과 반대쪽의 반도체 보디(1)상에 제공된다.
제너 다이오드는 전기회로에서 기준전압을 제공하는데 주로 사용된다. 이를 위해서 제너 다이오드는 매우 가파른 전류-전압 특성을 갖는 것이 중요하다. 그러나, 약 10V 이하의 제너 전압을 갖는 제너 다이오드의 경우에는 큰 경사도를 구현하는 것이 용이하지 않다. 전술한 제너 다이오드의 경우에는, 표면 영역(1')내의 비교적 높은 도핑원자 농도 때문에 제너 다이오드 전압이 약 10V 이하로 비교적 낮게 된다. p-n 전압부(5),(6)의 제너 전압은 확산에 의해 제공되며 동일 농도의 도핑원자들을 갖는 영역(2),(3)의 깊이 증가에 따라 증가하며, 각 영역(2),(3)의 측단면은 전류밀도에 영향을 끼친다. 전류밀도는 측단면이 작아질수록 커지게 된다. 전류밀도가 커지면, 제너 다이오드의 전류-전압 특성은 더욱 가파르게 된다. 제1도의 제너 다이오드는 병렬로 접속된 두개의 p-n 접합부(5),(6)를 갖는데, 이들 접합부는 두개의 보조 제너 다이오드로서 작용한다. 제너 다이오드를 통해, 가령 약 250μA의 비교적 작은 전류가 흐를 때, 약 1,000μm2의 단면적을 갖는 p-n 접합부(5)에 관련하는 제1보조 제너 다이오드만이 도통되어 전류-전압 특성은 가파르게 될 것이다. 이러한 전류-전압 특성을 가진 제너 다이오드에 의해 기준전압이 양호하게 규정될 수 있다. 따라서, 이같은 제1보조 제너 다이오드는 종종 기준 다이오드로서 지칭된다. 그러나, 전류가 커지면, 기준 다이오드가 높은 전류 밀도에 의해 브레이크다운될 수도 있다. 그러므로, p-n 접합부(6)에 관련하는 제2보조 제너 다이오드를 제공하는데, 이 다이오드를 보호 다이오드라고 지칭한다. 이 보호 다이오드는 제2영역(3)의 보다 큰 깊이로 인해, 기준 다이오드 보다 다소 더 큰 제너 전압, 가령 약 0.5V 더 큰 제너 전압을 갖는다. 기준 다이오드를 통하는 전류가 증가한다고 하면, 제너 다이오드 양단간의 전압도 증가할 것인데, 이 전압이 보호 다이오드의 제너 전압보다 커지는 순간 보호 다이오드도 도통되기 시작한다. 보호 다이오드가, 가령 약 10,000μm2의 보다 큰 단면적을 가짐에 따라, 보호 다이오드는 제너다이오드를 통한 전류흐름을 증가시키면서 기준 다이오드 보다 더 큰 전류를 흐르게 한다. 가령, 전류가 100mA일때, 그 전류는 모두 보호 다이오드를 통해 흐르게 될 것이다.
전술한 제너 다이오드는 비교적 가파른 전류-전압 특성을 갖지만, 이같은 전류-전압 특성의 경사도가 어떤 용도에는 충분하지 못하다. 따라서, 본 발명에서는, 제2영역(2)이 측방향 확산에 의해 제공되는 연부(10)를 갖게 하는데, 이 연부(10)는 제2영역(3)이 적어도 부분적으로 없는 곳에 놓인다. 제너 다이오드의 브레이크다운은 두개의 다른 물리적 현상, 즉, 터널링이라고도 하는 제너 브레이크다운 현상 및 애벌런치 브레이크다운 현상에 의해 영향을 받는다. 제너 브레이크다운의 경우, 높은 전계는 터널링 메카니즘을 통해 가전자대로부터 전도대로 전자를 이송한다. 애벌런치 브레이크다운의 경우, 열적 메카니즘을 통해 전자 및 정공 형태의 전하 캐리어가 형성된다. 공간 전하 영역의 임계 전계 세기에서, 이들 전하 캐리어는 결정 격자와의 충돌로 결정 격자로부터 새로운 전하 캐리어들이 분리되고 다시 더 많은 새로운 전하 캐리어들이 분리될 수 있을 정도로 많은 운동에너지를 결정격자와의 충돌전에 흡수할 수 있다. 따라서, 애벌런치 효과가 생기게 된다. 약 10V 이상의 임계전압을 가진 제너 다이오드에 있어 주요한 요인은 애벌런치 브레이크다운이 된다. 이들 제너 다이오드는 매우 가파른 전류-전압 특성을 갖는다. 약 10V 이하의 임계전압을 가진 제너 다이오드에 있어서는 제너 브레이크다운 및 애벌런치 브레이크다운 모두가 주요한 요인이 된다. 본 발명은, 제1영역(2)에서의 측방향 확산에 의해 제공되며 제2영역(3)이 적어도 부분적으로 없는 곳에 놓이는 연부(10)에 의해 그 연부 근처에서 국부적으로 p-n 접합부(5)가 강하게 만곡된다고하는 사실에 근거를 두고 있다. 이 같은 만곡 때문에 연부 근처에서의 전계는 더 커지게 된다. 이때, 애벌런치 브레이크다운에 필요한 임계 전계는 연부(10)가 없을때 보다 더욱 빠르게 도달된다.
제1도의 제너 다이오드에는 제2영역(3)의 외측연부(11)가 브레이크다운되는 것을 방지하기 위한 보호링(12)이 제공된다. 보호링(12)의 영역은 영역(2),(3)과 동일한 전도형태를 가지나 그 영역(2),(3)보다는 아주 큰 깊이를 갖는다. 이에 따라 외측 연부(11)의 브레이크다운이 방지된다.
제2도에는, 제1영역(2) 및 제2영역(3)이 서로로부터 완전히 분리되기 때문에 제2영역(3)이 없는 곳에 놓이는 연부(10)를 가진 제너 다이오드를 도시한다. 이러한 다이오드는, 가령 산화물층(15)내에서 충분하게 서로 멀리 떨어진 개구(13)(14)를 통한 측방향 확산에 의해 두개의 영역(2)(3)이 형성된다는 점에서 매우 쉽게 제조될 수도 있다. 제너 다이오드의 제조 중, 산화물층(15)내의 개구(13)가 먼저 제공되며, 그 개구(13)위에 강하게 도핑된 층(7)이 제공된다. 영역(3)은 층(7)으로부터 깊은 확산을 통해 형성된다. 그 다음, 개구(14)가 제공되며, 이 위에 강하게 도핑된 층(8)이 제공된다. 영역(2)은 층(8)으로 부터 얕은 확산을 통해 제공된다. 영역(2)의 상대적으로 얕은 깊이 때문에, 연부(10)는 제 2 영역(3)의 연부 보다 작은 곡률 반경을 갖는다. 따라서, 제너 다이오드의 브레이크다운은 p-n 접합부(5)의 연부(10)에서 발생한다. 그러나, 제2도에 도시한 제너 다이오드의 단점은, 제너 다이오드를 통한 누설전류가 산화물층(15) 내로의 전하 캐리어의 주입 때문에 표면(4)을 통해 영역(2)과 영역(3)간에서 증가하여, 제너 다이오드의 전류-전압 특성에 영향을 끼칠 수 있다는 것이다. 따라서, 제1도는 본 발명에 따른 제너 다이오드가 제2영역(3)을 가지며, 제2영역(3)은 제1영역(2)을 에워싸고 제1영역(2)과 부분적으로 중첩하며, 하부에 제1영역(2)이 위치되는 함몰부(17)는 표면(4) 아래에 존재하되, 연부(10)가 제2영역(3)보다 밑에 놓일 수 있게 될 정도의 깊이로 존재하는 것을 도시한다. 누설전류로 인한 문제점은 두 영역(2),(3)의 부분적인 중첩부(18) 때문에 발생하지 않으며, 제1영역(2)의 연부(10)가 제2영역(3) 하부로 돌출하기 때문에 기준 다이오드의 접합부(5)가 만곡되어 이 부위에서 애벌런치 브레이크다운을 개시하는데 필요한 임계 전계에 보다 빠르게 이르게 된다.
함몰부(17)의 깊이는 0.5 내지 2 미크론으로 하는 것이 바람직하다. 함몰부(17)는, 가령 플라즈마 에칭에 의해 만족할 만한 정확도로 쉽게 제조될 수 있다. 본발명에 따르면, 제1영역(2)은 0.5 내지 1.5 미크론의 깊이를 가지며, 제2영역(3)은 1.5 내지 3 미크론의 깊이를 갖는다. 영역(2),(3)에 대한 이들 깊이는 약 2 시간미만의 한정된 시간 범위내에서 확산 공정에 의해 얻어질 수도 있다. 명백하게도, 보호 다이오드의 제너 전압은 제너 다이오드의 양호한 동작을 위해 기준 다이오드의 제너 전압보다 높아야 하며, 즉, 제2영역(3)의 깊이는 제1영역(2)의 깊이 보다 깊어야 한다. 제1 및 제2영역의 깊이들은 제1 및 제2영역이 확산 공정에 의해 충분한 정확도로 제조될 수 있는 정도의 깊이들이다.
제3도는 제1도에 도시한 제너 다이오드의 측방향 단면을 도시한 것이다. 영역(3)은 약 일백 내지 수백 μm의 측방향 치수를 가지며, 영역(2)은 수십 μm의 측방향 치수를 갖는다. 본 발명에 따르면, 제1영역(2)의 측방향 단면은 각진 모서리부(19)를 갖는다. 이때, 접합부(5)는 대략 동일 치수의 제1영역(2)의 원단면과 비교되는데, 이 접합부는 각진 모서리부(19)에서 국부적이고 부가적으로 만곡됨으로써, 전계는 이곳에서 증가되고 기준다이오드의 브레이크다운은 주로 애벌런치 메카니즘에 의해 발생하게 될 것이다. 정다각형에 있어, 전계 증가는 각진 모서리부(19)의 모두에서 동일하게 나타남으로써, 접합부의 브레이크다운은 각진 모서리부(19)들 중의 어떤 한 부분에서 다른 모서리 부분에 우선적으로 발생되지는 않는다. 5개 이상의 각진 모서리부를 갖는 정다각형의 단면에 있어, 각진 모서리부의 각도는 원과 비교되는 p-n 접합부의 만곡 영향이 비교적 작게 될 정도로 크다. 부가적인 장점은 단면이 정삼각형 또는 정사각형일 때, 즉, 90°이하일때 획득되는데, 이는 p-n 접합부(5)의 명확한 부가적인 만곡을 성취하기에 충분하다. 실제로, 각진 모서리부들은 소정의 곡률반경(20), 바람직하게는, 약 0 내지 5μm의 곡률반경을 갖는다. 이때, 각진 모서리부(19)는 p-n 접합부(5)의 명확한 만곡을 얻을 수 있을 정도로 충분하게 예리하다.
제너 다이오드의 제1접속전극(7),(8)은, 가령 알루미늄 또는 은과 같은 금속층으로 제조될 수도 있다. 본 발명에 따르면, 제1접속 전극으로서 작용하는 강하게 도핑된 (1019도핑 원자/cc 이상의) 폴리실리콘층(7),(8)이 제1 및 제2영역상에 제공된다. 다결정 실리콘층(7),(8)은 고농도의 도핑원자, 가령, 1020원자/cc로 CVD 공정을 통해 간단하게 제공될 수 있다. 제너 다이오드를 제조하는 동안, 폴리 실리콘층(7),(8)은 영역(2),(3)의 확산을 위해 강하게 도핑된 공급원으로서 사용된다. 예로서, 폴리실리콘층(7)은 표면(4)상에 제공되어, 제2영역(3)이 생성될 곳의 표면(4)만을 층(7)으로 코팅하는 방식으로 패턴화된다. 다음에, 제2영역(3)은 도핑 원자들의 확산을 통해 형성된다. 동일 농도의 도핑 원자들을 가진 폴리실리콘층(8)은 그 다음, 제1영역(2)이 생성될 곳에 제공되며, 그 후, 제1영역(2)은 보다낮은 온도에서 보다 짧은 기간 또는 확산에 의해 형성된다.
일실시예로서, 5.4V 의 제너 전압에 적합한 제너 다이오드가 어떻게 제조되는 가를 설명한다. 다른 제너 전압에 적합한 제너 다이오드는 영역(2),(3)의 깊이 및 도핑 레벨 조정, 또한, 반도체 보디 표면 영역내의 도핑 원자수 조정을 통해 제조될 수도 있다.
먼저, 3x1018Sb 도핑 원자(12mΩcm)의 농도를 가진 단결정 n 형 실리콘반도체 보디(1)를 생성한다. 이러한 반도체 보디(1)는 90분 동안 1100℃ 온도에서 열적으로 산화되어, 산화물층(15)을 생성시킨다. 다음, 보호링(12)의 확산을 위해 개구(21)를 산화물층(15)내에 형성시킨다. 보호링(12)은, 가령 주입 또는 확산에 의해 표준공정으로 형성된다. 이에따라, 7x1019원자/cc의 농도 및 5μm의 깊이를 가진 보호링(12)이 형성된다. 보호링(12)의 확산 중에, 산화물층(15) 내의 개구(21)는 부분적으로 다시 산화된다. 다음, 230μm의 직경을 가진 개구(22)를 산화물층(15)내에 형성하되, 제1영역(2) 및 제2영역을 생성할 영역에 형성한다(제4도 참조). 다음, 그 개구내에 1.25x1020B 원자/cc의 도핑 레벨 및 1.6μm의 두께를 가진 폴리실리콘층(7)을 제공한다. 30x30μm의 사각형 측방향 단면을 가진 개구(23)를 층(7)내로 플라즈마 에칭 공정에 의해 에칭하되, 제1영역(2)을 제공할 영역에서 에칭한다. 그 다음, 함몰부(17)를 반도체 보디(1)내에 1μm의 깊이로 형성시킨다. 함몰부(17)내에는 산화물층이 형성된다. 계속하여, 950℃에서 120분 동안 층(7)으로부터 B원자의 확산을 통해 영역(3)을 형성시킨다. 이때, 영역(3)은 1.5μm의 깊이를 갖는다. 따라서, 보호 다이오드에 관련한 p-n 접합부(6)가 형성된다. 함몰부내의 산화물층은 확산중의 원하지 않는 도핑으로부터 함몰부(17)내의 표면(4)을 보호한다. 다음, 함몰부내의 산화물층을 에칭 단계에서 제거한다. 그 결과, 제5도에 도시한 다이오드가 제공된다. 다음, 폴리실리콘층(7)과 동일한 도핑 레벨 및 두께를 가진 제2폴리실리콘층(8)을 제공하고 패턴화한다. 다음, 950℃에서 30분동안 B원자를 층(8)으로부터 확산시켜 기준 다이오드를 형성시킨다. 이때, 제1영역의 깊이는 1μm로 되며, 측방향 단면은 5μm의 곡률반경(20)을 갖는다.
폴리실리콘층(7),(8)은 영역(2),(3)의 제조를 위한 도핑 원자의 공급원으로서 작용할 뿐만 아니라, 제너 다이오드의 접속 전극으로서도 작용한다. 그 다음, 제너다이오드의 제1접속 전극(7),(8)과 접속 전극(9)을 은층(silver layer)으로 금속화한다.
이런 식으로 제조한 제너 다이오드는 5.40V의 제너 전압 및 아주 가파른 전류-전압 특성을 갖는다. 다음의 파라미터를 측정하고, 이것을 공지의 제너 다이오드와 비교했다. 250μA의 전류에서, 공지된 제너 다이오드의 임피던스는 91.7Ω이었으며, 본 발명에 따른 제너 다이오드의 임피던스는 23.4Ω이었다. 100μA전류에서의 전압과 1mA 전류에서의 전압 간의 전압차는 공지된 제너 다이오드의 경우에 86.5mV이었고 본 발명에 따른 제너 다이오드의 경우에는 9.0mV이었다. 제너 전압의 80%에 상당하는 전압에서 다이오드를 통하는 누설전류는 공지된 제너 다이오드의 경우 2.23μA이었고 본 발명에 따른 제너 다이오드의 경우 0.62μA이었다.

Claims (7)

1018원자/cc 보다 큰 농도로 도핑된 표면 영역을 갖는 반도체 보디를 가지되, 상기 표면 영역내에는 동일 농도의 도핑 원자를 가진 적어도 두개의 영역이 확산에 의해 형성되며, 상기 두 영역은 상기 표면 영역이 표면과 인접하여 상기 표면 영역과 함께 p-n 접합부를 형성하며, 상기 영역들 중의 제1영역은 상기 영역들중의 제2영역 보다 작은 측방향 단면 및 깊이를 가지며, 상기 두 영역은 상기 표면상에 제공된 제1접속 전극에 접속되고, 상기 두 영역이 제공된 쪽과 반대쪽의 반도체 보디상에는 제2접속 전극이 제공되는 제너 다이오드에 있어서, 상기 제1영역은, 상기 제2영역이 적어도 부분적으로 없는 곳에 측방향 확산에 의해 형성되는 연부를 갖는 것을 특징으로 하는 제너 다이오드.
제1항에 있어서, 상기 제2영역은 상기 제1영역을 에워싸며 상기 제1영역과 부분적으로 중첩하며, 하부에 상기 제1영역이 위치되는 함몰부는 상기 연부가 상기 제2영역의 하부로 돌출하게 되는 정도의 깊이로 상기 표면에 제공되는 것을 특징으로 하는 제너 다이오드.
제2항에 있어서, 상기 함몰부는 0.5 내지 2 미크론의 깊이를 가지며, 상기 제1영역은 0.5 내지 1.5 미크론의 깊이를 가지며, 상기 제2영역은 1.5 내지 3 미크론의 깊이를 갖는 것을 특징으로 하는 제너 다이오드.
제1항에 있어서, 상기 제1영역의 측방향 단면은 각진 모서리부들을 갖는 것을 특징으로 하는 제너 다이오드.
제4항에 있어서, 상기 단면은 정삼각형 또는 정사각형인 것을 특징으로 하는 제너 다이오드.
제4항 또는 제5항에 있어서, 상기 각진 모서리부들은 0 내지 5μm의 곡를 반경을 갖는 것을 특징으로 하는 제너 다이오드.
제1항에 있어서, 강하게 도핑된 폴리실리콘층이 상기 제1 및 제2영역상에 형성되어, 상기 제1접속 전극으로서 작용하는 것을 특징으로 하는 제너 다이오드.
KR1019920024038A 1991-12-16 1992-12-12 제너 다이오드 KR100253951B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL91203310.7 1991-12-16
EP91203310.7 1991-12-16
EP91203310 1991-12-16

Publications (2)

Publication Number Publication Date
KR930015106A KR930015106A (ko) 1993-07-23
KR100253951B1 true KR100253951B1 (ko) 2000-04-15

Family

ID=8208077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024038A KR100253951B1 (ko) 1991-12-16 1992-12-12 제너 다이오드

Country Status (5)

Country Link
US (1) US5336924A (ko)
EP (1) EP0547675B1 (ko)
JP (1) JP2678550B2 (ko)
KR (1) KR100253951B1 (ko)
DE (1) DE69228046T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666743B2 (ja) * 1994-11-22 1997-10-22 日本電気株式会社 定電圧ダイオード
US5661069A (en) * 1995-06-06 1997-08-26 Lsi Logic Corporation Method of forming an MOS-type integrated circuit structure with a diode formed in the substrate under a polysilicon gate electrode to conserve space
US6791161B2 (en) * 2002-04-08 2004-09-14 Fabtech, Inc. Precision Zener diodes
AU2003304112A1 (en) * 2003-04-29 2004-11-26 Midwest Research Institute Ultra-high current density thin-film si diode
US8415765B2 (en) * 2009-03-31 2013-04-09 Panasonic Corporation Semiconductor device including a guard ring or an inverted region
JP5671867B2 (ja) 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099998A (en) * 1975-11-03 1978-07-11 General Electric Company Method of making zener diodes with selectively variable breakdown voltages
JPS54139489A (en) * 1978-04-21 1979-10-29 Hitachi Ltd Zener diode
DE2916114A1 (de) * 1978-04-21 1979-10-31 Hitachi Ltd Halbleitervorrichtung
NL7907680A (nl) * 1979-10-18 1981-04-22 Philips Nv Zenerdiode.
NL187942C (nl) * 1980-08-18 1992-02-17 Philips Nv Zenerdiode en werkwijze ter vervaardiging daarvan.
JPS5742978A (en) * 1980-08-28 1982-03-10 Teijin Ltd Hydrophilic treatment of synthetic fiber
FR2501914A1 (fr) * 1981-03-13 1982-09-17 Thomson Csf Diode zener 4 a 8 volts fonctionnant en avalanche a faible niveau de courant et procede de fabrication
GB2113907B (en) * 1981-12-22 1986-03-19 Texas Instruments Ltd Reverse-breakdown pn junction devices
JPS58125875A (ja) * 1982-01-22 1983-07-27 Mitsubishi Electric Corp 定電圧ダイオ−ド
EP0109888A3 (en) * 1982-11-12 1987-05-20 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Subsurface zener diode
JPS6089921A (ja) * 1983-10-24 1985-05-20 Rohm Co Ltd 半導体装置の製造方法
US4732866A (en) * 1984-03-12 1988-03-22 Motorola Inc. Method for producing low noise, high grade constant semiconductor junctions
US4771011A (en) * 1984-05-09 1988-09-13 Analog Devices, Incorporated Ion-implanted process for forming IC wafer with buried-Zener diode and IC structure made with such process
JPS61228677A (ja) * 1985-04-01 1986-10-11 Rohm Co Ltd 半導体装置
US4672403A (en) * 1985-09-23 1987-06-09 National Semiconductor Corporation Lateral subsurface zener diode
JPS6412779A (en) * 1987-07-07 1989-01-17 Pioneer Electronic Corp Information recording and reproducing system
US4857811A (en) * 1988-03-31 1989-08-15 E. I. Du Pont De Nemours And Company Evacuation pump control for a centrifuge instrument
FR2636474B1 (fr) * 1988-09-09 1990-11-30 Sgs Thomson Microelectronics Procede de fabrication d'une diode de regulation et de protection
US4999683A (en) * 1988-12-30 1991-03-12 Sanken Electric Co., Ltd. Avalanche breakdown semiconductor device
JPH02202071A (ja) * 1989-01-31 1990-08-10 Toshiba Corp 半導体受光素子及びその製造方法
JPH05152585A (ja) * 1991-11-27 1993-06-18 Nec Corp 定電圧ダイオード

Also Published As

Publication number Publication date
KR930015106A (ko) 1993-07-23
US5336924A (en) 1994-08-09
JPH0685290A (ja) 1994-03-25
EP0547675A3 (ko) 1994-01-26
EP0547675A2 (en) 1993-06-23
EP0547675B1 (en) 1998-12-30
DE69228046D1 (de) 1999-02-11
DE69228046T2 (de) 1999-07-01
JP2678550B2 (ja) 1997-11-17

Similar Documents

Publication Publication Date Title
EP0341075B1 (en) Symmetrical blocking high voltage breakdown semiconductor device and method of fabrication
KR100879337B1 (ko) 저전압 펀치스루 양방향 과도 전압 억압 디바이스 및 이를제조하는 방법
US3391287A (en) Guard junctions for p-nu junction semiconductor devices
JP4358622B2 (ja) 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法
US4074293A (en) High voltage pn junction and semiconductive devices employing same
JP2005505913A5 (ko)
JPH0734479B2 (ja) 半導体デバイス
CN109417087A (zh) 碳化硅半导体装置及其制造方法
US3772577A (en) Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
US4419681A (en) Zener diode
US4999684A (en) Symmetrical blocking high voltage breakdown semiconducotr device
KR100503936B1 (ko) 반도체장치
KR100253951B1 (ko) 제너 다이오드
US4825266A (en) Semiconductor diode
KR102392244B1 (ko) 실리콘 카바이드 쇼트키 다이오드
US6707131B2 (en) Semiconductor device and manufacturing method for the same
US4042947A (en) High voltage transistor with high gain
JP3791854B2 (ja) 半導体装置及びその製造方法
KR0163925B1 (ko) 반도체 장치의 접합 마감 구조 및 그 형성 방법
KR20050090369A (ko) 반도체 다이오드 및 그 제조 방법
CN114709252A (zh) 肖特基二极管及肖特基二极管的制备方法
JPH0191463A (ja) 高耐圧半導体素子及びその製造方法
JPS6326551B2 (ko)
JPS61270875A (ja) 埋込ツエナ−ダイオ−ド
JPS61228677A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee