CN114709252A - 肖特基二极管及肖特基二极管的制备方法 - Google Patents
肖特基二极管及肖特基二极管的制备方法 Download PDFInfo
- Publication number
- CN114709252A CN114709252A CN202210307568.2A CN202210307568A CN114709252A CN 114709252 A CN114709252 A CN 114709252A CN 202210307568 A CN202210307568 A CN 202210307568A CN 114709252 A CN114709252 A CN 114709252A
- Authority
- CN
- China
- Prior art keywords
- layer
- annular groove
- epitaxial layer
- region
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 230000003647 oxidation Effects 0.000 claims abstract description 32
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 239000003929 acidic solution Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000243 solution Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron and/or indium Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及一种肖特基二极管及肖特基二极管的制备方法，其中，肖特基二极管包括外延层、第一氧化层、势垒层、第一金属层以及第二金属层，其中，外延层设置有PN结，PN结沿外延层厚度方向将外延层划分为P区和N区，外延层还设置有环形凹槽，环形凹槽的开口端设置于P区；第一氧化层设置于P区远离N区的一面，且位于环形凹槽的环形外；势垒层设置于P区远离N区的一面，且位于环形凹槽的环形内；第一金属层设置于第一氧化层远离外延层的一面；第二金属层设置于势垒层远离外延层的一面；填充结构设置于环形凹槽的凹槽内。本申请通过PN结以及环形凹槽的设置，进一步提高了反向击穿电压，同时可有效降低反向漏电电流，提高高温反向偏压的可靠性。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种肖特基二极管及肖特基二极管的制备方法。
背景技术
肖特基二极管是利用金属与半导体接触形成的金属－半导体结原理制作的热载流子二极管，也称为金属－半导体(接触)二极管或表面势垒二极管。
目前，晶圆厂生产的肖特基二极管，由于肖特基势垒边缘电场陡峭，使得耗尽区存在强电场，器件会提前击穿。为解决此问题，通常利用P+保护环进行保护作用，然而P+保护环的存在，使得器件不得不牺牲一部分势垒面积。
发明内容
本申请的目的在于提供一种肖特基二极管及肖特基二极管的制备方法，该肖特基二极管可以在同等外延参数下，提高反向击穿电压。
为此，第一方面，本申请实施例提供了一种肖特基二极管，包括：外延层，设置有PN结，所述PN结沿所述外延层厚度方向将所述外延层划分为P区和N区，所述外延层还设置有环形凹槽，所述环形凹槽的开口端设置于所述P区；第一氧化层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形外；势垒层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形内；第一金属层，设置于所述第一氧化层远离所述外延层的一面；第二金属层，设置于所述势垒层远离所述外延层的一面；填充结构，设置于所述环形凹槽的凹槽内。
在一种可能的实现方式中，所述环形凹槽的深度大于所述P区的厚度。
在一种可能的实现方式中，所述环形凹槽呈长方形，且所述环形凹槽的长度为600μm-640μm，所述环形凹槽的宽度为600μm-640μm。
在一种可能的实现方式中，所述环形凹槽的深度为1.2μm-1.8μm，所述环形凹槽的内腔的宽度为15μm-30μm。
在一种可能的实现方式中，所述填充结构包括：第二氧化层，设置于所述环形凹槽的内腔壁；以及第三金属层，设置于所述环形凹槽，所述第三金属层位于所述第二氧化层的表面。
在一种可能的实现方式中，所述第二氧化层的厚度为3000A-5000A，所述第一氧化层的厚度大于所述第二氧化层的厚度。
在一种可能的实现方式中，所述第一金属层、第二金属层以及第三金属层的厚度相等。
第二方面，本申请实施例提供了一种肖特基二极管的制备方法，包括以下步骤：PN结制备，在外延层处通过扩散或离子注入的方法整面注入P型离子，从而形成PN结，所述PN结沿外延层的厚度方向将外延层分为P区和N区；初步氧化，对所述外延层的P区远离N区一侧进行氧化，形成一次薄膜；开槽设置，对所述外延层开设环形凹槽；二次氧化，对开槽后的所述外延层进行二次氧化形成二次薄膜，位于所述环形凹槽的环形外的一次薄膜与所述二次薄膜层叠形成第一氧化层，位于所述环形凹槽的内腔中的二次薄膜为第二氧化层；光刻，在光刻后的所述环形凹槽的环形内的所述外延层表面形成合金层，在高温下形成形成势垒层；溅射势垒，在光刻后的环形凹槽的环形内的外延层表面形成势垒层；镀电极，在所述第一氧化层远离外延层的一面形成第一金属层，在所述势垒层远离所述外延层的一面形成第二金属层，在所述第二氧化层的表面形成第三金属层。
在一种可能的实现方式中，在真空低温下注入或扩散P型离子，在1050℃-1100℃的高温下控制所述PN结的位置时。
在一种可能的实现方式中，所述环形凹槽的深度大于所述P区的厚度。
根据本申请实施例提供的肖特基二极管，包括外延层、第一氧化层、势垒层、第一金属层以及第二金属层，其中，外延层设置有PN结，PN结沿外延层厚度方向将外延层划分为P区和N区，外延层还设置有环形凹槽，环形凹槽的开口端设置于P区；第一氧化层设置于P区远离N区的一面，且位于环形凹槽的环形外；势垒层设置于P区远离N区的一面，且位于环形凹槽的环形内；第一金属层设置于第一氧化层远离外延层的一面；第二金属层设置于势垒层远离外延层的一面；填充结构设置于环形凹槽的凹槽内。该肖特基二极管通过PN结的设置，减少了光刻版的使用，从而降低了生产成本，且环形凹槽的设置可改变肖特基二极管势垒层的电场分布，弱化金属场板的作用，即可减小金属场板的尺寸，增加势垒面积，降低正向导通电压。本申请通过PN结以及环形凹槽的设置，进一步提高了反向击穿电压，且同时可有效降低反向漏电电流，提高高温反向偏压等的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。另外，在附图中，相同的部件使用相同的附图标记，且附图并未按照实际的比例绘制。
图1示出本申请实施例提供的一种沟槽式肖特基二极管的俯视图；
图2示出本申请实施例提供的一种沟槽式肖特基二极管的结构示意图；
图3示出本申请现有技术中的肖特基二极管的反向击穿电压测试仿真数据图；
图4示出本申请实施例提供的一种沟槽式肖特基二极管的反向击穿电压测试仿真数据图；
图5示出本申请实施例提供的一种沟槽式肖特基二极管的流程图。
附图标记说明：
1、外延层；11、P区；12、N区；13、环形凹槽；2、第一氧化层；3、势垒层；4、第一金属层；5、第二金属层；6、填充结构；61、第二氧化层；62、第三金属层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1、图2所示，图1示出本申请实施例提供的一种沟槽式肖特基二极管的俯视图，图2示出本申请实施例提供的一种沟槽式肖特基二极管的结构示意图。本申请实施例提供一种肖特基二极管，包括外延层1、第一氧化层2、势垒层3、第一金属层4、第二金属层5以及填充结构6。
其中，提供半导体衬底层，在半导体衬底层的表面形成N型外延层1，衬底层指的是直接购买的衬底基片，如单晶硅，外延层1指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。然后沿外延层1的厚度方向注入或扩散P型离子，例如硼元素和/或铟元素，从而在外延层1的厚度方向处形成PN结，PN结是由N型掺杂区和P型掺杂区紧密接触所构成，其接触界面称为冶金结界面。PN结将外延层1沿厚度方向划分为P区11和N区12。
参照图1、图2，外延层1还设置有环形凹槽13，环形凹槽13开口设置，且开口端位于P区11。环形凹槽13将P区11划分为两个区域，分别为第一区域与第二区域，第一区域位于环形凹槽13的环形内部，第二区域位于环形凹槽13的环形外部。
第一氧化层2设置于P区11远离N区12的一面，且位于环形凹槽13的环形外；势垒层3设置于P区11远离N区12的一面，且位于环形凹槽13的环形内；第一金属层4设置于第一氧化层2远离外延层1的一面；第二金属层5设置于势垒层3远离外延层1的一面；填充结构6设置于环形凹槽13的凹槽内。
第一氧化层2的材质包括二氧化硅，第一金属层4的材质包括铝用作电极，第一氧化层2设置于P区11远离N区12的一面，且位于环形凹槽13的环形外，即设置于P区11的第二区域，第一金属层4设置于第一氧化层2远离外延层1的一面，第一金属层4、第一氧化层2以及外延层1在第二区域内依次层叠设置。
势垒层3包括金属硅化物是金属与外延层经过加热后形成，第二金属层5的材质包括铝用作电极，势垒层3设置于P区11远离N区12的一面，且位于环形凹槽13的环形内，即设置于P区11的第一区域内，第二金属层5设置于势垒层3远离外延层1的一面，第二金属层5、势垒层3以及外延层1在第一区域内依次层叠设置。
本申请通过整面注入P型离子形成PN结，在制备的过程中，相较于现有P+环的制备来说，减少了光刻版的使用，从而降低了生产成本。环形凹槽13的设置可改变肖特基二极管势垒层3的电场分布，弱化金属场板的作用，即可减小金属场板的尺寸，增加势垒面积，降低正向导通电压。本申请通过PN结以及环形凹槽13的设置，进一步提高了反向击穿电压，且同时可有效降低反向漏电电流，提高高温反向偏压等的可靠性。
进一步的，环形凹槽13的深度大于P区11的厚度，即环形凹槽13有一部分伸入N区12中，使得环形凹槽13的部分位于P区11中，部分位于N区12中。若环形凹槽13的深度不大于P区11的厚度，反向击穿电压的提高效果不明显，满足不了产品所需要求。
在一个可选的示例中，参照图1、图2，环形凹槽13呈长方形，且环形凹槽13的长度为600μm-640μm，环形凹槽13的宽度为600μm-640μm。环形凹槽13的俯视图可为长方形或正方形，当为单胞芯片时，例如常规尺寸为28mil的芯片时，环形凹槽13的长度和宽度相等即呈正方形设置，环形凹槽13的周角均为弧角。在一个实施例中，当为双胞芯片时，环形凹槽13的长度和宽度不相等即呈长方体设置。
环形凹槽13的长度为600μm-640μm，环形凹槽13的宽度为600μm-640μm，即环形凹槽13相对两条边的距离宽度在600μm-640μm之间，然而环形凹槽13围设的第一区域为有源区，本申请的有源区的面积相较于现有的有源区的面积来说扩大了。因此，本申请在不增加芯片的常规尺寸为28mil的基础的下，提高了有源区的面积，且在不降低反向击穿电压的基础上，降低了正向导通电压。
若环形凹槽13的长度或/和宽度小于600μm，有源区的面积相较于现有的有缘区面积下增加较少，影响反向击穿电压的提高，若环形凹槽13的长度或/和宽度大于640μm，环形凹槽13的位置会部分处于划片道，造成芯片性能失效。
在一个示例中，环形凹槽13的深度为1.2μm-1.8μm，环形凹槽13的内腔的宽度为15μm-30μm。当环形凹槽13的深度小于1.2μm，即环形凹槽13的深度不大于P区11的厚度，影响击穿电压的提高效果；当环形凹槽13的深度大于1.8μm时，影响填充结构6填充制备效果，使得填充结构6的制备难度增加。
进一步的，填充结构6包括第二氧化层61以及第三金属层62，第二氧化层61设置于环形凹槽13的内腔壁，第三金属层62设置于第三金属层62表面。
第二氧化层61的材质包括二氧化硅，第三金属层62的材质包括铝。第二氧化层61设置于环形凹槽13的内壁，即第二氧化层61覆盖于环形凹槽13的底壁以及侧壁，且第二氧化层61与第一氧化层2连接。第三金属层62设置于环形凹槽13中，即第三金属层62位于第二氧化层61背离环形凹槽13的内壁。第三金属层62分别与第一金属层4以及第二金属层5连接，且第三金属层62、第一金属层4以及第二金属层5的厚度相等。
参照图3-图4，图3示出本申请现有技术中的肖特基二极管的反向击穿电压测试测试仿真数据图，图4示出本申请实施例提供的一种沟槽式肖特基二极管的反向击穿电压测试仿真数据图，图3展示中的现有技术中的肖特基二极管的反向击穿电压为48.5V，图4示出本申请实施例中的一种肖特基二极管的反向击穿电压为62.4V。本申请通过PN结的设置以及在环形凹槽13内设置填充结构6，提高了反向击穿电压提高了13V，极大地提高了反向击穿电压，提高了肖特基二级管的使用效果。
进一步的，第二氧化层61的厚度为3000A-5000A，第一氧化层2的厚度大于第二氧化层61的厚度。第二氧化层61沿自身厚度设置有相对两端，PN结位于第二氧化层61的相对两端之间。第二氧化层61的厚度为3000A-5000A之间，相较于现有的氧化层厚度在300A-500A来说，本申请的第二氧化层61的厚度提高了十倍。因外延层1设置有P区11和N区12，从而使得PN结容易被击穿，因此第二氧化层61的厚度为3000A-5000A之间，以避免PN结不被提前击穿。
参照图，图5示出本申请实施例提供的一种沟槽式肖特基二极管的流程图。关于肖特基二级管的制备方法包括以下步骤：
S1、PN结制备，在外延层1处通过扩散或离子注入的方法整面注入P型离子，从而形成PN结，PN结沿外延层1的厚度方向将外延层1分为P区11和N区12；
S2、初步氧化，对外延层1的P区11远离N区12一侧进行氧化，形成一次薄膜；
S3、开槽设置，对外延层1开设环形凹槽13；
S4、二次氧化，对开槽后的外延层1进行二次氧化形成二次薄膜，位于环形凹槽13的环形外的一次薄膜与二次薄膜层叠形成第一氧化层2，位于环形凹槽13的内腔中的二次薄膜为第二氧化层61；
S5、光刻，将位于环形凹槽13的环形内的外延层1处的一次薄膜与二次薄膜去除；
S6、溅射势垒，在光刻后的环形凹槽13的环形内的外延层表面形成合金层，在高温下形成势垒层3；
S7，扒势垒，通过酸性溶液去除势垒层3处多余的合金；
S8、镀电极，在第一氧化层2远离外延层1的一面形成第一金属层4，在势垒层3远离外延层1的一面形成第二金属层5，在第二氧化层61的表面形成第三金属层62。
具体的，在S1步骤前，外延层1的表面存在少量的氧化层，需在S1步骤前，将外延层1表面的少量的氧化层进行去除。在S1步骤中，在真空低温下，沿外延层1的厚度方向通过注入或扩散的方式注入P型离子，P型离子可以为硼元素和/或铟元素。此时的注入或扩散的方式采用整面注入或扩散的方式，相较于传统的P+环的设置来说，本申请减少了光刻版的使用。
P型离子的注入使得N型外延层1划分处P区11和N区12，在P区11月N区12的密切接触面处形成PN结。但可用过高温对P型离子的扩散或注入的距离进行控制，此时的高温采用1050℃-1100℃的高度控制PN结的具体位置。在初步氧化的时候，温度在1050℃-1100℃，即可在初步氧化的过程中，同时控制PN结的位置。
在S2步骤中，初步氧化，氧化时的温度为1050℃-1100℃，在外延层1的表面氧化出一次薄膜，一次薄膜的位置设置于P区11远离N区12的一面，一次薄膜的材质为二氧化硅。
在S3步骤中，开槽设置，先在外延层1的P区11刻画出环形凹槽13的位置，然后开设环形凹槽13，环形凹槽13呈长方形设置，且环形凹槽13的周角呈圆弧设置。环形凹槽13将P区划分成第一区域与第二区域，第一区域位于环形凹槽13的环形内，第二区域位于环形凹槽13的环形外。进一步的，环形凹槽13的深度大于P区11的厚度。
在S4步骤中，二次氧化，对外延层1进行二次氧化形成二次薄膜，此时，第二区域的二次薄膜与一次薄膜层叠设置形成第一氧化层2，第一氧化层2的材质为二氧化硅。环形凹槽13的底壁与侧壁处的二次薄膜为第二氧化层61，第二氧化层61的材质为二氧化硅。因第一氧化层2通过一次薄膜与二次薄膜层叠设置，第二氧化层61由二次薄膜形成，因此第二氧化层61的厚度小于第一氧化层2的厚度。
由于外延层1设置有PN结，即划分了P区11和N区12，为了避免PN结被击穿，第二氧化层61的厚度为3000A-5000A之间。
在S5步骤中，光刻时，将第一区域的二次薄膜与一次薄膜去除，使得外延层1露出，便于后期溅射势垒。
在S6步骤中，在光刻后的外延层1处进行溅射金属，可选择铂、钛、镍等金属材质形成势垒金属层，对势垒金属层进行加热合金，在加热的条件下，势垒金属层中的部分金属粒子扩散到外延层1中，形成势垒层3。
在S7步骤中，通过酸洗方式去除势垒层3处多余的金属，便于后期镀电极。
在S8步骤中，镀电极时，选用铝材质，在第二区域内形成出第一金属层4，第一金属层4位于第一氧化层2远离外延层1的一面，在第一区域形成第二金属层5，第二金属层5位于势垒层3远离外延层1的一面，在环形凹槽13内形成第三金属层62，第三金属层62位于第二氧化层61的表面。第一金属层4、第二金属层5以及第三金属层62的厚度相等，第一金属层4与第二金属层5通过第三金属层62连接。
应当指出，在说明书中提到的“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等表示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定特征、结构或特性时，结合明确或未明确描述的其他实施例实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。
应当容易地理解，应当按照最宽的方式解释本公开中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。
此外，文中为了便于说明可以使用空间相对术语，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一个元件或特征相对于其他元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的器件的不同取向。装置可以具有其他取向(旋转90度或者处于其他取向上)，并且文中使用的空间相对描述词可以同样被相应地解释。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种肖特基二极管，其特征在于，包括：
外延层，设置有PN结，所述PN结沿所述外延层厚度方向将所述外延层划分为P区和N区，所述外延层还设置有环形凹槽，所述环形凹槽的开口端设置于所述P区；
第一氧化层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形外；
势垒层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形内；
第一金属层，设置于所述第一氧化层远离所述外延层的一面；
第二金属层，设置于所述势垒层远离所述外延层的一面；
填充结构，设置于所述环形凹槽的凹槽内。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述环形凹槽的深度大于所述P区的厚度。
3.根据权利要求2所述的肖特基二极管，其特征在于，所述环形凹槽呈长方形，且所述环形凹槽的长度为600μm-640μm，所述环形凹槽的宽度为600μm-640μm。
4.根据权利要求3所述的肖特基二极管，其特征在于，所述环形凹槽的深度为1.2μm-1.8μm，所述环形凹槽的内腔的宽度为15μm-30μm。
5.根据权利要求1所述的肖特基二极管，其特征在于，所述填充结构包括：
第二氧化层，设置于所述环形凹槽的内腔壁；以及
第三金属层，设置于所述环形凹槽，所述第三金属层位于所述第二氧化层的表面。
6.根据权利要求5所述的肖特基二极管，其特征在于，所述第二氧化层的厚度为3000A-5000A，所述第一氧化层的厚度大于所述第二氧化层的厚度。
7.根据权利要求5所述的肖特基二极管，其特征在于，所述第一金属层、所述第二金属层以及所述第三金属层的厚度相等。
8.一种肖特基二极管的制备方法，其特征在于，包括以下步骤：
PN结制备，在外延层处通过扩散或离子注入的方法整面注入P型离子，从而形成PN结，所述PN结沿所述外延层的厚度方向将所述外延层分为P区和N区；
初步氧化，对所述外延层的P区远离N区一侧进行氧化，形成一次薄膜；
开槽设置，对所述外延层开设环形凹槽；
二次氧化，对开槽后的所述外延层进行二次氧化形成二次薄膜，位于所述环形凹槽的环形外的所述一次薄膜与所述二次薄膜层叠形成第一氧化层，位于所述环形凹槽的内腔中的所述二次薄膜为第二氧化层；
光刻，将位于所述环形凹槽的环形内的所述外延层处的所述一次薄膜与所述二次薄膜去除；
溅射势垒，在光刻后的所述环形凹槽的环形内的所述外延层表面形成合金层，在高温下形成势垒层；
扒势垒，通过酸性溶液去除所述势垒层处多余的合金；
镀电极，在所述第一氧化层远离外延层的一面形成第一金属层，在所述势垒层远离所述外延层的一面形成第二金属层，在所述第二氧化层的表面形成第三金属层。
9.根据权利要求8所述的肖特基二极管的制备方法，其特征在于，在真空低温下注入或扩散P型离子，在1050℃-1100℃的高温下控制所述PN结的位置时。
10.根据权利要求8所述的肖特基二极管的制备方法，其特征在于，所述环形凹槽的深度大于所述P区的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210307568.2A CN114709252A (zh) | 2022-03-25 | 2022-03-25 | 肖特基二极管及肖特基二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210307568.2A CN114709252A (zh) | 2022-03-25 | 2022-03-25 | 肖特基二极管及肖特基二极管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114709252A true CN114709252A (zh) | 2022-07-05 |
Family
ID=82169998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210307568.2A Pending CN114709252A (zh) | 2022-03-25 | 2022-03-25 | 肖特基二极管及肖特基二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114709252A (zh) |
-
2022
- 2022-03-25 CN CN202210307568.2A patent/CN114709252A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508811B2 (en) | Semi-floating-gate device and its manufacturing method | |
| US6639278B2 (en) | Semiconductor device | |
| US8008734B2 (en) | Power semiconductor device | |
| US7737465B2 (en) | Semiconductor apparatus and manufacturing method thereof | |
| US11393736B2 (en) | Method of manufacturing a semiconductor device having an integrated pn diode temperature sensor | |
| US8993427B2 (en) | Method for manufacturing rectifier with vertical MOS structure | |
| TW201635560A (zh) | 半導體裝置及其製造方法 | |
| US10236342B2 (en) | Electronic device including a termination structure | |
| KR20160105893A (ko) | 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스 | |
| US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
| US20230119046A1 (en) | Low leakage schottky diode | |
| CN112002767B (zh) | 齐纳二极管及其制造方法 | |
| CN114709252A (zh) | 肖特基二极管及肖特基二极管的制备方法 | |
| JP2678550B2 (ja) | 基準ダイオード及び保護ダイオードを持つツェナーダイオード | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| KR101184378B1 (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| CN114639719A (zh) | 沟槽式肖特基二极管及沟槽式肖特基二极管的制备方法 | |
| US20240178327A1 (en) | Semiconductor device | |
| JPWO2019116481A1 (ja) | ワイドギャップ半導体装置 | |
| JP2011258662A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US11158703B2 (en) | Space efficient high-voltage termination and process for fabricating same | |
| EP4369416A1 (en) | Semiconductor die and method of manufacturing the same | |
| US11264494B2 (en) | Wide-gap semiconductor device | |
| TWI466294B (zh) | 用於半導體元件之多溝渠終端結構及其製作方法 | |
| JPS63138771A (ja) | シヨツトキバリア形半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |