JPH05152585A - 定電圧ダイオード - Google Patents
定電圧ダイオードInfo
- Publication number
- JPH05152585A JPH05152585A JP33597591A JP33597591A JPH05152585A JP H05152585 A JPH05152585 A JP H05152585A JP 33597591 A JP33597591 A JP 33597591A JP 33597591 A JP33597591 A JP 33597591A JP H05152585 A JPH05152585 A JP H05152585A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- constant voltage
- voltage diode
- small
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 定電圧ダイオードの低雑音化を図る一方でサ
ージ耐量を向上する。 【構成】 半導体基板１にブレイクダウン電圧の異なる
２以上の接合３，５を形成し、これらの接合を並列接続
する。ブレイクダウン電圧の小さい接合５の面積を可及
的に小さくする。これにより、ブレイクダウン電圧の小
さい接合５の電流密度を上げて低雑音化を図り、ブレイ
クダウン電圧の大きい接合３でサージ耐量を増大させ
る。
ージ耐量を向上する。 【構成】 半導体基板１にブレイクダウン電圧の異なる
２以上の接合３，５を形成し、これらの接合を並列接続
する。ブレイクダウン電圧の小さい接合５の面積を可及
的に小さくする。これにより、ブレイクダウン電圧の小
さい接合５の電流密度を上げて低雑音化を図り、ブレイ
クダウン電圧の大きい接合３でサージ耐量を増大させ
る。
Description
【０００１】
【産業上の利用分野】本発明は定電圧ダイオードに関
し、特に低雑音及び高サージ耐量の定電圧ダイオードに
関する。
し、特に低雑音及び高サージ耐量の定電圧ダイオードに
関する。
【０００２】
【従来の技術】従来の定電圧ダイオードは、例えば図６
に示すように、Ｎ型半導体基板１の表面に絶縁膜６を形
成し、この絶縁膜６の開口を通してＰ型不純物を拡散し
てＰ型層４を形成することでＰＮ接合を構成している。
Ｐ型層４には表面電極７を接続し、Ｎ型半導体基板１の
裏面には裏面電極８を形成している。図７はこの定電圧
ダイオードのブレイクダウン特性図である。
に示すように、Ｎ型半導体基板１の表面に絶縁膜６を形
成し、この絶縁膜６の開口を通してＰ型不純物を拡散し
てＰ型層４を形成することでＰＮ接合を構成している。
Ｐ型層４には表面電極７を接続し、Ｎ型半導体基板１の
裏面には裏面電極８を形成している。図７はこの定電圧
ダイオードのブレイクダウン特性図である。
【０００３】このような定電圧ダイオードでは、接合の
雑音を抑制して低雑音特性を得るために、接合面積を小
さくしている。即ち、図８に示すように定電圧ダイオー
ドに発生する雑音は通電する電流密度により発生する雑
音形態が相違する。接合のブレイクダウン直後のイオン
注入状態はキャリアの揺らぎによるショット雑音が発生
し（ショット雑音）、更に電流密度を上げると接合全体
が均一にブレイクダウンするようになり、雑音の低い領
域（低雑音領域）となる。更に、電流密度を上げると発
熱による熱雑音が発生する。したがって、従来の定電圧
ダイオードは、接合面積を可及的に小さくして電流密度
を上げ、低雑音化を行っている。
雑音を抑制して低雑音特性を得るために、接合面積を小
さくしている。即ち、図８に示すように定電圧ダイオー
ドに発生する雑音は通電する電流密度により発生する雑
音形態が相違する。接合のブレイクダウン直後のイオン
注入状態はキャリアの揺らぎによるショット雑音が発生
し（ショット雑音）、更に電流密度を上げると接合全体
が均一にブレイクダウンするようになり、雑音の低い領
域（低雑音領域）となる。更に、電流密度を上げると発
熱による熱雑音が発生する。したがって、従来の定電圧
ダイオードは、接合面積を可及的に小さくして電流密度
を上げ、低雑音化を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、接合面
積を小さくすると、定電圧ダイオードのサージ耐量が低
くなるという問題が生じる。即ち、接合面積ＡJ とサー
ジ耐量（非繰り返しピーク逆電力：ＰRSM ）は比例の関
係にあり、次式で示される。 ＰRSM Ｍ＝α・ＡJ （α：定数） つまり、接合面積ＡJ を小さくすれば、ＰRSM が低下さ
れることになる。本発明の目的は、低雑音化を図る一方
でサージ耐量を向上した定電圧ダイオードを提供するこ
とにある。
積を小さくすると、定電圧ダイオードのサージ耐量が低
くなるという問題が生じる。即ち、接合面積ＡJ とサー
ジ耐量（非繰り返しピーク逆電力：ＰRSM ）は比例の関
係にあり、次式で示される。 ＰRSM Ｍ＝α・ＡJ （α：定数） つまり、接合面積ＡJ を小さくすれば、ＰRSM が低下さ
れることになる。本発明の目的は、低雑音化を図る一方
でサージ耐量を向上した定電圧ダイオードを提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明の定電圧ダイオー
ドは、半導体基板にブレイクダウン電圧の異なる２以上
の接合を形成し、これらの接合を並列接続した構成とす
る。この場合、ブレイクダウン電圧の小さい接合の面積
を可及的に小さくする。
ドは、半導体基板にブレイクダウン電圧の異なる２以上
の接合を形成し、これらの接合を並列接続した構成とす
る。この場合、ブレイクダウン電圧の小さい接合の面積
を可及的に小さくする。
【０００６】
【作用】ブレイクダウン電圧の小さい接合の電流密度を
上げて低雑音化を図り、ブレイクダウン電圧の大きい接
合でサージ耐量を増大させる。
上げて低雑音化を図り、ブレイクダウン電圧の大きい接
合でサージ耐量を増大させる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例の断面図である。Ｎ型半
導体基板１の表面に絶縁膜６を形成し、この絶縁膜６の
開口を通してＰ型不純物を導入してＰ型層２，４を形成
し、半導体基板１とＰ型層２，４との間に夫々ＰＮ接合
３，５を形成する。このとき、Ｐ型層４は接合５のブレ
イクダウン電圧ＶZ1が４Ｖ程度となるようにし、かつそ
の面積を可及的に小さくする。又、Ｐ型層２は接合３の
ブレイクダウン電圧ＶZ2が５Ｖ程度となるようにし、か
つその面積を可及的に大きくする。そして、前記各Ｐ型
層２，４を表面電極７で電気接続する。又、半導体基板
１の裏面には裏面電極８を形成する。
る。図１は本発明の第１実施例の断面図である。Ｎ型半
導体基板１の表面に絶縁膜６を形成し、この絶縁膜６の
開口を通してＰ型不純物を導入してＰ型層２，４を形成
し、半導体基板１とＰ型層２，４との間に夫々ＰＮ接合
３，５を形成する。このとき、Ｐ型層４は接合５のブレ
イクダウン電圧ＶZ1が４Ｖ程度となるようにし、かつそ
の面積を可及的に小さくする。又、Ｐ型層２は接合３の
ブレイクダウン電圧ＶZ2が５Ｖ程度となるようにし、か
つその面積を可及的に大きくする。そして、前記各Ｐ型
層２，４を表面電極７で電気接続する。又、半導体基板
１の裏面には裏面電極８を形成する。
【０００８】このように構成される定電圧ダイオードの
ブレイクダウン特性は図２に示す通りである。接合５の
ブレイクダウン電圧ＶZ1は接合３のブレイクダウン電圧
ＶZ2よりも小さいため、低電流領域では接合５がブレイ
クダウンする。接合５は接合面積が小さいため、接合の
電流密度を上げることができ、低雑音の特性が得られ
る。一方、高電流領域では、接合５の動作抵抗が大きく
なりブレイクダウン電圧が高くなる。しかしながら、こ
のときには接合３がブレイクダウンするようになり、高
電流を吸収することができる。したがって、低電流領域
では低雑音特性が得られ、かつ一方では高電流によるサ
ージ耐量を上げることが可能となる。
ブレイクダウン特性は図２に示す通りである。接合５の
ブレイクダウン電圧ＶZ1は接合３のブレイクダウン電圧
ＶZ2よりも小さいため、低電流領域では接合５がブレイ
クダウンする。接合５は接合面積が小さいため、接合の
電流密度を上げることができ、低雑音の特性が得られ
る。一方、高電流領域では、接合５の動作抵抗が大きく
なりブレイクダウン電圧が高くなる。しかしながら、こ
のときには接合３がブレイクダウンするようになり、高
電流を吸収することができる。したがって、低電流領域
では低雑音特性が得られ、かつ一方では高電流によるサ
ージ耐量を上げることが可能となる。
【０００９】因みに、接合３の面積が接合５の面積の５
倍となるように構成したときのサージ耐量をみると、 ＩZ ＝１Ａ（ＰRSM ＝ＩZ ×ＶZ ＝１Ａ×５Ｖ＝５Ｗ） で破壊したものが、 ＩZ ＝５Ａ（ＰRSM ＝ＩZ ×ＶZ ＝５Ａ×５Ｖ＝２５
Ｗ） の耐量に増大させることが可能となる。
倍となるように構成したときのサージ耐量をみると、 ＩZ ＝１Ａ（ＰRSM ＝ＩZ ×ＶZ ＝１Ａ×５Ｖ＝５Ｗ） で破壊したものが、 ＩZ ＝５Ａ（ＰRSM ＝ＩZ ×ＶZ ＝５Ａ×５Ｖ＝２５
Ｗ） の耐量に増大させることが可能となる。
【００１０】図３は本発明の第２実施例の断面図であ
り、図１の構造と等価な部分には同一符号を付してあ
る。この実施例では、低ブレイクダウン電圧側の接合５
Ａを、Ｎ型半導体基板１の表面に形成したＰ型多結晶シ
リコン膜４Ａで形成している点が第１実施例とは異なっ
ている。この構成においても、低電流領域では、接合５
Ａがブレイクダウンし、この接合５Ａの面積を小さくし
ておくことで低雑音特性を得ることができる。又、接合
３によりサージ耐量を上げることが可能となる。
り、図１の構造と等価な部分には同一符号を付してあ
る。この実施例では、低ブレイクダウン電圧側の接合５
Ａを、Ｎ型半導体基板１の表面に形成したＰ型多結晶シ
リコン膜４Ａで形成している点が第１実施例とは異なっ
ている。この構成においても、低電流領域では、接合５
Ａがブレイクダウンし、この接合５Ａの面積を小さくし
ておくことで低雑音特性を得ることができる。又、接合
３によりサージ耐量を上げることが可能となる。
【００１１】図４は本発明の第３実施例の断面図であ
る。この実施例では、第１実施例の構造に加えて更にＰ
型層２Ａを形成し、このＰ型層２Ａによって第１実施例
の接合３よりも更にブレイクダウン電圧が大きい接合３
Ａを形成している。この定電圧ダイオードのブレイクダ
ウン特性は図５に示す通りであり、接合３Ａによって更
に高いサージ耐量を得ることができる。尚、接合の数を
更に増大することでサージ耐量を大きくできることは言
うまでもない。
る。この実施例では、第１実施例の構造に加えて更にＰ
型層２Ａを形成し、このＰ型層２Ａによって第１実施例
の接合３よりも更にブレイクダウン電圧が大きい接合３
Ａを形成している。この定電圧ダイオードのブレイクダ
ウン特性は図５に示す通りであり、接合３Ａによって更
に高いサージ耐量を得ることができる。尚、接合の数を
更に増大することでサージ耐量を大きくできることは言
うまでもない。
【００１２】
【発明の効果】以上説明したように本発明は、半導体基
板にブレイクダウン電圧の異なる２以上の接合を形成
し、これらの接合を並列接続しているので、ブレイクダ
ウン電圧の小さい接合の電流密度を上げて低雑音化を図
り、かつ一方ではブレイクダウン電圧の大きい接合でサ
ージ耐量を増大することができる効果がある。
板にブレイクダウン電圧の異なる２以上の接合を形成
し、これらの接合を並列接続しているので、ブレイクダ
ウン電圧の小さい接合の電流密度を上げて低雑音化を図
り、かつ一方ではブレイクダウン電圧の大きい接合でサ
ージ耐量を増大することができる効果がある。
【図１】本発明の定電圧ダイオードの第１実施例の断面
図である。
図である。
【図２】図１の定電圧ダイオードのブレイクダウン特性
図である。
図である。
【図３】本発明の第２実施例の断面図である。
【図４】本発明の第３実施例の断面図である。
【図５】図４の定電圧ダイオードのブレイクダウン特性
図である。
図である。
【図６】従来の定電圧ダイオードの一例の断面図であ
る。
る。
【図７】図６の定電圧ダイオードのブレイクダウン特性
図である。
図である。
【図８】定電圧ダイオードの雑音−電流密度特性図であ
る。
る。
１ Ｎ型半導体基板 ２，２Ａ，４，４Ａ Ｐ型層 ３，３Ａ，５，５Ａ ＰＮ接合 ６ 絶縁膜 ７ 表面電極 ８ 裏面電極
Claims (2)
- 【請求項１】 Ｐ型半導体とＮ型半導体の接合からなる
定電圧ダイオードにおいて、半導体基板にブレイクダウ
ン電圧の異なる２以上の接合を形成し、これらを並列接
続したことを特徴とする定電圧ダイオード。 - 【請求項２】 ブレイクダウン電圧の小さい接合の面積
を可及的に小さくする請求項１の定電圧ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33597591A JPH05152585A (ja) | 1991-11-27 | 1991-11-27 | 定電圧ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33597591A JPH05152585A (ja) | 1991-11-27 | 1991-11-27 | 定電圧ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152585A true JPH05152585A (ja) | 1993-06-18 |
Family
ID=18294405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33597591A Pending JPH05152585A (ja) | 1991-11-27 | 1991-11-27 | 定電圧ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685290A (ja) * | 1991-12-16 | 1994-03-25 | Philips Gloeilampenfab:Nv | ツェナーダイオード |
-
1991
- 1991-11-27 JP JP33597591A patent/JPH05152585A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685290A (ja) * | 1991-12-16 | 1994-03-25 | Philips Gloeilampenfab:Nv | ツェナーダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209377A (ja) | 静電気保護回路 | |
| JPH09199674A (ja) | 半導体装置の保護素子 | |
| JP3404036B2 (ja) | Ｐｉｓｏ静電的放電保護デバイス | |
| JPH05152585A (ja) | 定電圧ダイオード | |
| JPH10321805A (ja) | 入力保護回路 | |
| JPH0677472A (ja) | サージ防護素子 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP2784458B2 (ja) | サージ防護素子 | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH027191B2 (ja) | ||
| JPS6327865B2 (ja) | ||
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| JPH0410228B2 (ja) | ||
| KR100252877B1 (ko) | 반도체 소자의 이에스디 보호회로 | |
| JPH0770707B2 (ja) | Ｃｍｏｓ入力保護回路 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS59105369A (ja) | 半導体装置 | |
| JPH07115211A (ja) | ショットキ半導体装置 | |
| JPH03124056A (ja) | 保護素子 | |
| JPH04368170A (ja) | 半導体保護回路 | |
| JPH04162681A (ja) | 半導体装置 | |
| JPH0468791B2 (ja) | ||
| JPS6342423B2 (ja) | ||
| JPS62239566A (ja) | 半導体装置 |