JPS6141247Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、半導体集積回路に関し、Ｐ形基板
（サブストレート）にNPNトランジスタが形成さ
れている集積回路において、寄生によつて生じる
PNPトランジスタが動作状態となつて、集積回路
に悪影響を及ぼすことを、安価な手段で防止でき
る集積回路を提供するものである。

一般に、Ｐ形基板にNPNトランジスタ等が形
成されている集積回路において、該NPNトラン
ジスタが飽和状態で動作すると、集積回路の構造
上、寄生によつて形成されたPNPトランジスタが
動作状態となり、Ｐ形基板に大電流が流れ込ん
で、集積回路に悪影響を及ぼすことが知られてい
る。

第１図は、この種集積回路の断面図であり、Ｐ
形基板１中に、Ｎ形層２、Ｐ形層３、およびＮ形
層４の順に形成されている。Ｎ形層２はNPNト
ランジスタのコレクタを、Ｐ形層３はベースを、
Ｎ形層４はエミツタを構成しており、夫々コレク
タ電極５、ベース電極６、エミツタ電極７に接続
されている。従つて、Ｎ形層（コレクタ）２、Ｐ
形層（ベース）３およびＮ形層（エミツタ）４に
よつて、便宜上トランジスタ記号Q₁で仮想的に
示した方向の極性を持つたトランジスタが形成さ
れる。なお、素子表面は、二酸化硅素（SiO₂）被
膜８で保護されている。

ところがこの構成において、Ｐ形層３がエミツ
タとして、Ｎ形層２がベースとして、Ｐ形基板１
がコレクタとして夫々作用し、トランジスタ記号
Q₂で仮想的に示す方向の極性を持つたPNPトラ
ンジスタができていることがわかる。以上の構成
を回路図に置き換えて示すと、第２図のようにな
る。なお、図中の符号は第１図の同一機能部と対
応させてある。第２図で動作を説明すると、まず
トランジスタQ₁が通常の動作状態においては、
エミツタ４とベース３間の電圧Ｖ_BEは、エミツタ
４とコレクタ２間の電圧Ｖ_CEよりも低くなつてい
る。その結果、寄生トランジスタQ₂のベース
２′とエミツタ３′間は逆バイアスされるので、寄
生トランジスタQ₂は動作状態とならず、無視で
きる。ところが、トランジスタQ₁が飽和状態に
なると、トランジスタQ₁のコレクタ２の電圧
が、エミツタ４の電圧とほぼ等しくなるので、寄
生トランジスタQ₂のベース２′とエミツタ３′間
には、順バイアスの電圧（Ｖ_BE′）が印加される
ことになる。その結果、寄生トランジスタQ₂が
動作状態となり、Ｐ形基板１に大電流が流れ込む
ことになる。すると、最低電位としてGND（接
地）等に使用されている基板１は、基板内で電位
差を生じることになり、一様な電位を保てないの
で、集積回路の正常な動作に支障を来たすことに
なる。

その防止策として、従来から、第３図のよう
に、NPNトランジスタQ₁のベース３とコレクタ
２間にシヨツトキーバリアダイオード９を形成す
ることが提案されている。即ち、シヨツトキーバ
リアダイオード９の順方向の立ち上がり電圧が、
トランジスタQ₁等の通常のシリコントランジス
タよりも小さい、という特性を有していることに
着目して、利用したものである。

いま、トランジスタQ₁が飽和状態に近づく
と、該トランジスタQ₁のコレクタ２の電圧Ｖ_CE
がエミツタ４の電位に近づき、コレクタ２の電圧
がベース３の電圧Ｖ_BEよりも低くなり始めると
（Ｖ_CE＜Ｖ_BE）、シヨツトキーバリアダイオード９
と、寄生トランジスタQ₂のエミツタ３′およびベ
ース２′間に順バイアスの電圧（Ｖ_BE′）が印加さ
れていく。ところが、シヨツトキーバリアダイオ
ード９の順方向の立ち上がり電圧Ｖ_Dは寄生トラ
ンジスタQ₂の順方向の立ち上がり電圧（_BE′）よ
りも小さい（Ｖ_D＜Ｖ_BE′）ので、寄生トランジス
タQ₂が、導通状態となる前に、シヨツトキーバ
リアダイオード９が導通状態となる。そのため、
寄生によるトランジスタQ₂が動作状態になるの
が防止され、基板１に電流が流れ込まなくなる。
このように、シヨツトキーバリアダイオードのも
つ順方向電圧の小さい特性を利用して、寄生によ
るPNPトランジスタの動作を阻止できるが、シヨ
ツトキーバリアダイオードのような、特殊な特性
を有する半導体を、集積回路のチツプに、他のト
ランジスタ等と一緒に形成すると、集積回路の製
造工程が増えたり、特殊な処理を施す必要があつ
たりするので、コストアツプとなる欠点がある。

そこで、本考案は、集積回路の製造工程におい
て、特別な工程や、特殊な処理を施す必要がな
く、普通のトランジスタないしダイオードや抵抗
を利用することによつて寄生トランジスタの動作
を防止できる安価な集積回路を実現するものであ
る。

以下本考案による集積回路の詳細を図示実施例
に基づいて説明する。第４図は、本考案による集
積回路を回路図によつて例示したものである。

図において、トランジスタQ₁は、第１図と同
様にＰ形基板１上に形成された、目的とする
NPNトランジスタである。このトランジスタQ₁
のベース電極６とベース３間に抵抗Ｒ_Bを、また
このトランジスタQ₁のベース電極６とコレクタ
２間に、トランジスタQ₁のPN接合と同じ特性を
有するダイオード１０を夫々形成し、接続してあ
る。ダイオード１０は、トランジスタQ₁と同一
の順方向電圧の特性を有するものであり、抵抗Ｒ
_Bとダイオード１０は、特殊な処理や、特別な工
程を必要としないで、NPNトランジスタ等が形
成される過程で形成されるものである。また、ダ
イオード１０は、従来から行われているようにト
ランジスタの２つの電極を利用することによつて
代用するものを含むものとする。Q₂は、前記同
様寄生によつて形成されるPNPトランジスタであ
る。

次に、本考案による集積回路の動作を説明す
る。トランジスタQ₁が通常の動作状態にあると
きは、ベース３の電圧_BEはコレクタ２とエミツタ
４間の電圧Ｖ_CEよりも低くなつている（Ｖ_BE＜Ｖ
_CE）ので、寄生トランジスタQ₂のエミツタ３′と
ベース２′間は逆バイアスされ、寄生トランジス
タQ₂は動作状態とならない。いま、トランジス
タQ₁が飽和状態に近い状態で動作すると、ベー
ス電極６の電圧（Ｖ_B′_E＝Ｖ_BE＋Ｒ_B×ｉ_B）が上
昇して、トランジスタQ₁のベース電流ｉ_Bが著し
く増加するため、トランジスタQ₁のコレクタ電
流も著しく増加する。そのため、トランジスタ
Q₁のコレクタ２の電圧（Ｖ_CE）が低下して、ト
ランジスタQ₁のエミツタ４の電位にほぼ等しい
状態に近づく。従つて、寄生トランジスタQ₂の
エミツタ３′とベース２′間に順方向の電圧（Ｖ_BE
′）が印加され始める。ところが、トランジスタ
Q₁のベース電極６とコレクタ２間に挿入されて
いるダイオード１０にも順方向の電圧（Ｖ_B′_E）
が印加されている。そのため、寄生トランジスタ
Q₂のエミツタ３′とベース２′間に順方向の電圧
（Ｖ_BE′）が印加され始めても、ダイオード１０
に、ベース電極６の電圧Ｖ_B′_E（Ｖ_B′_E＝Ｖ_BE＋Ｒ
_B×ｉ_B＞Ｖ_BE）が印加されているので、Ｖ_BE′の
電圧によつて、寄生トランジスタQ₂が動作状態
になる前に、ダイオード１０が導通される。従つ
て、寄生トランジスタQ₂が動作状態になるのを
未然に阻止できる。

以上のように、本考案によれば、目的とするト
ランジスタのベースに抵抗Ｒ_Bを接続し、該抵抗
およびトランジスタと並列にダイオード１０を接
続することにより、従来例のように特殊な半導体
を形成するための特別な処理や工程を必要としな
いで、寄生によるトランジスタの動作を未然に阻
止でき、安価で、しかも信頼性の高い半導体集積
回路を提供することができる。

【図面の簡単な説明】

第１図はNPNトランジスタが形成されている
集積回路の断面図、第２図は第１図に形成されて
いるトランジスタを回路図によつて示した図、第
３図は従来例の回路を示す図、第４図は本考案に
よる回路を例示した図である。 図において、Q₁はNPNトランジスタ、Q₂は寄
生によるPNPトランジスタ、Ｒ_Bは抵抗、１はＰ
形基板、２はＮ形層（コレクタ）、３はＰ形層
（ベース）、４はＮ形層（エミツタ）、１０はダイ
オードである。

Claims (1)

【実用新案登録請求の範囲】
1. Ｐ形基板上に形成されているNPNトランジス
   タにおいて、該NPNトランジスタのコレクタに
   ダイオードのカソードが接続され、しかも該ダイ
   オードのアノードと前記NPNトランジスタのベ
   ース間に抵抗が接続されており、該ダイオードが
   前記NPNトランジスタと同一特性のPN接合によ
   つて構成されていることを特徴とする半導体集積
   回路。