CN219591406U - 一种带有可编程内置电阻栅的igbt - Google Patents
一种带有可编程内置电阻栅的igbt Download PDFInfo
- Publication number
- CN219591406U CN219591406U CN202320950988.2U CN202320950988U CN219591406U CN 219591406 U CN219591406 U CN 219591406U CN 202320950988 U CN202320950988 U CN 202320950988U CN 219591406 U CN219591406 U CN 219591406U
- Authority
- CN
- China
- Prior art keywords
- igbt
- grid
- programmable
- gate
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 56
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 238000012360 testing method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 4
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 2
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101150092599 Padi2 gene Proteins 0.000 description 2
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本实用新型涉及一种带有可编程内置电阻栅的IGBT，其通过在栅金属PAD与栅极总线之间设置若干组可编程电阻栅，使得该IGBT在出厂后，操作人员可通过烧录PAD对若干组可编程电阻栅进行编程，进而对内置栅极电阻进行调节，以使其与相应的应用场景相适应。
Description
技术领域
本实用新型涉及一种IGBT，尤其涉及一种带有可编程内置电阻栅的IGBT。
背景技术
栅极电阻Rg在IGBT的开通关断的过程中起到重要的作用，特别是IGBT的开通能耗与Rg息息相关。栅极电阻Rg通常分为置于芯片上的内部栅极电阻Rgin和系统厂商在系统层使用的外部栅极电阻Rgex，这些电阻一般在设定好之后就很难改变，特别是Rgin，它是芯片厂商在芯片制备过程中形成，受到器件结构的约束而无法改变。对Rg进行精细调整，可以使得芯片厂商将芯片用于多种应用场景而不改变系统层的设置。
公开号“CN216749899U”、名称为“内置可调栅极电阻的IGBT版图结构”，其公开的IGBT版图，通过更改栅极Poly的光罩版，更改栅极电阻区域的宽度，从而实现对栅极电阻阻值的改变。虽然通过该IGBT版图可制备具有不同栅极电阻的IGBT，但其制成后，后期无法改变内置栅极电阻的大小。
为此，需要设计一种新的IGBT芯片，其在制备完成后仍可通过编程的方式减小内置栅极电阻，以使其满足相应应用场景的需求。
实用新型内容
为解决上述技术问题，本实用新型的目的是提供一种制备后内置栅极电阻可调的带有可编程内置电阻栅的IGBT。
本实用新型的带有可编程内置电阻栅的IGBT，包括芯片本体，芯片本体包括衬底、位于衬底上方的栅金属PAD及栅极总线，栅金属PAD与栅极总线之间设有若干组可编程电阻栅，可编程电阻栅包括具有第一掺杂类型的多晶硅层，多晶硅层与衬底之间设有氧化层，多晶硅层的一端与栅金属PAD连接，另一端与栅极总线连接，多晶硅层的中部设有具有第二掺杂类型的掺杂区，带有可编程内置电阻栅的IGBT还包括若干烧录PAD，各可编程电阻栅的多晶硅层分别通过电熔丝连接对应的烧录PAD。
该带有可编程内置电阻栅的IGBT的优点在于，其通过在栅金属PAD与栅极总线之间设置若干组可编程电阻栅，使得该IGBT在出厂后，操作人员可通过烧录PAD对若干组可编程电阻栅进行编程，进而对内置栅极电阻进行调节，以使其与相应的应用场景相适应。相较于现有的IGBT，其内置栅极电阻在出厂后可通过编程方式调节，因此应用范围更广。
进一步的，本实用新型的带有可编程内置电阻栅的IGBT，所述多晶硅层为N型多晶硅层，所述掺杂区为P型掺杂区。
N型多晶硅层及P型掺杂区的设置实现了多个背靠背二极管，以将可烧录的内置电阻从并联中断开，其个数取决于栅极电压及单组背靠背二极管的击穿电压，一般要保证总击穿高于栅极电压。此外其也可为P型多晶硅层及N型掺杂区，此时形成多个面对面式二极管。
进一步的，本实用新型的带有可编程内置电阻栅的IGBT，所述电熔丝为多晶硅电熔丝。
电熔丝由带有转角的多晶硅形成，其宽度和转角个数根据熔断电流大小进行设置。
进一步的，本实用新型的带有可编程内置电阻栅的IGBT，所述多晶硅层的表面设有介质层，所述栅金属PAD及栅极总线分别通过穿透介质层的接触孔与多晶硅层连接。
介质层实现了多晶硅层与栅金属PAD、栅极总线的隔离，栅金属PAD及栅极总线分别通过两个接触孔实现与多晶硅层的连接。
进一步的，本实用新型的带有可编程内置电阻栅的IGBT，还包括与栅极总线连接的测试PAD。
测试PAD的设置，实现了对可编程电阻栅的检测功能，上述烧录PAD、测试PAD、栅金属PAD及栅极总线均由金属材料，如铝、金或铜等制成。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚地了解本实用新型的技术手段，并依照说明书的内容予以具体实施，以下以本实用新型的实施例对其进行详细说明。
附图说明
图1是带有可编程内置电阻栅的IGBT的平面示意图；
图2是图1中一组可编程电阻栅的局部平面图；
图3是图2中A-A向的局部剖视图；
图4是图3中B部的局部放大图；
图5是烧录前可编程电阻栅的电路模型图；
图6是烧录后可编程电阻栅的电路模型图。
图中，衬底1，栅金属PAD2，栅极总线3，多晶硅层4，氧化层5，掺杂区6，烧录PAD7，电熔丝8，介质层9，接触孔10，测试PAD11。
具体实施方式
下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
参见图1至6，本实施例的带有可编程内置电阻栅的IGBT，包括芯片本体，芯片本体包括衬底1、位于衬底上方的栅金属PAD2及栅极总线3，栅金属PAD与栅极总线之间设有若干组可编程电阻栅，可编程电阻栅包括具有第一掺杂类型的多晶硅层4，多晶硅层与衬底之间设有氧化层5，多晶硅层的一端与栅金属PAD连接，另一端与栅极总线连接，多晶硅层的中部设有具有第二掺杂类型的掺杂区6，带有可编程内置电阻栅的IGBT还包括若干烧录PAD7，各可编程电阻栅的多晶硅层分别通过电熔丝8连接对应的烧录PAD。
本实用新型的带有可编程内置电阻栅的IGBT，通过在栅金属PAD与栅极总线之间设置若干组可编程电阻栅，使得该IGBT在出厂后，操作人员可通过烧录PAD对若干组可编程电阻栅进行编程，进而对内置栅极电阻进行调节，以使其与相应的应用场景相适应。相较于现有的IGBT，其内置栅极电阻在出厂后可通过编程方式调节，因此应用范围更广。
其中，栅极总线用于与芯片本体元胞区内的栅极连接，该栅极可为平面式或沟槽式栅极。
可编程电阻栅的多晶硅层用于连接栅金属PAD及栅极总线，其具有第一掺杂类型，本实施例中多晶硅层为N型多晶硅层。
多晶硅层中部的掺杂区为第二掺杂类型，如P型掺杂。本实施例中，掺杂区通过在栅多晶硅中部进行P型注入形成P型掺杂区。
多晶硅层中部的P型掺杂区使得栅多晶硅中部能够形成多个背对背二极管，以将多晶硅层断开，从而使其具有RG0的电阻。
烧录PAD用于外部烧录程序通过电熔丝对可编程内置电阻栅进行烧录，以调整可编程电阻栅的电阻值，进而实现对IGBT内置栅极电阻阻值的调整，其可设置于芯片本体的表面。
具体的，外部烧录程序通过烧录PAD及电熔丝对多晶硅层施加高电压，由于电熔丝与多晶硅层的连接部位于掺杂区一侧，其中背对背的二极管反向偏置，高的反向偏压可使二极管失效而永久短路，而且，大的失效电流将使电熔丝熔断，这样一方面可起到限流的作用，保护烧录电路，另一方面可以标识背对背二极管已被烧录的状态。
短路后，可烧录的内置电阻RG1便与原RG0并联，从而降低多晶硅层及可编程电阻栅的电阻值。操作人员可通过烧录相应数量的可编程电阻栅来达到对IGBT内置栅极电阻阻值的调整。
作为优选，本实施例的带有可编程内置电阻栅的IGBT，多晶硅层为N型多晶硅层，掺杂区为P型掺杂区。
N型多晶硅层及P型掺杂区的设置实现了多个背靠背二极管(即两个P端连接的二极管)，以将可烧录的内置电阻从并联中断开，其个数取决于栅极电压及单组背靠背二极管的击穿电压，一般要保证总击穿高于栅极电压。此外其也可为P型多晶硅层及N型掺杂区，此时形成多个面对面式二极管。
作为优选，本实施例的带有可编程内置电阻栅的IGBT，电熔丝为多晶硅电熔丝。
电熔丝由带有转角的多晶硅形成，其宽度和转角个数根据熔断电流大小进行设置。
作为优选，本实施例的带有可编程内置电阻栅的IGBT，多晶硅层的表面设有介质层9，栅金属PAD及栅极总线分别通过穿透介质层的接触孔10与多晶硅层连接。
介质层实现了多晶硅层与栅金属PAD、栅极总线的隔离，栅金属PAD及栅极总线分别通过两个接触孔实现与多晶硅层的连接。
作为优选，本实施例的带有可编程内置电阻栅的IGBT，还包括与栅极总线连接的测试PAD11。
测试PAD的设置，实现了对可编程电阻栅的检测功能，上述烧录PAD、测试PAD、栅金属PAD及栅极总线均由金属材料，如铝、金或铜等制成。
栅极总线一端连接源区，一端连接测试PAD，操作人员通过在烧录PAD和测试PAD之间加压可以检测电熔丝的状态，也可以通过这两个PAD熔断电熔丝来禁止对应背对背二极管的短路。
具体的，在测试PAD与烧录PAD加压测电流，可以判断电熔丝是否已被烧录过，如果被烧录过测试PAD与烧录PAD之间则为断路状态。
如果需要禁止背对背二极管短路，可以通过测试PAD和烧录PAD加压，将电熔丝提前熔断，则背对背二极管的烧录回路被破坏，以此禁止背对背二极管进行正常的烧录程序。
以上仅是本实用新型优选的实施方式，用于辅助本领域技术人员实现相应的技术方案，而并不用于限制本实用新型的保护范围，本实用新型的保护范围由所附权利要求限定。应当指出，对于本领域的普通技术人员来说，在本实用新型的技术方案基础上，可做出若干与其等同的改进和变型，这些改进和变型也应视为本实用新型的保护范围。同时，应当理解，虽然本说明书按照上述实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (5)
1.一种带有可编程内置电阻栅的IGBT，包括芯片本体，芯片本体包括衬底(1)、位于衬底上方的栅金属PAD(2)及栅极总线(3)，其特征在于：栅金属PAD与栅极总线之间设有若干组可编程电阻栅，可编程电阻栅包括具有第一掺杂类型的多晶硅层(4)，多晶硅层与衬底之间设有氧化层(5)，多晶硅层的一端与栅金属PAD连接，另一端与栅极总线连接，多晶硅层的中部设有具有第二掺杂类型的掺杂区(6)，带有可编程内置电阻栅的IGBT还包括若干烧录PAD(7)，各可编程电阻栅的多晶硅层分别通过电熔丝(8)连接对应的烧录PAD。
2.根据权利要求1所述的带有可编程内置电阻栅的IGBT，其特征在于：所述多晶硅层为N型多晶硅层，所述掺杂区为P型掺杂区。
3.根据权利要求1所述的带有可编程内置电阻栅的IGBT，其特征在于：所述电熔丝为多晶硅电熔丝。
4.根据权利要求1所述的带有可编程内置电阻栅的IGBT，其特征在于：所述多晶硅层的表面设有介质层(9)，所述栅金属PAD及栅极总线分别通过穿透介质层的接触孔(10)与多晶硅层连接。
5.根据权利要求1所述的带有可编程内置电阻栅的IGBT，其特征在于：还包括与栅极总线连接的测试PAD(11)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320950988.2U CN219591406U (zh) | 2023-04-25 | 2023-04-25 | 一种带有可编程内置电阻栅的igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320950988.2U CN219591406U (zh) | 2023-04-25 | 2023-04-25 | 一种带有可编程内置电阻栅的igbt |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219591406U true CN219591406U (zh) | 2023-08-25 |
Family
ID=87695042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320950988.2U Active CN219591406U (zh) | 2023-04-25 | 2023-04-25 | 一种带有可编程内置电阻栅的igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219591406U (zh) |
-
2023
- 2023-04-25 CN CN202320950988.2U patent/CN219591406U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0145069B1 (ko) | 기판온도 감지소자를 구비한 반도체 구조물 및 그 형성공정 | |
| US8432651B2 (en) | Apparatus and method for electronic systems reliability | |
| US8368116B2 (en) | Apparatus and method for protecting electronic circuits | |
| US7985644B1 (en) | Methods for forming fully segmented salicide ballasting (FSSB) in the source and/or drain region | |
| US20090140382A1 (en) | Electric fuse device made of polysilicon silicide | |
| WO2001050533A1 (en) | Apparatus for current ballasting esd sensitive devices | |
| EP1831927B1 (en) | An anti-fuse cell and its manufacturing process | |
| US20040224444A1 (en) | Fuse layout and method of trimming | |
| US6235557B1 (en) | Programmable fuse and method therefor | |
| KR910009931B1 (ko) | 정전 방전 입력 보호회로 | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| US20050274966A1 (en) | Fuse and write method for fuse | |
| KR0155991B1 (ko) | 절연 게이트 트랜지스터용 mos 파일럿 구조체 | |
| CN219591406U (zh) | 一种带有可编程内置电阻栅的igbt | |
| US10816589B2 (en) | Structure and method for testing semiconductor device | |
| CN116845097A (zh) | 一种带有可编程内置电阻栅的igbt | |
| US5153696A (en) | MOS FET with current sensing terminal | |
| US3881175A (en) | Integrated circuit SOS memory subsystem and method of making same | |
| CN107785362B (zh) | 用于提升静电放电保护能力的版图结构 | |
| JPS63285963A (ja) | 集積回路装置 | |
| KR100342638B1 (ko) | 입/출력 보호 장치 | |
| JP3880943B2 (ja) | 静電気放電保護素子及び半導体装置 | |
| WO1990010311A1 (en) | Mos field effect transistor controlled thyristor | |
| US5341020A (en) | Integrated multicellular transistor chip for power switching applications | |
| US20050133882A1 (en) | Integrated circuit fuse and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |