TW201715626A - 測試線結構 - Google Patents

Abstract

晶圓的測試線結構。一第一測試接合墊係形成在一晶圓的一切割道。一第二測試接合墊係形成在上述切割道。一待測電晶體係形成在上述切割道且耦接於上述第一測試接合墊與上述第二測試接合墊之間。一元件係形成在上述切割道且耦接於上述第一測試接合墊與上述待測電晶體之間。一第三測試接合墊係形成在上述切割道且耦接於上述元件與上述待測電晶體之間。當一第一電壓施加於上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊來量測流經上述待測電晶體的一電流。上述第一電壓係根據來自上述第三測試接合墊的一第二電壓所決定。

Description

測試線結構

本揭露有關於一種測試線結構，且特別有關於一種用於晶圓接受測試之測試線結構。

在標準的半導體製程中，為了評估每道程序的效率並確認在這些程序之後元件的性能，可對晶圓執行晶圓接受測試(wafer acceptance test，WAT)。晶圓接受測試的主要目的是確認半導體製程的穩定性以及提高元件的良率。藉由晶圓接受測試，在某種程度上可確保晶圓的品質和穩定性。

本揭露提供一種晶圓上的測試線結構。上述測試線結構包括一第一測試接合墊、一第二測試接合墊、一待測電晶體、一元件以及一第三測試接合墊。上述第一測試接合墊係形成在一晶圓的一切割道。上述第二測試接合墊係形成在上述切割道。上述待測電晶體係形成在上述切割道且耦接於上述第一測試接合墊以及上述第二測試接合墊之間。上述元件係形成在上述切割道且耦接於上述第一測試接合墊以及上述待測電晶體之間。上述第三測試接合墊係形成在上述切割道且耦接於上述元件以及上述待測電晶體之間。當一第一電壓施加於上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊來量測流經上述待測電晶體的一電流，其中上述第一 電壓係根據來自上述第三測試接合墊的一第二電壓所決定。

在一些實施例中，上述元件是上述切割道中的一走線，以及上述走線具有一寄生電阻。

在一些實施例中，上述元件是一第一開關，以及當上述第一開關導通時，量測流經上述待測電晶體的上述電流。

在一些實施例中，上述測試線結構更包括：一第四測試接合墊，形成在上述切割道，其中一第三電壓係施加於上述第四測試接合墊；一第二開關，形成在上述切割道且耦接於上述第四測試接合墊以及上述待測電晶體的閘極之間；以及，一第三開關，形成在上述切割道且耦接於上述第二測試接合墊以及上述待測電晶體的閘極之間。

在一些實施例中，當上述第一開關以及上述第二開關導通而上述第三開關不導通時，量測流經上述待測電晶體的上述電流。

在一些實施例中，上述第一電壓係由一測試裝置所提供，以及上述測試裝置從上述第三測試接合墊接收上述第二電壓，並根據所接收的上述第二電壓來調整上述第一電壓的電壓位準，直到所接收的上述第二電壓達到一預定值。

在一些實施例中，上述測試裝置係根據上述第一電壓以及所接收之上述第二電壓之間的電壓差來調整上述第一電壓的電壓位準。

再者，本揭露提供一種執行晶圓接受測試的方法。提供形成在一晶圓之一切割道的一測試線結構。上述測試 線結構包括一第一測試接合墊、一第二測試接合墊、一待測電晶體，耦接於上述第一測試接合墊以及上述第二測試接合墊之間、一元件，耦接於上述第一測試接合墊以及上述待測電晶體之間，以及一第三測試接合墊，耦接於上述元件以及上述待測電晶體之間。當施加一第一電壓至上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊而得到流經上述待測電晶體的一電流，其中上述第一電壓係根據來自上述第三測試接合墊之一第二電壓所決定。根據所得到之上述電流以及來自上述第三測試接合墊的上述第二電壓，判斷上述測試線結構是否正常。

在一些實施例中，上述元件是在上述切割道中的一走線，以及上述走線具有一寄生電阻。

在一些實施例中，上述元件是一第一開關，以及當施加上述第一電壓至上述第一測試接合墊時，經由上述第二測試接合墊而得到流經上述待測電晶體的上述電流之步驟更包括：導通上述第一開關。

在一些實施例中，上述測試線結構更包括：一第四測試接合墊，形成在上述切割道，其中一第三電壓係施加在上述第四測試接合墊；一第二開關，形成在上述切割道並耦接於上述第四測試接合墊以及上述待測電晶體的閘極之間；以及一第三開關，形成在上述切割道並耦接於上述第二測試接合墊以及上述待測電晶體的閘極之間。

在一些實施例中，當施加上述第一電壓至上述第一測試接合墊時，經由上述第二測試接合墊或是上述第三測試 接合墊而得到流經上述待測電晶體的上述電流之步驟更包括：導通上述第一開關和上述第二開關；以及不導通上述第三開關。

在一些實施例中，當施加上述第一電壓至上述第一測試接合墊時，經由上述第二測試接合墊或是上述第三測試接合墊而得到流經上述待測電晶體的上述電流之步驟更包括：藉由一測試裝置，提供上述第一電壓；接收來自上述第三測試接合墊的上述第二電壓；根據所接收的上述第二電壓，調整上述第一電壓的電壓位準，直到所接收的上述第二電壓達到一預定值；以及當所接收的上述第二電壓達到上述預定值時，得到流經上述待測電晶體的上述電流。

在一些實施例中，上述根據所接收的上述第二電壓，調整上述第一電壓的電壓位準，直到所接收的上述第二電壓達到上述預定值之步驟更包括：根據上述第一電壓以及所接收之上述第二電壓之間的電壓差，調整上述第一電壓的電壓位準。

再者，本揭露提供一種晶圓上的矩陣測試線結構。上述矩陣測試線結構包括一第一測試接合墊、一第二測試接合墊以及複數測試線結構。上述第一測試接合墊係形成在一晶圓的一切割道。上述第二測試接合墊係形成在上述切割道。上述複數測試線結構係形成在上述切割道。每一上述測試線結構包括一待測電晶體、一第一開關以及一第三測試接合墊。上述待測電晶體係耦接於上述第一測試接合墊以及上述第二測試接合墊之間。上述第一開關係耦接於上述第一測試接合墊以 及上述待測電晶體之間。上述第三測試接合墊係耦接於上述第一開關以及上述待測電晶體之間。上述第一開關之一者為導通而其他的上述第一開關為不導通。在對應於導通之上述第一開關的上述測試線結構中，當施加一第一電壓至上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊量測流經上述待測電晶體的一電流。上述第一電壓係根據來自對應於導通之上述第一開關之上述測試線結構之上述第三測試接合墊的一第二電壓所決定。

在一些實施例中，上述矩陣測試線結構更包括：一第四測試接合墊，形成在上述切割道，其中一第三電壓係施加在上述第四測試接合墊；其中每一上述測試線結構更包括：一第二開關，耦接於上述第四測試接合墊以及上述待測電晶體的閘極之間；以及，一第三開關，耦接於上述第二測試接合墊以及上述待測電晶體的閘極之間。

在一些實施例中，在對應於導通之上述第一開關的上述測試線結構中，當上述第一開關和上述第二開關導通且上述第三開關不導通時，量測流經上述待測電晶體的上述電流。

在一些實施例中，在對應於不導通的上述第一開關的上述測試線結構中，上述第一開關和上述第二開關為不導通而上述第三開關為導通。

在一些實施例中，上述第一電壓係由一測試裝置所提供，以及上述測試裝置係從對應於導通之上述第一開關之上述測試線結構中的上述第三測試接合墊接收到上述第二電 壓，以及上述測試裝置係根據所接收的上述第二電壓來調整上述第一電壓的電壓位準，直到所接收的上述第二電壓達到一預定值。

在一些實施例中，上述測試裝置係根據上述第一電壓與所接收之上述第二電壓之間的電壓差，調整上述第一電壓的電壓位準。

100‧‧‧半導體晶圓

110、300、470A-470N‧‧‧測試線結構

120‧‧‧切割道

130‧‧‧晶粒

140‧‧‧晶粒密封環

210‧‧‧探針卡

220‧‧‧探針

230‧‧‧測試裝置

310、320、330、340、410、420、430A-430N、440‧‧‧測試 接合墊

350‧‧‧元件

360、460A-460N‧‧‧待測電晶體

400‧‧‧矩陣測試線結構

GND‧‧‧接地信號

VD、VF、VG‧‧‧電壓

SW1_A-SW1_N、SW2_A-SW2_N、SW3_A-SW3_N‧‧‧開關

S510-S560‧‧‧步驟

第1圖係顯示根據本揭露一些實施例所述之形成在半導體晶圓上之測試線結構的平面圖；第2圖係顯示根據本揭露一些實施例所述之第1圖中半導體晶圓的晶圓接受測試的示範例；第3圖係顯示根據本揭露一些實施例所述之測試線結構；第4圖係顯示根據本揭露一些實施例所述之矩陣測試線結構；以及第5圖係顯示根據本揭露一些實施例所述之執行晶圓接受測試的方法。

為讓本揭露之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。另外，以下揭露書不同範例可 能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

下文描述實施例的各種變化。藉由各種視圖與所繪示之實施例，類似的元件標號用於標示類似的元件。應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，可以取代或省略部分的操作步驟。

積體電路的製造流程主要可分成三個階段，如下：(1)半導體晶圓的製造；(2)半導體晶圓上積體電路的製造；以及(3)積體電路的切割、電性測試、分類以及封裝。當在半導體晶圓上製造積體電路時，整個基底會被不均勻地分割成許多重複的晶粒(die)，以及相鄰的晶粒係由切割道(scribe line)所隔開。

在半導體的製造製程中，可在製造製程之後藉由晶圓接受測試(wafer acceptance test，WAT)來評估介電膜的性能，以便確定半導體元件的使用壽命。

在半導體晶圓上之積體電路的製造製程完成之後但是在將晶圓切割成晶粒之前，可進行晶圓接受測試以得到產品良率。在晶圓接受測試之前，在晶圓上電性連接的一些測試線結構(即測試鍵和測試接合墊)已經形成在圍繞於晶粒的切割道內。在晶圓接受測試中，測試線結構係經由測試接合墊電性連接於外部電路或是探針卡的探針，以檢查積體電路製程的品質。與形成在晶粒中之元件相似的元件也會形成在切割道 中，以作為測試線結構的一部分。

本揭露係關於用於晶圓接受測試的測試線結構。本揭露的實施例包括測試線結構以及使用該測試線結構的測試方法。這可能也有利于其他活動，例如良率分析、實驗設計(design-of-experiment，DOE)、統計分裂(statistical split)、以及客製化之使用者測試鍵輸入等。

第1圖係顯示根據本揭露一些實施例所述之形成在半導體晶圓100上之測試線結構110的平面圖。半導體晶圓100包括在相鄰各晶圓晶粒130之間的多個切割道(scribe line)120。測試線結構110係形成在切割道120，以及測試線結構110可用於測試或是用於其他功能，如下文討論。每一測試線結構110包括一或多個測試接合墊(pad)，例如晶圓接受測試陣列接合墊以及光學臨界尺寸(optical critical dimension，OCD)接合墊。在此實施例中，每一晶粒130包括晶粒密封環(seal ring)140，使得當半導體晶圓100進行組裝時，每一晶粒130會相應地受到保護。

切割道120形成在晶粒130和晶粒密封環140的外側並且圍繞整個晶粒密封環140。晶粒密封環140係形成在晶粒130與切割道120之間，使得在切割半導體晶圓時，晶粒密封環140能夠作為阻擋牆，以保護晶粒130免受外部的應力。切割操作的執行係藉由使用刀具沿著切割道而將半導體晶圓切割成單獨的晶粒。

為了評估每一程序的效率以及在各程序之後確認元件的性能，可對晶圓執行晶圓接受測試(wafer acceptance test，WAT)。晶圓接受測試包括對形成在元件的週邊區域(例如第1圖的切割道120)周圍的接合墊進行電性測試。晶圓接受測試的主要目的是確定半導體製程的穩定性以及提高元件的良率。藉由晶圓接受測試，在某種程度上可確保晶圓的品質和穩定性。

第2圖係顯示根據本揭露一些實施例所述之第1圖中半導體晶圓100的晶圓接受測試的示範例。在第2圖中，使用探針卡210來執行晶圓接受測試。探針卡210包括多個探針220。應當理解，探針220具有多種類型，例如電性探針接腳、光學探針和/或磁性探針。探針卡210的探針220被製造成可與測試線結構110進行接觸，因此首先需要識別出測試線結構110之測試接合墊的位置。在探針卡210的探針220接觸到測試線結構110的測試接合墊之後，探針卡210會順序地且反復地經由探針220對測試線結構110施加測試信號，然後經由探針220而從測試線結構110接收回應。探針卡210通常耦接於測試裝置(測試器)230，以及測試裝置230能執行各種測試程式並記錄半導體晶圓200的測試結果。在後段製程(Back End of Line，BEOL)測試中，測試線結構110能提供基於不同參數的製程穩定性。在完成測試之後，不合格的晶粒會被塗上油墨和/或經由測試裝置230識別出有缺陷的製程結果。然後，沿著切割道來切割半導體晶圓100。因此，可產生積體電路元件(晶片)。

在一些實施例中，半導體晶圓100係使用銅金屬結構來互連各晶圓晶粒130上的電路。銅金屬結構包括多個金屬層，例如，由一個或多個層間介電層所分隔開的五層金屬層。 對每一層而言，介電層係使用圖案來進行蝕刻，銅係沉積在圖案化的介電層上方，並且使用化學機械平坦化(CMP)製程來移除所沉積之銅的頂部部分。全部的製程不僅能夠用來製造金屬互連接，且雙鑲嵌製程能夠用來製造導通孔(via)和其他層間連接。應當理解，不同層能夠具有其他材料，例如銅合金和/或鋁。

在一些實施例中，銅互連接的厚度和寬度具有合適的尺寸，以確保可靠度以及合適的薄層電阻等。因此，測試線結構110能夠提供結構，而藉由這些結構，可在晶粒的外部進行量測。

第3圖係顯示根據本揭露一些實施例所述之測試線結構300。測試線結構300係設置在半導體晶圓的切割道，以及測試線結構300包括測試接合墊310、測試接合墊320、測試接合墊330、測試接合墊340、元件350以及待測電晶體360。

測試接合墊310係耦接於元件350，以及元件350係耦接於測試接合墊310以及測試接合墊330之間。待測電晶體360係耦接於測試接合墊330以及測試接合墊320之間。

在此實施例中，待測電晶體360為NMOS電晶體。測試接合墊330係耦接於待測電晶體360的汲極。測試接合墊320係耦接於待測電晶體360的源極。測試接合墊340係耦接於待測電晶體360的閘極。此外，測試接合墊320亦耦接於待測電晶體360的基極(bulk)。

在一些實施例中，待測電晶體360可以是PMOS電晶體。測試裝置將提供所對應的電壓至測試接合墊310、測試 接合墊320以及測試接合墊340，以供PMOS電晶體使用。

在一些實施例中，待測電晶體360可以是其他主動元件，而這些元件的小信號模型不是被動的，所以這些元件被稱為主動元件(例如，電晶體和穿隧(tunnel)二極體)。

在晶圓接受測試中，測試裝置(例如第2圖的測試裝置230)會使用探針卡(例如第2圖的探針卡210)來對測試線結構300進行測試。在此實施例中，使用探針卡的第一探針來接觸測試線結構300的測試接合墊310。使用探針卡的第二探針來接觸測試線結構300的測試接合墊320。使用探針卡的第三探針來接觸測試線結構300的測試接合墊330。使用探針卡的第四探針來接觸測試線結構300的測試接合墊340。

測試裝置經由探針卡的第一探針而提供電壓VD至測試接合墊310。此外，測試裝置經由探針卡的第四探針而提供電壓VG至測試接合墊340。再者，測試裝置經由探針卡的第二探針將測試接合墊320進行接地(GND)。

值得注意的是，當電壓VD施加在測試接合墊310、電壓VG施加在測試接合墊340而測試接合墊320接地時，測試裝置會經由探針卡的第三探針而對來自測試接合墊330的電壓VF進行量測。

在得到測試接合墊330的電壓VF之後，測試裝置會根據所得到之測試接合墊330的電壓VF來調整電壓VD。在此實施例中，根據所得到之測試接合墊330的電壓VF，測試裝置能夠得到施加於測試接合墊310的電壓VD以及從測試接合墊330所得到之電壓VF之間的電壓差。

根據施加於測試接合墊310的電壓VD以及從測試接合墊330所得到之電壓VF之間的電壓差，測試裝置能確定該電壓差係由元件350的電壓降所引起。

因此，測試裝置能夠根據該電壓差來調整電壓VD。在一些實施例中，測試裝置會將該電壓差增加至電壓VD，因此已增加的電壓VD會高於初始的電壓VD。在施加已增加的電壓VD至測試接合墊310之後，測試裝置會經由探針卡的第三探針而再次量測來自測試接合墊330的電壓VF。

如果再次量測的電壓VF未達到預定值，則測試裝置將根據施加至測試接合墊310之已增加的電壓VD以及從測試接合墊330所得到之再次量測的電壓VF之間的電壓差來再一次調整電壓VD，直到所接收的電壓VF達到預定值。

在一些實施例中，元件350是切割道中的走線(trace)，以及該走線具有寄生電阻。在一些實施例中，元件350是開關，以及導通的開關會具有寄生電阻。

藉由補償由寄生電阻所引起的電壓降，產生合適的汲極電壓並將該汲極電壓施加至待測電晶體360。因此，可得到晶圓接受測試測量的高準確性，並除去由寄生電阻所引成的偏移值。

當所接收的電壓VF達到預定值時，測試裝置能夠量測待測電晶體360的不同功能，例如啟動電壓(臨界電壓Vt)和飽和電流(飽和電流Isat)等。在此實施例中，測試裝置能經由測試接合墊310和測試接合墊320而得到流經待測電晶體360的電流。根據流經待測電晶體360的電流以及對應於流經待 測電晶體360的電流之所接收的電壓VF，測試裝置可得到待測電晶體360的資訊，例如，臨界電壓(Vt)和/或飽和電流(Isat)。

晶圓接受測試的準確性將影響半導體元件的品質。在一些實施例中，如果晶圓接受測試的誤差槓(error bar)太大，則會無法準確地預測半導體元件的使用壽命。

藉由對測試接合墊330的電壓VF進行量測，可根據所量測的電壓VF來調整施加至測試接合墊310的電壓VD，從而對由元件350所造成的電壓降進行補償。因此，可提高晶圓接受測試的準確性。

第4圖係顯示根據本揭露一些實施例所述之矩陣測試線結構400。矩陣測試線結構400係設置在半導體晶圓的切割道中，以及矩陣測試線結構400包括多個測試線結構470A、470B...470N、測試接合墊410、測試接合墊420以及測試接合墊440。

在此實施例中，測試線結構470A包括開關SW1_A、測試接合墊430A、待測電晶體460A、開關SW2_A以及開關SW3_A。開關SW1_A係耦接於測試接合墊410以及測試接合墊430A之間。待測電晶體460A耦接於測試接合墊430A以及測試接合墊420之間。

在此實施例中，待測電晶體460A為NMOS電晶體。測試接合墊430A係耦接於待測電晶體460A的汲極。測試接合墊420係耦接於待測電晶體460A的源極。此外，測試接合墊420亦耦接於待測電晶體460A的基極。開關SW2_A係耦接於待測電晶體460A的閘極以及測試接合墊440之間。開關SW3_A係耦接 於待測電晶體460A的閘極以及測試接合墊420之間。

在此實施例中，測試線結構470B包括開關SW1_B、測試接合墊430B、待測電晶體460B、開關SW2_B和開關SW3_B。開關SW1_B係耦接於測試接合墊410以及測試接合墊430B之間。待測電晶體460B係耦接於測試接合墊430B以及測試接合墊420之間。

在此實施例中，待測電晶體460B為NMOS電晶體。測試接合墊430B係耦接於待測電晶體460B的汲極。測試接合墊420係耦接於待測電晶體460B的源極。此外，測試接合墊420亦耦接於待測電晶體460B的基極。開關SW2_B係耦接於待測電晶體460B的閘極以及測試接合墊440之間。開關SW3_B係耦接於待測電晶體460B的閘極以及測試接合墊420之間。

在此實施例中，測試線結構470N包括開關SW1_N、測試接合墊430N、待測電晶體460N、開關SW2_N和開關SW3_N。開關SW1_N係耦接於測試接合墊410以及測試接合墊430N之間。待測電晶體460N係耦接於測試接合墊430N以及測試接合墊420之間。

在此實施例中，待測電晶體460N為NMOS電晶體。測試接合墊430N係耦接於待測電晶體460N的汲極。測試接合墊420係耦接於待測電晶體460N的源極。此外，測試接合墊420亦耦接於待測電晶體460N的基極。開關SW2_N係耦接於待測電晶體460N的閘極以及測試接合墊440之間。開關SW3_N係耦接於待測電晶體460N的閘極以及測試接合墊420之間。

在此實施例中，待測電晶體460A至460N的尺寸是 不同的。在一些實施例中，待測電晶體460A的尺寸是W1/L1、待測電晶體460B的尺寸是W2/L2，而待測電晶體460N的尺寸是Wn/Ln。

在一些實施例中，待測電晶體460A至460N可以為PMOS電晶體。測試裝置將提供所對應的電壓至測試接合墊410、測試接合墊420以及測試接合墊440，以供PMOS電晶體使用。

相似地，待測之PMOS電晶體的尺寸是不同的。

在一些實施例中，待測電晶體460A至460N可以是其他主動元件，而這些元件的小信號模型不是被動的，所以這些元件被稱為主動元件(例如，電晶體和穿隧二極體)。

在晶圓接受測試中，測試裝置(例如第2圖的測試裝置230)會使用探針卡(例如第2圖的探針卡210)來測試矩陣測試線結構400。在此實施例中，可使用探針卡的第一探針來接觸矩陣測試線結構400的測試接合墊410。使用探針卡的第二探針來接觸矩陣測試線結構400的測試接合墊420。使用探針卡的第四探針來接觸矩陣測試線結構400的測試接合墊440。

首先，測試裝置會決定對矩陣測試線結構400中的哪一個測試線結構進行測試。假設測試裝置決定對測試線結構470A進行測試，則測試裝置會使用探針卡的第五探針來提供控制信號。控制信號能夠控制形成在切割道中的一些簡單電路，以控制開關SW1_A與開關SW2_A為導通以及控制開關SW3_A為不導通。

同時地，控制信號會控制測試線結構470B的開關 SW1_B和開關SW2_B以及測試線結構470N的開關SW1_N和開關SW2_N為不導通。控制信號會控制測試線結構470B的開關SW3_B以及測試線結構470N的開關SW3_N為導通。因此，控制信號會控制待測電晶體460B至460N為不導通。

在矩陣測試線結構400中，測試裝置會經由探針卡的第一探針而提供電壓VD至測試接合墊410。此外，測試裝置會經由探針卡的第四探針而提供電壓VG至測試接合墊440。再者，測試裝置會經由探針卡的第二探針將測試接合墊420進行接地(GND)。

在測試線結構470A中，開關SW1_A和開關SW2_A為導通，以及電壓VD能經由開關SW1_A而施加至待測電晶體460A的汲極。電壓VG能經由開關SW2_A而施加至待測電晶體460A的閘極。

在此實施例中，使用探針卡的第三探針來接觸測試線結構470A的測試接合墊430A。測試裝置會經由探針卡的第三探針而對來自測試接合墊430A的電壓VF_A進行量測。

在得到測試接合墊430A的電壓VF_A之後，測試裝置會根據所得到之測試接合墊430A的電壓VF_A來調整電壓VD。在此實施例中，根據所得到之測試接合墊430A的電壓VF_A，測試裝置能得到施加至測試接合墊410的電壓VD以及從測試線結構470A之測試接合墊430A所得到的電壓VF_A之間的電壓差。

根據施加至測試接合墊410的電壓VD以及從測試線結構470A之測試接合墊430A所得到的電壓VF_A之間的電壓 差，測試裝置能判斷該電壓差係由開關SW1_A的電壓降所造成。

因此，測試裝置能夠根據該電壓差來調整電壓VD。在一些實施例中，測試裝置會將電壓差增加至電壓VD，以及已增加的電壓VD會高於初始的電壓VD。將已增加的電壓VD施加至測試接合墊410之後，測試裝置會經由探針卡的第三探針再次從測試線結構470A的測試接合墊430A來量測電壓VF_A。

如果再次量測的電壓VF_A未達到預定值，則測試裝置會再次根據施加至測試接合墊410之已增加的電壓VD以及從測試線結構470A之測試接合墊430A所得到之再次量測得電壓VF_A之間的電壓差來調整電壓VD，直到所接收的電壓VF_A達到對應於待測電晶體460A的預定值。

藉由補償由開關SW1_A的寄生電阻所引起的電壓降，可產生合適的汲極電壓並將該汲極電壓施加至待測電晶體460A。因此，可實現晶圓接受測試測量的高準確性，並可去除由寄生電阻所造成的偏移值。

當所接收的電壓VF_A達到預定值時，測試裝置能夠量測待測電晶體460A的不同功能，例如啟動電壓(臨界電壓Vt)和飽和電流(飽和電流Isat)等。在此實施例中，測試裝置能夠經由測試接合墊410和測試接合墊420而得到流經待測電晶體460A的電流。根據流經待測電晶體460A的電流以及對應於流經待測電晶體460A之電流的所接收之電壓VF_A，測試裝置能夠得到待測電晶體460A的資訊，例如臨界電壓(Vt)和 /或飽和電流(Isat)。

相似地，如果測試裝置確定量測另一測試線結構(例如測試線結構470N)，則測試裝置會使用探針卡的第五探針來提供控制信號，以便控制開關SW1_N和開關SW2_N為導通，並控制開關SW3_N為不導通。

同時地，控制信號會控制測試線結構470A的開關SW1_A和開關SW2_A，以及測試線結構470B的開關SW1_B和開關SW2_B為不導通。控制信號會控制測試線結構470A的開關SW3_A以及測試線結構470B的開關SW3_B為導通。因此，控制信號會控制待測電晶體460A至待測電晶體460(N-1)為不導通。

如先前所描述，可使用探針卡的第三探針來接觸測試線結構470N的測試接合墊430N。測試裝置會經由探針卡的第三探針而對來自測試接合墊430N的電壓VF_N進行量測。

在得到測試接合墊430N的電壓VF_N之後，測試裝置會根據所得到之測試接合墊430N的電壓VF_N來調整電壓VD。測試裝置能夠根據施加至測試接合墊410的電壓VD以及從測試線結構470N之測試接合墊430N所得到之電壓VF_N之間的電壓差來調整電壓VD，直到所接收的電壓VF_N達到對應於待測電晶體460N的預定值。

晶圓接受測試的準確性將影響半導體元件的品質。在一些實施例中，如果晶圓接受測試的誤差槓太大，則會無法準確地預測半導體元件的使用壽命。

藉由分別量測測試接合墊430A的電壓VF_A、測試接合墊430B的電壓VF_B以及測試接合墊430N的電壓VF_N，可 根據所對應的量測電壓(例如電壓VF_A、VF_B...或VF_N)來調整施加至測試接合墊410的電壓VD，因此可補償由所對應之開關(例如開關SW1_A、SW2_B...或SW1_N)所引起的電壓降。因此，可提高晶圓接受測試的準確性。

第5圖係顯示根據本揭露一些實施例所述之執行晶圓接受測試的方法。首先，在操作S510中，提供了形成在晶圓之切割道中的測試線結構。測試線結構包括第一測試接合墊(例如第3圖的測試接合墊310或是第4圖的測試接合墊410)、第二測試接合墊(例如第3圖的測試接合墊320或是第4圖的測試接合墊420)、耦接於第一測試接合墊以及第二測試接合墊之間的待測電晶體(例如第3圖的待測電晶體360或是第4圖的待測電晶體460A-460N)、耦接於第一測試接合墊與待測電晶體之間的元件(例如第3圖的元件350或是第4圖的開關SW1_A至SW1_N)、耦接於元件以及待測電晶體之間的第三測試接合墊(例如第3圖的測試接合墊330或是第4圖的測試接合墊430A-430N)以及耦接於待測電晶體之閘極的第四測試接合墊(例如第3圖的測試接合墊340或是第4圖的測試接合墊440)。

在操作S520中，藉由測試裝置經由探針卡的探針而施加電壓VD至第一測試接合墊、施加電壓VG至第四測試接合墊，以及施加接地信號至第二測試接合墊。

在操作S530中，藉由測試裝置經由探針卡的探針而從第三測試接合墊來量測電壓VF。

在操作S540中，測試裝置會根據所接收的電壓VF而調整電壓VD的電壓位準，直到所接收的電壓VF達到預定 值。預定值係根據待測電晶體的類型、尺寸以及製程所決定。

在操作S550中，當所接收之電壓VF達到預定值時，測試裝置會得到流經待測電晶體的電流。

在操作S560中，根據流經待測電晶體的電流以及所接收的電壓VF，測試裝置可得到測試線結構中待測電晶體的資訊，例如臨界電壓(Vt)和/或飽和電流(Isat)。

因此，根據待測電晶體的資訊，測試裝置能判斷測試線結構是否正常。

在一些實施例中，測試裝置能夠根據流經待測電晶體的電流以及所接收之電壓VF來判斷測試線結構是否正常。

在一些實施例中，可分析待測電晶體的資訊，以便對半導體晶圓的製造製程進行分析。

提供了用於提高晶圓接受測試之準確性的實施例。使用額外的測試接合墊來量測待測電晶體的汲極電壓。根據所量測的電壓，測試裝置能調整電壓VD，以便去除由寄生電阻所造成的電壓降。寄生電阻可以是由耦接於切割道中的待測電晶體的開關或是走線所提供。藉由補償由寄生電阻所引起的電壓降，產生合適的汲極電壓並將該汲極電壓施加至待測電晶體。因此，可獲得晶圓接受測試測量的高準確性，並且可去除由寄生電阻造成的偏移值。

在一些實施例中，提供了一種晶圓上的測試線結構。上述測試線結構包括形成在一晶圓的一切割道之一第一測試接合墊、形成在上述切割道之一第二測試接合墊、形成在上述切割道且耦接於上述第一測試接合墊以及上述第二測試接 合墊之間的一待測電晶體、形成在上述切割道且耦接於上述第一測試接合墊以及上述待測電晶體之間的一元件，以及形成在上述切割道且耦接於上述元件以及上述待測電晶體之間的一第三測試接合墊。當一第一電壓施加於上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊來量測流經上述待測電晶體的一電流，其中上述第一電壓係根據來自上述第三測試接合墊的一第二電壓所決定。

在一些實施例中，提供了一種執行晶圓接受測試的方法。提供形成在一晶圓之一切割道的一測試線結構。上述測試線結構包括一第一測試接合墊、一第二測試接合墊、耦接於上述第一測試接合墊以及上述第二測試接合墊之間的一待測電晶體、耦接於上述第一測試接合墊以及上述待測電晶體之間的一元件，以及耦接於上述元件以及上述待測電晶體之間的一第三測試接合墊。當施加一第一電壓至上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊而得到流經上述待測電晶體的一電流，其中上述第一電壓係根據來自上述第三測試接合墊之一第二電壓所決定。根據所得到之上述電流以及來自上述第三測試接合墊的上述第二電壓，判斷上述測試線結構是否正常。

在一些實施例中，提供了一種晶圓上的矩陣測試線結構。上述矩陣測試線結構包括形成在一晶圓的一切割道的一第一測試接合墊、形成在上述切割道的一第二測試接合墊以及形成在上述切割道的複數測試線結構。每一上述測試線結構包括耦接於上述第一測試接合墊以及上述第二測試接合墊之 間的一待測電晶體、耦接於上述第一測試接合墊以及上述待測電晶體之間的一第一開關，以及耦接於上述第一開關以及上述待測電晶體之間的一第三測試接合墊。上述第一開關之一者為導通而其他的上述第一開關為不導通。在對應於導通之上述第一開關的上述測試線結構中，當施加一第一電壓至上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊量測流經上述待測電晶體的一電流，其中上述第一電壓係根據來自對應於導通之上述第一開關之上述測試線結構之上述第三測試接合墊的一第二電壓所決定。

雖然本揭露已以較佳實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中包括通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

300‧‧‧測試線結構

310、320、330、340‧‧‧測試接合墊

350‧‧‧元件

360‧‧‧待測電晶體

GND‧‧‧接地信號

VD、VF、VG‧‧‧電壓

Claims (1)

1. 一種晶圓上的測試線結構，包括：一第一測試接合墊，形成在一晶圓的一切割道；一第二測試接合墊，形成在上述切割道；一待測電晶體，形成在上述切割道且耦接於上述第一測試接合墊以及上述第二測試接合墊之間；一元件，形成在上述切割道且耦接於上述第一測試接合墊以及上述待測電晶體之間；以及一第三測試接合墊，形成在上述切割道且耦接於上述元件以及上述待測電晶體之間；其中當一第一電壓施加於上述第一測試接合墊時，經由上述第二測試接合墊或是上述第一測試接合墊來量測流經上述待測電晶體的一電流，其中上述第一電壓係根據來自上述第三測試接合墊的一第二電壓所決定。