CN209231464U - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN209231464U
CN209231464U CN201821552070.8U CN201821552070U CN209231464U CN 209231464 U CN209231464 U CN 209231464U CN 201821552070 U CN201821552070 U CN 201821552070U CN 209231464 U CN209231464 U CN 209231464U
Authority
CN
China
Prior art keywords
signal
circuit
input
scan chain
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201821552070.8U
Other languages
English (en)
Inventor
V·斯里尼瓦桑
S·S·马尔希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Application granted granted Critical
Publication of CN209231464U publication Critical patent/CN209231464U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供了一种集成电路。本公开涉及用于生产测试和调试的集成电路的电压水平监测。扫描链从功能电路的测试中收集扫描链数据，并且输出包含扫描链数据的扫描链信号。电压监测器电路进行操作以将电源电压与阈值进行比较，并且在电源电压越过阈值时断言复位信号。复位信号复位触发器电路，触发器电路的输出信号控制逻辑电路的操作，逻辑电路阻止扫描链信号传递到集成电路探针焊盘，并且替代地向探针焊盘施加恒定的逻辑信号，表示电压监测错误。

Description

集成电路
技术领域
本公开一般涉及集成电路的测试和故障状况的确定。
背景技术
尽管半导体处理技术继续向前发展，但集成电路经常包括制造误差。当集成电路仍然是生产晶圆的一部分时，通常在晶圆上执行测试以识别不能正确地执行的单独的集成电路。当随后切割晶圆以产生单独的集成电路裸片时，具有未通过测试的集成电路的每个分离的裸片可以从生产中隔离。具有通过测试的集成电路的分离的裸片被转发用于进一步处理(诸如，例如封装)。具有未通过测试的集成电路的隔离的裸片可以被丢弃，并且还可以接受进一步测试以试图识别精确的引起测试失败的电路。
为了辅助晶圆上的测试过程，每个集成电路通常包括特别设计的测试电路。使用自动测试设备(ATE)访问该测试电路，自动测试设备(ATE)通过电连接到测试电路的探针焊盘探测集成电路。可以将电压施加到某些探针焊盘，可以将控制信号施加到其它探针焊盘，并且可以从另外的探针焊盘获得测试输出信号。
特别重要的测试的一个方面评估集成电路在极端操作状况下的操作。例如，在与温度相关联的极端条件(高温和低温)以及电源电压的极端条件(高压和低压)下。集成电路必须在这些极端条件下通过测试以便继续进行进一步处理。
图1示出了集成电路的功率管理电路10的简化框图。功率管理电路10包括多个功能电压监测器(FVM)16。这些功能电压监测器 16每个都与某个电源节点18相关联。例如，电源节点可以是相对较高的电源电压(HV)节点、相对较低的电源电压(LV)节点或处于它们之间的电压的(中间)电源电压(MV)节点。电源节点可以连接到集成电路的焊盘，或者可以连接到包含在集成电路内的电源电路 (诸如电压调节器)的输出。每个功能电压监测器16进行操作以将相关联的电源节点18处的电压与电压阈值进行比较。在被监测的电源电压越过(例如，下降到低于)电压阈值的情况下，功能电压监测器16断言(asserts)复位信号20。在欠压监测的情况下的复位信号 20通常是上电复位(POR)类型，其使得集成电路的功能电路24复位它们的操作。
尽管图1示出了单个HV功能电压监测器16，但是应当理解，功率管理电路10可以包括与在一定电压范围内的高电压监测相关的多个功能电压监测器(诸如，例如在2.7V至6V的范围内，多个所包括的HV电压监测器中的特定的一些与不同的阈值相关联，诸如2.7V、3.0V、......、6V)。同样地，MV功能电压监测器代表与在一定电压范围内的中电压监测相关的多个功能电压监测器(诸如，例如在1.5V 至2.16V的范围内，多个MV电压监测器中的特定的一些与不同的阈值相关联，诸如1.5V、......、2.16V)。更进一步，LV功能电压监测器代表与在一定范围的电压内的低电压监测相关的多个功能电压监测器(诸如，例如在0.65V至1.15V的范围内，多个LV电压监测器中的特定的一些与不同的阈值相关联，诸如0.65V、......、1.15V)。
在集成电路测试期间，并且特别是与集成电路在电源电压和温度的极端条件下的测试相关联，自动测试设备可以将某些电压施加到电源节点18。作为施加的极端操作状况测试的结果，通过功能电压监测器16监测的在电源节点18中给定的一个电源节点处的电压可能下降到测试阈值以下并且引起功能电路24的复位(通过POR)。在某些情况下，这是不合需要的，因为然后测试必须在继续下一个测试之前等待功能电路复位，因此延迟了测试处理的完成。为了解决前述问题，在本领域中已知的是在测试期间屏蔽复位信号20。在功能电压监测器 16的输出和功能电路24之间相应地提供响应于测试模式信号32的屏蔽电路30(诸如逻辑门电路)。当测试模式信号32被断言时，屏蔽电路30阻止复位信号20以免传输到功能电路24并引起它们的复位。
实用新型内容
在实施例中，一种电路包括：功能电路；扫描链，被耦合到功能电路，并且被配置为从功能电路的测试中收集扫描链数据并输出包含扫描链数据的扫描链信号；电压监测器电路，被配置为将电源电压与阈值进行比较，并且在电源电压越过阈值时断言复位信号；触发器电路，被配置为接收复位信号并且响应于复位信号的断言而改变触发器输出信号的逻辑状态；以及逻辑电路，被配置为响应于触发器输出信号的被改变的逻辑状态而阻止扫描链信号传递到集成电路探针焊盘，其中所述集成电路探针焊盘用于通过自动测试设备进行探测。
在实施例中，一种电路包括：功能电路；扫描链，被耦合到功能电路，并且被配置为从功能电路的测试中收集扫描链数据并输出包含扫描链数据的扫描链信号；第一电压监测器电路，被配置为将第一电源电压与第一阈值进行比较，并且当第一电源电压越过第一阈值时断言第一复位信号；第一触发器电路，被配置为接收第一复位信号并且响应于第一复位信号的断言而改变第一触发器输出信号的逻辑状态；第二电压监测器电路，被配置为将第二电源电压与第二阈值进行比较，并且在第二电源电压越过第二阈值时断言第二复位信号；第二触发器电路，被配置为接收第二复位信号并且响应于第二复位信号的断言而改变第二触发器输出信号的逻辑状态；第一逻辑门，被配置为逻辑地组合第一触发器输出信号和第二触发器输出信号以生成控制信号；第二逻辑门，具有被配置为接收扫描链信号的第一输入和被配置为接收控制信号的第二输入；多路复用器电路，具有被配置为接收扫描链信号的第一输入和被配置为接收从第二逻辑门输出的信号的第二输入；以及集成电路探针焊盘，被连接到多路复用器电路的输出，其中所述集成电路探针焊盘用于通过自动测试设备进行探测。
在实施例中，一种电路包括：功能电路；扫描链，被耦合到功能电路，并且被配置为从功能电路的测试中收集扫描链数据并输出包含扫描链数据的扫描链信号；第一电压监测器电路，被配置为将第一电源电压与第一阈值进行比较，并且当第一电源电压越过第一阈值时断言第一复位信号；第一触发器电路，被配置为接收第一复位信号并且响应于第一复位信号的断言而改变第一触发器输出信号的逻辑状态；第二电压监测器电路，被配置为将第二电源电压与第二阈值进行比较，并且在第二电源电压越过第二阈值时断言第二复位信号；第二触发器电路，被配置为接收第二复位信号并且响应于第二复位信号的断言而改变第二触发器输出信号的逻辑状态；以及多路复用器，具有被耦合以接收扫描链信号的第一输入、被耦合以接收第一编码信号的第二输入和被耦合以接收第二编码信号的第三输入，所述多路复用器通过多位选择信号控制，所述多位选择信号被解码以使得在第一输入、第二输入和第三输入之间进行选择，以用于连接到输出，该输出被耦合到探针焊盘。
通过以下结合附图对实施例的详细描述，本公开的前述和其它特征以及优点将变得更加明显。详细描述和附图仅是对本公开的说明，而不是限制通过所附权利要求及其等同限定的本实用新型的范围。
附图说明
在附图中通过示例的方式示出了实施例，附图不一定按比例绘制，其中相同的数字表示相似的部分，并且其中：
图1示出了用于集成电路的现有技术功率管理电路的框图；
图2示出了用于集成电路的测试电路的电路图；
图3A-图3C示出了用于测试电路的各种操作状况的波形；以及
图4示出了用于集成电路的测试电路的电路图。
具体实施方式
现在参考图2，其示出了用于集成电路52内的测试电路50的电路图。集成电路52包括功能电路24(为清楚起见，这里仅示出一个)。测试电路50包括扫描链56，扫描链56能够以本领域技术人员公知的方式与功能电路24上的自动测试操作的执行相关联地操作，以响应于功能电路的测试(例如，作为自动测试图案(test pattern)生成器 (ATPG)数据的应用的结果)而从功能电路扫描链数据中收集。扫描链56包括供应扫描输出信号60的输出，扫描输出信号60由扫描链数据组成。扫描输出信号60的扫描链数据可以通过测试设备与测试图案(test pattern)进行比较。扫描链数据的值与测试图案的值之间的偏差可以表示功能电路24或其它电路未通过某个测试。
扫描输出信号60能够由自动测试设备通过集成电路的焊盘58访问，该集成电路的焊盘58被配置为或可用于使用传统的晶圆探测自动测试设备(诸如通过使用探针卡)进行探测。多路复用器64具有被耦合以从扫描链56的输出接收扫描输出信号60的第一输入。多路复用器64的选择输入接收测试选择信号66。当测试选择信号66处于第一逻辑状态(例如，逻辑0)时，多路复用器64被控制以将接收扫描输出信号60的第一输入连接到多路复用器64的输出，其中该输出连接到探针焊盘58。
多个功能电压监测器(FVM)16以上文关于图1描述的方式操作，以当被监测的电源电压越过(例如，下降到低于)相关联的电压阈值时单独地断言它们相应的复位信号20。每个复位信号20被施加到对应的触发器(FF)电路70(负边沿触发型的电路)的时钟输入。每个触发器电路70的设置输入接收触发器设置信号72。响应于触发器设置信号72的断言，触发器电路的输出被设置为逻辑1。在实施例中，在测试操作开始时(例如，当尚未进入ATPG模式时的测试图案的测试准备阶段期间)触发器设置信号72被断言。在完成测试准备阶段并进入ATPG模式之后，如本领域技术人员所知，在操作的测试模式的扫描输入期间将测试图案(例如，在自动测试图案生成(ATPG) 的情况下)施加到扫描链的输入。响应于在触发器电路70的时钟输入处的复位信号20的断言，该触发器电路70的输出被设置为逻辑0。
触发器电路70的输出被提供给逻辑与门76的输入。作为触发器输出信号的逻辑组合的结果的从逻辑与门76输出的控制信号80被提供给逻辑与门78的第一输入。逻辑与门78的第二输入从扫描链56 的输出接收扫描输出信号60。从逻辑与门78输出的信号82被施加到多路复用器64的第二输入。当测试选择信号66处于第二逻辑状态(例如，逻辑1)时，多路复用器64被控制以将多路复用器的第二输入(具有从逻辑与门78输出的信号82)连接到多路复用器64的输出，使得信号82被连接到焊盘58。逻辑与门78在该配置中用作逻辑传输门，以响应于在第一输入处的信号的逻辑状态而选择性地传输第二输入处的信号。
多个触发器电路70的输出进一步连接到对应的调试焊盘86。调试焊盘86与探针焊盘58的不同之处在于调试焊盘86未配置为或不可用于通过探针卡使用传统的晶圆探测自动测试设备进行探测。而是，调试焊盘86在调试操作(诸如封装测试)期间是可访问的。在这方面，本领域已知的是在晶圆测试(即，电子晶圆分类(EWS)) 期间，测试设备通过探针卡实际上仅探测集成电路的几个焊盘。调试焊盘86是未被探针卡探测的焊盘。焊盘58包括集成电路的许多EWS 焊盘中的一个，而焊盘86是非EWS焊盘。但是，在集成电路已从晶圆分离之后，焊盘86可以被访问以用于封装测试。焊盘58和焊盘86 之间的一个区别是焊盘58必须以满足针对与探针卡的探针的配置相关联的EWS的间隔规则的方式布置在集成电路上。不接受EWS探测的焊盘86不需要满足那些EWS间隔规则。
测试电路50的操作如下：
结合常规扫描测试，例如使用ATPG，测试选择信号66被设置在第一逻辑状态(逻辑0)，并且多路复用器64将其第一输入耦合到其输出，使得将扫描输出信号60传递至焊盘58。然后，由自动测试设备通过探测探针焊盘58接收扫描输出信号60的扫描链数据，并且为了检测电路故障，扫描链数据可以在自动测试(EWS)期间与测试图案进行比较。参见图3A，其中测试选择信号66变为逻辑0，并且焊盘58通过多路复用器64的第一输入接收扫描输出信号60的扫描链数据。
结合在ATPG期间的电压水平监测，测试选择信号66替代地设置为第二逻辑状态(逻辑1)，并且多路复用器64将其第二输入耦合到其输出。
如果在逻辑与门76的输出处的信号80的逻辑状态是逻辑1(表示没有电压监测电路16检测到异常电压状况)，则逻辑与门78将传递扫描输出信号60(作为信号82)至多路复用器64的第二输入。多路复用器64响应于设置为第二逻辑状态(逻辑1)的测试选择信号 66而将其第二输入耦合到其输出，并且扫描输出信号60被传递至探针焊盘58。然后，由自动测试设备通过在EWS期间探测探针焊盘58 来接收扫描输出信号60的扫描链数据，并且扫描链数据的接收进一步表示没有被监测的电压水平已经越过(例如，下降到低于)其对应的阈值。参见图3B，其中在电压监测电路中的给定的一个电压监测电路处的被监测的电源电压未越过(例如，保持高于)电压阈值(因此复位信号20未被断言)并且逻辑与门78将扫描输出信号60的扫描链数据通过多路复用器64的第二输入传递至焊盘58。
相反地，如果在逻辑与门76的输出处的信号80的逻辑状态是逻辑0(表示电压监测电路16中的至少一个电压监测电路已经检测到异常电压状况)，则逻辑与门78将阻止扫描输出信号60传递至多路复用器64的第二输入。替代地，对应于控制信号80的逻辑状态的逻辑 0信号作为信号82被施加到多路复用器64的第二输入。多路复用器 64响应于设置在第二逻辑状态(逻辑1)中的测试选择信号66而将其第二输入耦合到其输出，并且逻辑0信号被传递至焊盘58。然后，由自动测试设备通过在EWS期间探测探针焊盘58来接收逻辑0信号，并且接收处于逻辑0状态的该信号表示至少一个被监测的电压水平已经越过(例如，下降到低于)其对应的阈值。参见图3C，其中在电压监测电路中的给定的一个电压监测电路处的被监测的电源电压已经越过(例如，下降到低于)电压阈值(因此复位信号20被断言)并且逻辑与门78阻止扫描输出信号60的扫描链数据，而替代地，逻辑0信号通过多路复用器64的第二输入施加到探针焊盘58。在测试结束时，触发器设置信号72可以被断言以将检测到电压问题的触发器70设置回逻辑1状态。
当触发器电路70中的任何一个触发器电路已被由功能电压监测器16中的一个功能电压监测器所断言的复位信号20复位时，逻辑与门76的输出处的控制信号80的逻辑0状态发生。当被监测的电压越过(例如，下降到低于)阈值时，通过功能电压监测器16断言复位信号20。
本文讨论的具体示例示出了功能电压监测器16是欠压监测器的功能，该欠压监测器针对被监测的电压下降到低于阈值而进行检查。然而，应当理解，本文公开的概念同样适用于作为过电压监测器操作的功能电压监测器16以检测电源电压上升到高于阈值。
尽管图2示出了仅对输出到单个探针焊盘58的单个扫描输出执行控制，但是应当理解，可以施加控制信号80以阻止所有到对应的多个探针焊盘58的多个扫描输出信号中的扫描链数据的输出。
另外，图2示出了与单个扫描链56和扫描输出信号60相关联的电路。应当理解，可以存在多个扫描链，并且在这种情况下，图2中所示的与门78和多路复用器64电路可以被复制用于每个所包括的扫描链56。在这种情况下，用于每个扫描链56的对应的探针焊盘58 将呈现在多路复用器的输出处。如导向控制其它扫描输出的箭头所示，控制信号80将被施加到每个所包括的与门78的第二输入。
在基于测试操作的晶圆分类之后，具有失败的测试的集成电路的隔离的裸片可以经受进一步测试以尝试并识别测试失败的原因。为了辅助进一步测试，可以在调试测试期间访问调试焊盘86，以响应于相同的测试状况而确定功能电压监测器16中的哪个功能电压监测器断言复位信号20。
还应该理解，探针焊盘58不仅在EWS期间可用于探针，而且还键合到封装引脚，该封装引脚在最终测试(FT)期间可用于接触。在这种情况下，应当注意，焊盘86也被向外键合到封装引脚以用于在 FT期间访问。
现在参考图4，其示出了集成电路152内的用于测试电路150的电路图。集成电路152包括功能电路24(为清楚起见，这里仅示出了一个)。测试电路150包括扫描链156，扫描链156能够以本领域技术人员公知的方式与功能电路24上的自动测试操作的执行相关联地操作，以响应于功能电路的测试(例如，作为自动测试图案生成器 (ATPG)数据的应用的结果)而从功能电路扫描链数据中收集。扫描链156包括供应扫描输出信号160的输出，扫描输出信号160由扫描链数据组成。扫描输出信号160的扫描链数据可以通过测试设备与测试图案进行比较。扫描链数据的值与测试图案的值之间的偏差可以表示功能电路24或其它电路未通过某个测试。
扫描输出信号160能够由自动测试设备通过集成电路的焊盘158 访问，该集成电路的焊盘158被配置为并且可用于使用传统的晶圆探测自动测试设备(诸如通过在EWS期间使用探针卡)进行探测。而且，焊盘158将被键合到封装引脚，并且可以在FT期间由自动测试设备通过测试板通道访问。多路复用器164具有被耦合以从扫描链 156的输出接收扫描输出信号160的第一输入。多路复用器164的选择输入接收多位选择信号166，该多位选择信号166被解码以对多路复用器的输入中的一个输入进行选择，以用于连接到多路复用器的输出。当多位选择信号166具有第一数据值(例如，<111>)时，多路复用器164被控制以将接收扫描输出信号160的第一输入连接到多路复用器164的输出，其中该输出被连接到探针焊盘158。
多个功能电压监测器(FVM)16以上文关于图1所描述的方式进行操作，以当被监测的电源电压越过(例如，下降到低于)相关联的电压阈值时单独地断言它们相应的复位信号20。每个复位信号20 被施加到对应的触发器(FF)电路170的时钟输入。每个触发器电路170的设置输入接收触发器设置信号172。响应于触发器设置信号172 的断言，触发器电路的输出被设置为逻辑1。在实施例中，触发器设置信号172在测试操作开始时(即，当尚未进入ATPG模式的测试图案的测试准备阶段期间)被断言。在完成测试准备阶段并进入ATPG 模式后，如本领域技术人员所知，在操作的测试模式的扫描输入期间将测试图案(例如，在自动测试图案生成(ATPG)的情况下)施加到扫描链的输入。响应于在触发器电路170的时钟输入处的复位信号 20的断言，该触发器电路170的输出被设置为逻辑0。
从触发器电路170输出的信号形成多位选择信号166的位。因此，在触发器电路170中的每个触发器电路被设置并且从触发器电路170 输出的信号都是逻辑1的情况下，多位选择信号166具有<111>的第一数据值，并且多路复用器164被控制以将接收扫描输出信号160的第一输入连接到多路复用器164的输出，其中该输出被连接到探针焊盘158。用于多位选择信号166的任何其它位组合(从<000>到<110>) 通过多路复用器164被解码以选择多路复用器的其它输入中的一个输入，以用于连接到多路复用器的输出，其中任何所包括的逻辑0位值是通过由于接收到复位信号20而复位对应的触发器电路170引起的。该选择将固定数字代码(1-7；例如，000至110)连接到探针焊盘158。固定代码可以对应于用于多位选择信号166的位组合。因此，用于 <000>的多位选择信号166的位组合将使得多路复用器选择000的固定代码1。类似地，用于<010>的多位选择信号166的位组合将使得多路复用器选择010的固定代码3。
测试电路150的操作如下：
结合常规扫描测试，例如使用ATPG，多位选择信号166被强制为<111>的第一数据值，并且多路复用器164被控制以将接收扫描输出信号160的第一输入连接到多路复用器164的输出，以便将扫描输出信号160传递至焊盘158。然后，由自动测试设备通过探测探针焊盘158接收扫描输出信号160的扫描链数据，并且为了检测电路故障的目的，可以将扫描链数据与测试图案进行比较。
结合ATPG期间的电压水平监测，多位选择信号166的数据值取决于触发器电路170的逻辑状态。来自触发器电路170的输出信号的逻辑0状态发生在当该触发器电路已被由功能电压监测器16中的对应的一个功能电压监测器所断言的复位信号20复位时。当被监测的电压越过(例如，下降到低于)阈值时，通过功能电压监测器16断言复位信号20。这引起多位选择信号166的数据值的改变，其中多位选择信号166被解码以选择用于输出到探针焊盘158的固定数字代码 1-7。然后，由自动测试设备通过探测探针焊盘158接收输出代码信号，并且可以处理信号以提供功能电压监测器16中的哪个或哪些功能电压监测器检测到电源电压问题的特定标识。
在测试结束时，触发器设置信号172可以被断言以将检测到电压问题的复位触发器电路170设置回逻辑1状态。
尽管仅示出了单个探针焊盘158，但是应当理解，三个分开的焊盘158可以耦合到多路复用器164的输出，以单独地呈现所选择的固定数字代码的位。
另外，图4示出了与单个扫描链156和扫描输出信号160相关联的电路。应当理解，可以存在多个扫描链，并且在这种情况下，多路复用器164将接收对应的扫描输出信号160。例如，可以存在三个扫描链，如上所述，其中三个分开的焊盘158耦合到多路复用器164的输出，以响应于具有值<111>的多位选择信号166而单独地呈现三个扫描输出信号，并且响应于具有任何其它值的多位选择信号166而单独地呈现所选择的固定数字代码电路的位。
前述的描述已经通过示例性和非限制性示例提供了对本实用新型的一个或多个示例性实施例的完整且信息性的描述。然而，当结合附图和所附权利要求阅读时，鉴于前述的描述，各种修改和调整对于相关领域的技术人员而言将变得显而易见。然而，对本实用新型的教导的所有这些和类似的修改仍将落入所附权利要求中限定的本实用新型的范围内。

Claims (18)

1.一种集成电路，其特征在于，包括：
功能电路；
扫描链，被耦合到所述功能电路，并且被配置为从所述功能电路的测试中收集扫描链数据并输出包含所述扫描链数据的扫描链信号；
电压监测器电路，被配置为将电源电压与阈值进行比较，并且在所述电源电压越过所述阈值时断言复位信号；
触发器电路，被配置为接收所述复位信号，并且响应于所述复位信号的断言而改变触发器输出信号的逻辑状态；以及
逻辑电路，被配置为响应于所述触发器输出信号的被改变的逻辑状态而阻止所述扫描链信号传递至集成电路探针焊盘，其中所述集成电路探针焊盘用于通过自动测试设备进行探测。
2.根据权利要求1所述的集成电路，其特征在于，所述触发器电路包括接收所述复位信号的时钟输入以及接收设置信号的设置输入。
3.根据权利要求2所述的集成电路，其特征在于，所述设置信号被断言以在测试操作开始之前将所述触发器电路设置在第一逻辑状态，并且被断言的复位信号使得所述触发器电路复位到第二逻辑状态。
4.根据权利要求1所述的集成电路，其特征在于，所述逻辑电路包括：
多路复用器电路，具有接收所述扫描链信号的第一输入、第二输入和耦合到所述探针焊盘的输出；以及
逻辑传递门，具有接收所述扫描链信号的第一输入、接收所述触发器输出信号的第二输入和耦合到所述多路复用器的所述第二输入的输出。
5.根据权利要求4所述的集成电路，其特征在于，所述多路复用器包括控制输入，所述控制输入被配置为接收选择信号，其中所述选择信号的逻辑状态选择所述多路复用器的所述第一输入和所述第二输入中的哪个连接到所述多路复用器的所述输出。
6.根据权利要求4所述的集成电路，其特征在于，如果所述触发器输出信号的所述逻辑状态未改变，则所述逻辑传递门操作以将所述扫描链信号传递到所述第二输入，并且如果所述触发器输出信号的所述逻辑状态已改变，则所述逻辑传递门进一步操作以将固定逻辑电平信号施加到所述第二输入。
7.根据权利要求4所述的集成电路，其特征在于，所述逻辑传递门是逻辑与门。
8.根据权利要求1所述的集成电路，其特征在于，所述逻辑电路包括：
多路复用器电路，具有接收所述扫描链信号的第一输入、接收第一代码信号的第二输入和耦合到所述探针焊盘的输出，所述多路复用器进一步接收包括与所述触发器输出信号相对应的位的选择信号，所述选择信号被解码以使得在所述第一输入和所述第二输入之间进行选择，以用于连接到所述输出，所述输出耦合到所述探针焊盘。
9.根据权利要求8所述的集成电路，其特征在于，所述多路复用器包括接收附加代码信号的第三输入，所述电路进一步包括：
附加电压监测器电路，被配置为将附加电源电压与附加阈值进行比较，并且当所述附加电源电压越过所述附加阈值时，断言附加复位信号；
附加触发器电路，被配置为接收所述附加复位信号并且响应于所述附加复位信号的断言而改变附加触发器输出信号的逻辑状态；
其中所述选择信号进一步包括与所述附加触发器输出信号相对应的附加位，所述选择信号被解码以使得在所述第一输入、所述第二输入和所述第三输入之间进行选择，以用于连接到所述输出，所述输出耦合到所述探针焊盘。
10.根据权利要求1所述的集成电路，其特征在于，进一步包括连接到所述触发器电路的所述输出的调试焊盘，其中所述调试焊盘不用于在电子晶圆分类(EWS)期间通过自动测试设备进行探测，而是可用于在封装测试期间连接到测试设备。
11.一种集成电路，其特征在于，包括：
功能电路；
扫描链，被耦合到所述功能电路，并且被配置为从所述功能电路的测试中收集扫描链数据并输出包含所述扫描链数据的扫描链信号；
第一电压监测器电路，被配置为将第一电源电压与第一阈值进行比较，并且当所述第一电源电压越过所述第一阈值时断言第一复位信号；
第一触发器电路，被配置为接收所述第一复位信号并且响应于所述第一复位信号的断言而改变第一触发器输出信号的逻辑状态；
第二电压监测器电路，被配置为将第二电源电压与第二阈值进行比较，并且在所述第二电源电压越过所述第二阈值时断言第二复位信号；
第二触发器电路，被配置为接收所述第二复位信号并且响应于所述第二复位信号的断言而改变第二触发器输出信号的逻辑状态；
第一逻辑门，被配置为逻辑地组合所述第一触发器输出信号和所述第二触发器输出信号以生成控制信号；
第二逻辑门，具有被配置为接收所述扫描链信号的第一输入和被配置为接收所述控制信号的第二输入；
多路复用器电路，具有被配置为接收所述扫描链信号的第一输入和被配置为接收从所述第二逻辑门输出的信号的第二输入；以及
集成电路探针焊盘，被连接到所述多路复用器电路的输出，其中所述集成电路探针焊盘用于通过自动测试设备进行探测。
12.根据权利要求11所述的集成电路，其特征在于，所述多路复用器包括被配置为接收选择信号的控制输入，其中所述选择信号的逻辑状态选择所述多路复用器的所述第一输入和所述第二输入中的哪个连接到所述多路复用器的所述输出。
13.根据权利要求11所述的集成电路，其特征在于，如果所述控制信号具有第一逻辑状态，则逻辑传递门进行操作以将所述扫描链信号传递到所述多路复用器的所述第二输入，并且如果所述控制信号具有第二逻辑状态，则所述逻辑传递门进一步进行操作以将控制信号施加到所述多路复用器的所述第二输入。
14.根据权利要求11所述的集成电路，其特征在于，进一步包括：
第一调试焊盘，用于在封装测试期间连接到测试设备，并且被连接以接收从所述第一触发器电路输出的所述信号，以及
第二调试焊盘，用于在封装测试期间连接到测试设备，并且被连接以接收从所述第二触发器电路输出的所述信号，
其中所述第一调试焊盘和所述第二调试焊盘都不用于在电子晶圆分类(EWS)期间通过自动测试设备进行探测。
15.根据权利要求11所述的集成电路，其特征在于，所述第一触发器电路和所述第二触发器电路中的每个触发器电路在测试操作开始之前被设置为第一逻辑状态，并且响应于所述第一复位信号和所述第二复位信号中的对应的一个复位信号的断言而被单独地复位为第二逻辑状态。
16.一种集成电路，其特征在于，包括：
功能电路；
扫描链，被耦合到所述功能电路，并且被配置为从所述功能电路的测试中收集扫描链数据并输出包含所述扫描链数据的扫描链信号；
第一电压监测器电路，被配置为将第一电源电压与第一阈值进行比较，并且当所述第一电源电压越过所述第一阈值时断言第一复位信号；
第一触发器电路，被配置为接收所述第一复位信号并且响应于所述第一复位信号的断言而改变第一触发器输出信号的逻辑状态；
第二电压监测器电路，被配置为将第二电源电压与第二阈值进行比较，并且在所述第二电源电压越过所述第二阈值时断言第二复位信号；
第二触发器电路，被配置为接收所述第二复位信号并且响应于所述第二复位信号的断言而改变第二触发器输出信号的逻辑状态；
多路复用器，具有被耦合以接收所述扫描链信号的第一输入、被耦合以接收第一编码信号的第二输入和被耦合以接收第二编码信号的第三输入，所述多路复用器通过多位选择信号而被控制，所述多位选择信号被解码以使得在所述第一输入、所述第二输入和所述第三输入之间进行选择，以用于连接到所述输出，所述输出耦合到探针焊盘。
17.根据权利要求16所述的集成电路，其特征在于，所述第一编码信号将所述第一电压监测器电路识别为已断言所述第一复位信号，并且所述第二编码信号将所述第二电压监测器电路识别为已断言所述第二复位信号。
18.根据权利要求17所述的集成电路，其特征在于，所述多路复用器进一步具有被耦合以接收第三编码信号的第四输入，其中所述第三编码信号将所述第一电压监测器电路和所述第二电压监测器电路都识别为已断言所述第一复位信号和所述第二复位信号。
CN201821552070.8U 2017-09-22 2018-09-21 集成电路 Withdrawn - After Issue CN209231464U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/712,778 US10502784B2 (en) 2017-09-22 2017-09-22 Voltage level monitoring of an integrated circuit for production test and debug
US15/712,778 2017-09-22

Publications (1)

Publication Number Publication Date
CN209231464U true CN209231464U (zh) 2019-08-09

Family

ID=65808988

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821552070.8U Withdrawn - After Issue CN209231464U (zh) 2017-09-22 2018-09-21 集成电路
CN201811110649.3A Active CN109541431B (zh) 2017-09-22 2018-09-21 用于生产测试和调试的集成电路的电压水平监测

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811110649.3A Active CN109541431B (zh) 2017-09-22 2018-09-21 用于生产测试和调试的集成电路的电压水平监测

Country Status (2)

Country Link
US (1) US10502784B2 (zh)
CN (2) CN209231464U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109541431A (zh) * 2017-09-22 2019-03-29 意法半导体国际有限公司 用于生产测试和调试的集成电路的电压水平监测

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10620267B2 (en) * 2017-09-20 2020-04-14 Stmicroelectronics International N.V. Circuitry for testing non-maskable voltage monitor for power management block
CN113075537B (zh) * 2019-07-01 2022-10-11 成都奥卡思微电科技有限公司 一种迭代式的形式验证断言空泛性强度的测试方法、存储介质和终端
US11340292B2 (en) 2019-07-09 2022-05-24 Stmicroelectronics International N.V. System and method for parallel testing of electronic device
US10996266B2 (en) 2019-08-09 2021-05-04 Stmicroelectronics International N.V. System and method for testing voltage monitors
US10969434B2 (en) * 2019-09-03 2021-04-06 Micron Technology, Inc. Methods and apparatuses to detect test probe contact at external terminals
US11557364B1 (en) 2021-07-27 2023-01-17 Stmicroelectronics International N.V. ATPG testing method for latch based memories, for area reduction

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892963A (ja) * 1981-11-30 1983-06-02 Anritsu Corp 位相検出器
US5757203A (en) * 1996-10-16 1998-05-26 Hewlett-Packard Company Multiple on-chip IDDQ monitors
US6687865B1 (en) * 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
GB2370364B (en) * 2000-12-22 2004-06-30 Advanced Risc Mach Ltd Testing integrated circuits
JP3848152B2 (ja) * 2001-12-20 2006-11-22 株式会社東芝 多機能ｉｃカード
CN1255869C (zh) * 2003-03-14 2006-05-10 联华电子股份有限公司 逻辑集成电路中扫描链的故障定位方法
WO2006085276A1 (en) * 2005-02-11 2006-08-17 Nxp B.V. Testing of an integrated circuit with a plurality of clock domains
EP2122466B1 (en) * 2007-02-12 2015-04-29 Mentor Graphics Corporation Low power scan testing techniques and apparatus
US20090265596A1 (en) * 2008-04-22 2009-10-22 Mediatek Inc. Semiconductor devices, integrated circuit packages and testing methods thereof
WO2009137727A1 (en) * 2008-05-07 2009-11-12 Mentor Graphics Corporation Scan cell use with reduced power consumption
CN101645704B (zh) * 2008-08-07 2011-11-02 联咏科技股份有限公司 重置信号过滤器
JP5583244B1 (ja) * 2013-06-10 2014-09-03 三菱電機株式会社 集積回路素子を有する電子制御装置及びその集積回路素子の単品検査装置
CN106556792B (zh) * 2015-09-28 2021-03-19 恩智浦美国有限公司 能够进行安全扫描的集成电路
US9698771B1 (en) * 2016-07-06 2017-07-04 Stmicroelectronics International N.V. Testing of power on reset (POR) and unmaskable voltage monitors
US10502784B2 (en) * 2017-09-22 2019-12-10 Stmicroelectronics International N.V. Voltage level monitoring of an integrated circuit for production test and debug

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109541431A (zh) * 2017-09-22 2019-03-29 意法半导体国际有限公司 用于生产测试和调试的集成电路的电压水平监测
CN109541431B (zh) * 2017-09-22 2021-12-21 意法半导体国际有限公司 用于生产测试和调试的集成电路的电压水平监测

Also Published As

Publication number Publication date
US20190094301A1 (en) 2019-03-28
CN109541431A (zh) 2019-03-29
US10502784B2 (en) 2019-12-10
CN109541431B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN209231464U (zh) 集成电路
Jarwala et al. A new framework for analyzing test generation and diagnosis algorithms for wiring interconnects
CN102901621B (zh) 用于测试螺线管阀的方法和装置
EP2064562B1 (en) Testable integrated circuit and ic test method
US9297855B1 (en) Integrated circuit with increased fault coverage
JP2009523229A (ja) テスト可能な集積回路およびｉｃテスト法
US6671644B2 (en) Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection
US8412994B2 (en) Design-for-test technique to reduce test volume including a clock gate controller
KR19980071048A (ko) 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법
CN104076194B (zh) 测试集成电路封装件的输出短路电流
Baker et al. I/sub DDQ/testing because'zero defects isn't enough': a Philips perspective
US8006152B2 (en) Scan chain fail diagnostics
CN103267940B (zh) 多模块平行测试系统
Guo et al. An algorithmic technique for diagnosis of faulty scan chains
US7818643B2 (en) Method for blocking unknown values in output response of scan test patterns for testing circuits
Coyette et al. Automated testing of mixed-signal integrated circuits by topology modification
CN109696940A (zh) 用于识别装置输出处的故障的方法和其系统
US20180100890A1 (en) System and Method for Efficient Electrostatic Discharge Testing and Analysis
Appello et al. Understanding yield losses in logic circuits
US8397113B2 (en) Method and system for identifying power defects using test pattern switching activity
CN108051767B (zh) 一种用于集成电路测试仪的自动诊断方法
US7127690B2 (en) Method and system for defect evaluation using quiescent power plane current (IDDQ) voltage linearity
Garbolino et al. Detection, localisation and identification of interconnection faults using MISR compactor
US20170010320A1 (en) Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20190809

Effective date of abandoning: 20211221

AV01 Patent right actively abandoned

Granted publication date: 20190809

Effective date of abandoning: 20211221

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned