CN101645704B - 重置信号过滤器 - Google Patents
重置信号过滤器 Download PDFInfo
- Publication number
- CN101645704B CN101645704B CN200810129821XA CN200810129821A CN101645704B CN 101645704 B CN101645704 B CN 101645704B CN 200810129821X A CN200810129821X A CN 200810129821XA CN 200810129821 A CN200810129821 A CN 200810129821A CN 101645704 B CN101645704 B CN 101645704B
- Authority
- CN
- China
- Prior art keywords
- reset signal
- reset
- trigger
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
重置信号过滤器包含电源电压检测器及重置信号检测器或只包含重置信号检测器。电源电压检测器包括比较器及基本逻辑门(例如与门、或门、反相器等)。重置信号检测器包含比较器、N个串接的触发器、与门、或门、多工器及输出触发器。重置信号过滤器接收电源电压检测器或史密特触发缓冲器产生的第一重置信号，利用N个触发器来暂存该第一重置信号于N个周期时间的信号电平，并判断该第一重置信号在N个周期时间内是否有转态的情况发生，以输出最终重置信号。
Description
技术领域
本发明相关于一种重置信号过滤器的装置及其相关方法流程，尤指一种稳定史密特触发缓冲器产生的重置信号或一般重置信号的重置信号过滤器。
背景技术
通常IC芯片的重置信号来源大多是由IC芯片内建或外部的电阻及电容所组成的电路产生延迟信号，再经由IC芯片内部中具有史密特触发特性的缓冲元件来产生。而此传统设计方式的最主要缺陷在于容易因IC芯片外部电源的不稳定或系统电路噪声就造成IC芯片任意进入重置状态。
请参考图1，图1为先前技术的重置电路的示意图。IC芯片外部重置电路都是以电阻性元件及电容性元件串联组成，并且依照设计需求大致分为两种方式，(A)部分为负向重置电路，包含电阻RA耦接于电源端VDDIO及IC芯片的接脚，及电容CA耦接于接地端GND及IC芯片的接脚；(B)部分为正向重置电路，包含电阻RB耦接于接地端GND及IC芯片的接脚，及电容CB耦接于电源端VDDIO及IC芯片的接脚。先前技术的重置电路主要是利用设置于IC芯片内部的史密特触发缓冲器(Schmitt trigger buffer)12来产生重置信号，史密特触发缓冲器12具有二临界电压V+、V-，临界电压的大小根据史密特触发缓冲器12的设计而有所不同。史密特触发缓冲器12的功能是当IC芯片外部重置电路所产生的输入电压VA、VB上升超过临界电压V+时，史密特触发缓冲器12的输出信号(负向/正向重置信号)将为逻辑值1。反之，当输入电压VA、VB下降小于临界电压V-时，史密特触发缓冲器12的输出信号(负向/正向重置信号)将为逻辑值0。
请参考图2，图2为图1的重置电路的信号波形图。(A)部分为负向重置电路的信号波形图，(B)部分为正向重置电路的信号波形图。由图2的IC输入信号VA、VB可知，通过史密特触发缓冲器12的特性将IC芯片外部电源或电路所造成的较小噪声过滤，该较小噪声的电压值介于VDDIO至V-或V+至GND之间震荡。但是若当IC芯片外部电源的较不稳定或电路噪声过大时，史密特触发缓冲器12就无法将较大的输入噪声过滤，该较大噪声的电压值震荡低于V-或高于V+的电压范围，而使得IC芯片运作任意进入重置状态。
发明内容
本发明提供一种重置信号过滤器，包含第一比较器，用来比较电源电压及第一参考电压，以产生第一比较信号；N个串接的触发器，每一触发器的重置端接收该第一比较信号，每一触发器的输入端耦接于上一个触发器的输出端，第一个触发器的输入端接收第一重置信号，N个串接的触发器用来暂存该第一重置信号于N个周期时间的电平；第一逻辑门，包含N个输入端分别耦接于该N个串接的触发器的输出端，用来决定该重置信号于N个周期时间内是否为相同电平，以产生逻辑信号；及输出触发器，耦接于该第一逻辑门，用来接收该逻辑信号以输出第二重置信号。
附图说明
图1为先前技术的重置电路的示意图。
图2为图1的重置电路的信号波形图。
图3为本发明重置信号过滤器的第一实施例的方块图。
图4为本发明重置信号过滤器的第一实施例的流程图。
图5为第一实施例的负向重置信号过滤器的电路图。
图6为第一实施例的正向重置信号过滤器的电路图。
图7为第一实施例的负向重置信号过滤器的从重置状态至正常运作状态的信号波形图。
图8为第一实施例的正向重置信号过滤器的从重置状态至正常运作状态的信号波形图。
图9为第一实施例的负向重置信号过滤器的从正常运作状态至重置状态的信号波形图。
图10为第一实施例的正向重置信号过滤器的从正常运作状态至重置状态的信号波形图。
图11为本发明重置信号过滤器的第二实施例的方块图。
图12为本发明重置信号过滤器的第二实施例的流程图。
图13为第二实施例的负向重置信号过滤器的电路图。
图14为第二实施例的正向重置信号过滤器的电路图。
[主要元件标号说明]
12、22 史密特触发缓冲器
30、201、206、301、306 重置信号过滤器
24 重置电路
25、35、351、356 重置信号检测器
36、361、366 电源电压检测器
27、37 非重置状态检测电路
28、38 重置状态检测电路
202、207、303、308 比较器
304 与门
309 或门
具体实施方式
请参考图3，图3为本发明重置信号过滤器的第一实施例的方块图，其中重置信号过滤器30包含重置信号检测器25。重置信号过滤器30耦接于史密特触发缓冲器(Schmitt trigger buffer)22的输出端，利用此缓冲器的特性与重置信号过滤器30来过滤IC芯片的输入信号PIN_RST的噪声，以产生稳定的重置信号INT_RST。史密特触发缓冲器22及重置信号过滤器30设置于IC芯片内部，通过IC芯片外部的接脚(输入信号PIN_RST)与IC芯片外部的重置电路24连接，重置电路24通常由电阻元件及电容元件串联组成。重置信号检测器25包含非重置状态检测电路(non-reset state detectioncircuit)27及重置状态检测电路(reset state detection circuit)28，但当非重置状态检测电路27开启时，重置状态检测电路28将关闭，当重置状态检测电路28开启时，非重置状态检测电路27将关闭，因此重置信号检测器25也可以只包含非重置状态检测电路27或重置状态检测电路28。
请参考图4，图4为本发明重置信号过滤器30的第一实施例的流程图。当系统电源开启时，重置信号过滤器30启动非重置状态检测电路27并关闭重置状态检测电路28，使IC芯片进入重置状态。非重置状态检测电路27检测史密特触发缓冲器22的输出信号STB_RST是否维持非重置状态超过N个周期时间，N个周期时间可为固定、变动或可编程的周期时间，也可以设定为倍频、除频或未倍除频所产生的频率周期或其它特定的信号。若输出信号STB_RST维持非重置状态超过N个周期时间以上，则关闭非重置状态检测电路27并启动重置状态检测电路28，使IC芯片进入正常运作状态。再者当IC芯片处于正常运作状态时，重置状态检测电路28检测史密特触发缓冲器22的输出信号STB_RST是否维持重置状态超过N个周期时间。若输出信号STB_RST维持重置状态超过N个周期时间以上，则启动非重置状态检测电路27并关闭重置状态检测电路28，使IC芯片进入重置状态。
请参考图5及图6，图5为第一实施例的负向重置信号过滤器(low activereset filter)201的电路图，图6为第一实施例的正向重置信号过滤器(highactive reset filter)206的电路图。VDD代表IC芯片的核心逻辑电路的运作电压、VREF_RSD为由IC芯片外部输入或IC芯片内部产生的参考电压。如图5所示，负向重置信号过滤器201只由重置信号检测器组成。此重置信号检测器的非重置状态检测电路包含比较器202、N+1个触发器R1_N、R2_N、RN_N、RN+1_N、与门AND_N及多工器MUX_N，其中N为重置信号检测器的检测周期时间，N值可以依设计需求有所不同。另外此重置信号检测器的重置状态检测电路包含比较器202、N+1个触发器R1_N、R2_N、RN_N、RN+1_N、或门OR_N及多工器MUX_N。该负向重置信号过滤器201中的触发器会在输入重置信号(RSD_RST)为逻辑值0时，将输出逻辑值0于输出端口(Q)。如图6所示，正向重置信号过滤器206亦只由重置信号检测器组成。此重置信号检测器的非重置状态检测电路包含比较器207、N+1个触发器R1_P、R2_P、RN_P、RN+1_P、或门OR_P及多工器MUX_P，另外此重置信号检测器的重置状态检测电路包含比较器207、N+1个触发器R1_P、R2_P、RN_P、RN+1_P、与门AND_P及多工器MUX_P。该正向重置信号过滤器206中的触发器会在输入重置信号(RSD_RST)为逻辑值0时，将输出逻辑值1于输出端口(Q)。
请参考图7及图8，图7为第一实施例的负向重置信号过滤器201的从重置状态至正常运作状态的信号波形图，图8为第一实施例的正向重置信号过滤器206的从重置状态至正常运作状态的信号波形图。当IC芯片处于重置状态时，重置状态检测电路被关闭，并且非重置状态检测电路被启动。非重置状态检测电路利用N个触发器来暂存N个周期时间的输入信号STB_RSTN/STB_RSTP，并判断此输入信号STB_RSTN/STB_RSTP是否有转态的情况发生。因此输入信号STB_RSTN/STB_RSTP必须维持非重置状态超过N个周期时间以上，才会使得IC芯片进入正常运作状态。若此输入信号STB_RSTN/STB_RSTP未能持续非重置状态超过N个周期时间以上，则非重置信号检测器输出的重置信号INT_RSTN/INT_RSTP将使得IC芯片继续处于重置状态。
请参考图9及图10，图9为第一实施例的负向重置信号过滤器201的从正常运作状态至重置状态的信号波形图，图10为第一实施例的正向重置信号过滤器206的从正常运作状态至重置状态的信号波形图。当IC芯片处于正常运作状态时，非重置状态检测电路被关闭，并且重置状态检测电路被启动。重置状态检测电路利用N个触发器来暂存N个周期时间的输入信号STB_RSTN/STB_RSTP，并判断此输入信号STB_RSTN/STB_RSTP是否有转态的情况。因此输入信号STB_RSTN/STB_RSTP必须维持重置状态超过N个周期时间以上，才会使得IC芯片进入重置状态。若此输入信号STB_RSTN/STB_RSTP未能持续重置状态超过N个周期时间以上，则重置信号检测器输出的重置信号INT_RSTN/INT_RSTP将使得IC芯片继续处于正常运作状态。
请参考图11，图11为本发明重置信号过滤器的第二实施例的方块图。重置信号过滤器30包含电源电压检测器(power voltage detector)36及重置信号检测器35。重置信号检测器35的功能与第一实施例相同。电源电压检测器36可检测外部电源供应的电压值是否已超过最低运作电压值，该最低运作电压值可以依据设计需求有所不同。当电源电压值不小于最低运作电压值时代表电源供应稳定，电源电压检测器36将根据史密特触发缓冲器22的输出信号STB_RST产生电源重置信号PVD_RST。然后重置信号检测器35根据电源重置信号PVD_RST产生稳定的重置信号INT_RST。请参考图12，图12为本发明重置信号过滤器的第二实施例的流程图。当系统电源开启时，IC芯片立即进入电源检测状态(power detect state)，电源电压检测器36可判断电源供应是否稳定。当电源供应稳定时，启动非重置状态检测电路37并关闭重置状态检测电路38，使IC芯片进入重置状态。接下来重置信号过滤器30的运作方式与第一实施例的流程相同。
请参考图13及图14，图13为第二实施例的负向重置信号过滤器301的电路图，图14为第二实施例的正向重置信号过滤器306的电路图。如图13所示，负向重置信号过滤器301的电源电压检测器361包含比较器303及与门304。比较器303用来比较IC芯片外部电源或IC芯片内部所供应的核心逻辑运作电压VDD是否已超过最低运作电压VREF_COR。当核心逻辑运作电压VDD大于参考电压VREF_COR时，与门304将根据史密特触发缓冲器22的输出信号STB_RSTN决定输出的电源重置信号PVD_RSTN。电源重置信号PVD_RSTN耦接于重置信号检测器351的输入端，并且第二实施例的负向重置信号过滤器301的重置信号检测器351的功能与第一实施例的负向重置信号过滤器201的重置信号检测器的功能相同。如图14所示，正向重置信号过滤器306的电源电压检测器366包含比较器308及或门309。比较器308用来比较IC芯片外部电源或IC芯片内部所供应的核心逻辑运作电压VDD是否已超过最低运作电压VREF_COR。当核心逻辑运作电压VDD大于参考电压VREF_COR时，比较器308的输出信号反相后输入或门309的输入端，因此或门309将根据史密特触发缓冲器22的输出信号STB_RSTP决定输出的电源重置信号PVD_RSTP，电源重置信号PVD_RSTP耦接于重置信号检测器356的输入端。第二实施例的正向重置信号过滤器306的重置信号检测器356的功能与第一实施例的正向重置信号过滤器206的重置信号检测器的功能相同。
综上所述，重置信号过滤器包含电源电压检测器及重置信号检测器或只包含重置信号检测器。电源电压检测器包括比较器及基本逻辑门(例如与门、或门、反相器...等)。重置信号检测器包含比较器、N个串接的触发器、与门、或门、多工器及输出触发器。重置信号过滤器接收电源电压检测器或史密特触发缓冲器产生的第一重置信号，利用N个触发器来暂存该第一重置信号于N个周期时间的信号电平，并判断该第一重置信号在N个周期时间内是否有转态的情况发生，以输出最终重置信号。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (9)
1.一种重置信号过滤器，包含：
第一比较器，用来比较电源电压及第一参考电压，以产生第一比较信号；
N个串接的触发器，每一触发器的重置端接收该第一比较信号，每一触发器的输入端耦接于上一个触发器的输出端，第一个触发器的输入端接收第一重置信号，N个串接的触发器用来暂存该第一重置信号于N个周期时间的电平；
第一逻辑门，包含N个输入端分别耦接于该N个串接的触发器的输出端，用来决定该重置信号于N个周期时间内是否为相同电平，以产生逻辑信号；及
输出触发器，耦接于该第一逻辑门，用来接收该逻辑信号以输出第二重置信号。
2.根据权利要求1所述的重置信号过滤器，其中该第一逻辑门为与门。
3.根据权利要求1所述的重置信号过滤器，其中该第一逻辑门为或门。
4.根据权利要求1所述的重置信号过滤器，还包含：
第二逻辑门，包含N个输入端分别耦接于该N个串接的触发器的输出端；及
多工器，该多工器的输入端分别耦接于该第一逻辑门及该第二逻辑门的输出端，该多工器的控制端耦接于该输出触发器的输出端，该多工器的输出端耦接于该输出触发器的输入端。
5.根据权利要求4所述的重置信号过滤器，其中该第一逻辑门为或门，该第二逻辑门为与门。
6.根据权利要求1所述的重置信号过滤器，还包含电源电压检测器，耦接于该第一个触发器的输入端，该电源电压检测器包含：
第二比较器，用来比较该电源电压及第二参考电压，以产生第二比较信号；及
第三逻辑门，耦接于该第二比较器，用来接收该第二比较信号及该第一重置信号，以于该电源电压稳定时输出该第一重置信号。
7.根据权利要求6所述的重置信号过滤器，其中该第三逻辑门为与门。
8.根据权利要求6所述的重置信号过滤器，其中该第三逻辑门为或门，且该第二比较信号是经由反相器输入该或门。
9.根据权利要求1所述的重置信号过滤器，其中该第一重置信号是由史密特触发缓冲器所产生。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810129821XA CN101645704B (zh) | 2008-08-07 | 2008-08-07 | 重置信号过滤器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810129821XA CN101645704B (zh) | 2008-08-07 | 2008-08-07 | 重置信号过滤器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110248172.7A Division CN102386896B (zh) | 2008-08-07 | 2008-08-07 | 重置信号过滤器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101645704A CN101645704A (zh) | 2010-02-10 |
| CN101645704B true CN101645704B (zh) | 2011-11-02 |
Family
ID=41657438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810129821XA Expired - Fee Related CN101645704B (zh) | 2008-08-07 | 2008-08-07 | 重置信号过滤器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101645704B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102131328B (zh) * | 2010-12-24 | 2014-05-14 | 苏州华芯微电子股份有限公司 | 一种led驱动芯片的上电电路 |
| TWI591538B (zh) * | 2017-01-18 | 2017-07-11 | 新唐科技股份有限公司 | 微控制器 |
| US10502784B2 (en) * | 2017-09-22 | 2019-12-10 | Stmicroelectronics International N.V. | Voltage level monitoring of an integrated circuit for production test and debug |
| CN113129977B (zh) * | 2019-12-30 | 2023-12-15 | 群联电子股份有限公司 | 信号接收电路、存储器存储装置及信号接收方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175603B1 (en) * | 1997-08-07 | 2001-01-16 | Cisco Technology, Inc. | System for managing signals in different clock domains and a programmable digital filter |
| US6252466B1 (en) * | 1999-12-22 | 2001-06-26 | Texas Instruments Incorporated | Power-up detector for a phase-locked loop circuit |
-
2008
- 2008-08-07 CN CN200810129821XA patent/CN101645704B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175603B1 (en) * | 1997-08-07 | 2001-01-16 | Cisco Technology, Inc. | System for managing signals in different clock domains and a programmable digital filter |
| US6823029B1 (en) * | 1997-08-07 | 2004-11-23 | Cisco Technology, Inc. | System for managing signals in different clock domains and a programmable digital filter |
| US6252466B1 (en) * | 1999-12-22 | 2001-06-26 | Texas Instruments Incorporated | Power-up detector for a phase-locked loop circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101645704A (zh) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101477152B (zh) | 一种电容检测装置及方法 | |
| US7746131B2 (en) | Reset signal filter | |
| CN101645704B (zh) | 重置信号过滤器 | |
| CN101657730B (zh) | 具有配置为接收阈值电压并提供故障信号的多用途节点的集成电路 | |
| CN204465489U (zh) | 一种新型低压上电复位电路 | |
| CN106325449B (zh) | 一种低功耗上电复位电路 | |
| CN103605017A (zh) | 一种汽车开关量信号的检测方法 | |
| Valadimas et al. | Timing error tolerance in nanometer ICs | |
| CN1866160B (zh) | 数字加电复位电路及进行加电复位的方法 | |
| US8531190B2 (en) | Power supply noise measuring circuit and power supply noise measuring method | |
| TW201035577A (en) | Error detection in precharged logic | |
| CN201382977Y (zh) | 一种电容检测装置 | |
| CN101566645B (zh) | 一种用于电源电压脉冲干扰的检测电路 | |
| WO2013116441A1 (en) | Input capture peripheral with gating logic | |
| CN206057425U (zh) | 容限范围可调的直流电压检测系统 | |
| CN112305413B (zh) | 一种参考时钟丢失检测电路与检测方法 | |
| CN102386896B (zh) | 重置信号过滤器 | |
| CN106033964B (zh) | 家用电器中按键触发检测装置和具有其的家用电器 | |
| CN106160735B (zh) | 读出系统 | |
| CN103391072B (zh) | 用来检测时脉抖动的检测电路 | |
| CN201210174Y (zh) | 用于电源电压脉冲干扰的检测电路 | |
| US10157087B1 (en) | Robust boot block design and architecture | |
| US7501836B2 (en) | Apparatus and method for determining capacitance variation in an integrated circuit | |
| CN101577792B (zh) | 操作模式的判断装置及其判断方法 | |
| TWI778601B (zh) | 微控制器、操作系統及控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111102 Termination date: 20180807 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |