CN1866160B - 数字加电复位电路及进行加电复位的方法 - Google Patents

数字加电复位电路及进行加电复位的方法 Download PDF

Info

Publication number
CN1866160B
CN1866160B CN200610081913.6A CN200610081913A CN1866160B CN 1866160 B CN1866160 B CN 1866160B CN 200610081913 A CN200610081913 A CN 200610081913A CN 1866160 B CN1866160 B CN 1866160B
Authority
CN
China
Prior art keywords
reset
value
power
reseting register
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610081913.6A
Other languages
English (en)
Other versions
CN1866160A (zh
Inventor
吉昂-明·朱
侯成亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Corp
Zyray Wireless Inc
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN1866160A publication Critical patent/CN1866160A/zh
Application granted granted Critical
Publication of CN1866160B publication Critical patent/CN1866160B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明涉及一种用于电子设备的数字加电复位电路，所述数字加电复位电路整合在所述电子设备中并包括至少一个复位寄存器；所述数字加电复位电路设置为在确定了加电复位状态时，将所述至少一个复位寄存器中的值与一个预设值进行比较，当所述至少一个复位寄存器的值与所述预设值不匹配时，产生复位信号，并在产生所述复位信号前将所述至少一个复位寄存器的值初始化为所述预设值。

Description

数字加电复位电路及进行加电复位的方法
技术领域
本发明涉及加电复位，用于当电源接通的时候将存储设备、寄存器或者内存恢复为预设状态。更具体地，本发明涉及简化设备操作的数字加电复位。
背景技术
加电复位用于当电源接通时将存储设备、寄存器或者内存恢复到预设状态。对于大多数系统来说，加电复位电路都是必要电路。系统产生加电复位信号以重新复位所有子系统并确保整个系统正确初始化。包括芯片在内的所有子系统，需要一个外加的复位信号来对芯片进行复位。在现有技术中，系统采用一个专用模拟电路来产生复位信号。
加电复位电路检测加电状态，输出复位信号对其他电路进行复位。复位电路应该产生足够的复位时间。输出复位信号可以持续足够长的时间以确保所有组件正确复位。
图1所示为芯片加电后的动作。当系统加电时(步骤101)，芯片检测复位信号(步骤102)。如果复位信号持续，则芯片将一直处于复位状态(步骤103)。当复位信号停止，芯片开始初始化(步骤104)，初始化完成后(步骤105)将进入正常工作状态。一旦系统加电后，加电复位事件应当只发生一次。
图2所示为复位电路201和芯片202之间的传统连线方式。对于复位电路201，当加电以后，复位电路201将检测出这一状态，并对所有芯片202产生一个复位周期。复位信号的质量是很重要的，它必须非常接近方波。任何的不稳定因素都会导致系统锁死。这类不稳定因素，如短时脉冲波形干扰(glitch)，将导致芯片不能正确复位。
图3所示为一个简单的加电复位电路。该加电复位电路是模拟电路，依靠电容器C检测加电状态。电源接通后，电容器C未充电，其电压为零。电源VCC通过电阻R给电容器C充电。电容器C充满电之前，电路有足够的时间对其他组件301进行复位。复位时间的长短依赖于电阻器R的电阻值和电容器C的电容值，也就是RC对的值。当电容器C充满电时，复位周期也结束了。这样确保了加电复位只执行一次。这种电路和类似这样的电路广泛地应用于完成加电复位功能，并且这样的电路成本也不高。由于RC对的输出并不是理想的方波，因此该电路上还整合有一个滤波器，比如施密特触发器。
加电复位的基本流程如图4所示。在步骤401，发生加电事件，在步骤402，产生复位信号。之后，在步骤403，复位完成，整个流程结束。
然而，这个方案中还存在一些不足。加电复位电路为模拟电路，无法设置在数字芯片中。它只能安装在需要复位的芯片的外部。需复位的芯片需要一个专用输入引脚来获得复位状态。复位信号的质量也值得注意，因为系统不允许有短时脉冲波形干扰和任何不稳定的电压。在现有技术中，是使用滤波器来改善电压的质量。因而，有必要对加电复位电路进行改进，以至少部分地克服上述不足之处。
发明内容
根据本发明的一个方面，提供一种用于电子设备的数字加电复位电路，所述数字加电复位电路整合在所述电子设备中，包括至少一个复位寄存器；所述数字加电复位电路设置为在确定了加电复位状态时，将所述至少一个复位寄存器中的值与一个预设值进行比较，当所述至少一个复位寄存器的值与所述预设值不匹配时，产生复位信号，并在产生所述复位信号前将所述至少一个复位寄存器的值初始化为所述预设值；其中还包括一个计数器，所述数字加电复位电路设置为直到计数器达到预定的时间周期时才停止产生复位信号。
优选地，在本发明的数字加电复位电路中，所述至少一个复位寄存器在加电期间被施加特定的偏压，以确保所述至少一个复位寄存器中的值不会巧合地与所述预设值相匹配。
优选地，在本发明的数字加电复位电路中，所述预设值是具有预定位长、包含“1”和“0”混合序列的单独一个值。
优选地，在本发明的数字加电复位电路中，还包括用于接收外部复位信号的输入端，并设置为根据所述外部复位输入信号发送另一个复位信号。
优选地，在本发明的数字加电复位电路中，配置为对所述外部复位输入信号进行滤波。
优选地，在本发明的数字加电复位电路中，配置为将所述外部复位输入信号与系统时钟同步。
根据本发明的一个方面，提供一种电子设备进行加电复位的方法，包括如下步骤：
检测加电复位状态；
将至少一个复位寄存器的值与一个预设值相比较；及
当所述至少一个复位寄存器的值与所述预设值不匹配时，在产生复位信号前将所述至少一个复位寄存器的值初始化为所述预设值，并产生复位信号；且
在产生复位信号之前，增加计数器值，并直到计数器达到预定的时间周期时才停止产生复位信号；
其中，上述步骤由整合在电子设备中的加电复位电路执行。
优选地，在本发明的加电复位的方法中，在加电期间在所述至少一个复位寄存器上施加特定的偏压，以确保所述至少一个复位寄存器中的值不会巧合地与所述预设值相匹配。
优选地，在本发明的加电复位的方法中，所述预设值是具有预定位长、包含“1”和“0”混合序列的单独一个值。
优选地，在本发明的加电复位的方法中，还包括接收外部复位输入信号，并根据所述外部复位输入信号发送另一个复位信号。
优选地，在本发明的加电复位的方法中，还包括对所述外部复位输入信号进行滤波。
优选地，在本发明的加电复位的方法中，还包括将外部复位输入信号与系统时钟同步。
根据本发明的一个方面，提供一种用于电子设备的数字加电复位电路，包括：
用于检测加电复位状态的检测装置；
用于将至少一个复位寄存器的值与一个预设值相比较的比较装置；及
当所述至少一个复位寄存器的值与所述预设值不匹配时，用于将所述至少一个复位寄存器的值初始化为所述预设值的初始化装置；
当所述比较装置确定所述至少一个寄存器的值与所述预设值不匹配时，在将所述至少一个复位寄存器的值初始化后，用于产生复位信号的产生装置；
用于增加计数器值的装置，并且所述产生装置设置为直到计数器达到预定的时间周期时才停止产生复位信号；
其中，所述检测装置、比较装置、初始化装置和产生装置整合在所述电子设备中。
优选地，在本发明的加电复位电路中，还包括用于在加电期间在所述至少一个复位寄存器上施加特定的偏压，以确保所述至少一个复位寄存器中的值不会巧合地与所述预设值相匹配的偏压装置。
优选地，在本发明的加电复位电路中，所述预设值是具有预定位长、包含“1”和“0”混合序列的单独一个值。
优选地，在本发明的加电复位电路中，还包括用于接收外部复位输入信号的装置，及根据所述外部复位输入信号发送另一个复位信号的装置。
优选地，在本发明的加电复位电路中，还包括用于对所述外部复位输入信号进行滤波的装置。
优选地，在本发明的加电复位电路中，还包括用于将外部复位输入信号与系统时钟同步的装置。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是芯片进行复位和初始化过程的示意图；
图2是复位电路和用于接收复位信号的芯片之间的连接示意图；
图3是加电复位电路的结构示意图；
图4是加电和产生复位信号的过程示意图；
图5是根据本发明的一个实施例的芯片内复位电路的结构示意图；
图6是根据本发明的一个实施例的执行加电复位的过程示意图；
图7是根据本发明的另一实施例的执行加电复位的过程示意图。
具体实施方式
本发明的目的是对现有技术的外部加电复位电路提出一种替代的解决方案。通过使用数字电路，即数字加电复位控制器501，来实现同样的功能。如图5所示，复位电路501能够很容易地内置在数字芯片502中。它可以检测到当加电后，芯片是否已经复位或者还没有复位。如果芯片502在加电后还没有复位，那么复位电路501产生内部复位信号对芯片502进行复位。复位电路501只采用数字元件来构建。由于只需要数字元件，复位501能够集成到数字芯片中，从而，本实施例中不需要外部复位引脚。
根据本实施，由于不需要外部引脚，就不存在像前面所讨论的模拟电路中的复位信号质量的问题。由于电路是纯数字的，能够产生一个近似完美的复位信号。
本发明的方案使用了一组称作复位寄存器的寄存器。复位寄存器没有任何复位输入。加电后，复位寄存器的值假定是未知的。复位寄存器的值可能为0、1、2、或者任何随机的数字。如果将复位寄存器的值和一个幻数进行比较，如0x55、0xAA、或者任何唯一的数字，结果都应该不同。
由于加电后复位寄存器与该幻数相比较的结果不是正好相等的，复位电路501将开始用这个唯一的幻数对寄存器组进行初始化，从而避免了复位电路501再次检测加电事件。然后，该电路产生复位信号。通过使用计数器可以很容易地控制复位时间。由于逻辑门和寄存器可以实现这个方案，因而产生的复位信号是纯数字的。也就很容易地保证了信号的质量。
图6也示出了这个过程。在步骤601，加电事件开始。在步骤602中，把复位寄存器的值与幻数相比较。如果寄存器的值与这个幻数相同，由于不需要产生复位信号，则过程结束。当寄存器的值与这个幻数不相匹配时，在步骤603，对复位寄存器进行初始化；并在步骤604产生复位信号；之后在步骤605，复位过程结束。
整个复位周期结束之后，此时所有复位寄存器中的值都与这个幻数相等。因此，就不需要再发生一次复位信号生成事件。加电后只发生一次复位事件。
根据一些实施例，本发明有一组复位寄存器和一个幻数。如果这组寄存器包含n个寄存器，那么加电后，复位寄存器的值是该幻数的可能性是1/(2n)。复位寄存器的数量越多，发生错误匹配的可能性就越低，就越能增加此方案的正确性。
对幻数的选择也是非常重要的。如果选择“全0”或者是“全1”作为幻数，那么有着相同物理特征的复位寄存器会出现“全0”或者是“全1”的值。如果选择的是“0”和“1”相混合的序列值，就会降低错误的可能性。最安全的数是有一半位码全是“0”，另一半位码全是“1”，如0x55或者0xAA。加电后复位寄存器极少能出现这样的值。
也有可能是对存储装置施加一个特定的偏压值来确保它不会刚好与幻数相匹配。在加电期间，可用几种方法来对作为复位寄存器的存储装置加偏压，也就是，例如，如果指定幻数为0x55，那么就可以对复位寄存器加偏压将其置为0xAA。如果复位寄存器由带有非对称Q和Qn(Qn＝～Q)的触发器或者锁存器元件构成的，就使用第一种方法。那么在加电期间，复位寄存器将趋于0xAA。当复位寄存器是由带有一个低活动率(low-active)预设或者预复位引脚的触发器或者锁存器元件构成时，就采用另一种方法。使用具有小阻容(RC)时间常数的RC电路，例如，100k-ohm*0.5p-法拉＝50ns，该预设/预复位复位寄存器在加电期间被设置为0xAA。在芯片内，2ns足以对一个触发器或者锁存器元件进行预设或者预复位操作。另外，100k-ohm的电阻器和0.5p-farad的电容器是非常微小的。
依照大多数的实施例，只需要一系列的寄存器和简单的电路。和许多其它的应用电路相比较，这个电路的实现是非常简单的。由于电路是数字的，它可以很容易地集成到数字芯片中。
如果系统还需要手工进行复位的话，将会产生一个问题。这种情况下，需要用一个外部引脚来指明这个情形。如图7所示，为适合外部引脚的使用，执行另一个处理过程。图6中的步骤保留不变，也就是，步骤601-605分别作为步骤700，701，704，705和706来实现。步骤703为后加入的，用于复位滤波和同步，以实现所希望的功能。过程流程是相同的，按照通常的方式对加电复位任务进行处理。不过，在步骤703，需要判定信号是否来自外部复位输入702，以确定是否需要手工对系统复位。
在加电过程中，不论来自外部复位输入702的输入是“0”或者“1”，加电复位电路都会执行复位功能。复位后，一旦确定有外部复位输入，复位电路将会再次激活。
复位滤波和同步步骤703也执行复位滤波功能，对来自外部复位输入702的短时脉冲波形干扰输入进行滤波，并将其相位与系统时钟进行同步。避免发生与上面讨论的模拟系统相关的问题是非常重要的。
总地来讲，本发明的数字加电复位控制器提供了一种产生加电复位信号的低成本方法。电路容易实现，且能够嵌入到大多数需要此功能的芯片中。另外，当不需要外部复位时，可以去掉输入复位引脚。此外，复位信号的信号质量是完全数字的，不会有短时脉冲波形的干扰。
在首选的实施例中，本发明的上述配置，是结合适当的半导体制造技术并基于集成电路设计布局，在半导体衬底(如硅)上实施的，基于上述的实施例，这一点对于本领域的技术人员是显而易见的。基于上述的结构描述，半导体设计和制造领域的技术人员能够把本发明的各种模块、界面和平台、缓冲器等在一个单个的半导体衬底上实现。在离散电子元件上实现本发明公开的元件也属于本发明的范围，因此，使用单个半导体衬底只是利用了本发明某些方面的功能，而没有把本发明的优势扩大。
关于本发明，这里所述的设备可以是任何一种使用加电复位的电子设备。这些设备也可以包括网络设备，还可能包括交换机、路由器、桥接器、网关或服务器。也可能包含使用加电复位的电源管理装置。
前面所描述的内容为本发明的具体实施例。然而，显而易见地是，还可对所述实施例进行其它的变化和修改，同时保留这些实施例的某些或者全部优点。因此，本发明权利要求的目的是覆盖所有出自本发明的精神和范围的这些变化和修改。

Claims (7)

1.一种用于电子设备的数字加电复位电路，其特征在于，所述数字加电复位电路整合在所述电子设备中，包括至少一个复位寄存器；所述数字加电复位电路设置为在确定了加电复位状态时，将所述至少一个复位寄存器中的值与一个预设值进行比较，当所述至少一个复位寄存器的值与所述预设值不匹配时，产生复位信号，并在产生所述复位信号前将所述至少一个复位寄存器的值初始化为所述预设值；其中还包括一个计数器，所述数字加电复位电路设置为直到计数器达到预定的时间周期时才停止产生复位信号。
2.根据权利要求1所述的数字加电复位电路，其中，所述至少一个复位寄存器在加电期间被施加特定的偏压，以确保所述至少一个复位寄存器中的值不会巧合地与所述预设值相匹配。
3.一种电子设备进行加电复位的方法，其特征在于，包括如下步骤：
检测加电复位状态；
将至少一个复位寄存器的值与一个预设值相比较；
当所述至少一个复位寄存器的值与所述预设值不匹配时，在产生复位信号前将所述至少一个复位寄存器的值初始化为所述预设值，并产生复位信号；且
在产生复位信号之前，增加计数器值，并直到计数器达到预定的时间周期时才停止产生复位信号；
其中，上述步骤由整合在电子设备中的加电复位电路执行。
4.根据权利要求3所述的方法，还包括，在加电期间在所述至少一个复位寄存器上施加特定的偏压，以确保所述至少一个复位寄存器中的值不会巧合地与所述预设值相匹配。
5.一种用于电子设备的数字加电复位电路，其特征在于，包括：
用于检测加电复位状态的检测装置；
用于将至少一个复位寄存器的值与一个预设值相比较的比较装置；及
当所述至少一个复位寄存器的值与所述预设值不匹配时，用于将所述至少一个复位寄存器的值初始化为所述预设值的初始化装置；
当所述比较装置确定所述至少一个寄存器的值与所述预设值不匹配时，在将所述至少一个复位寄存器的值初始化后，用于产生复位信号的产生装置；
用于增加计数器值的装置，并且所述产生装置设置为直到计数器达到预定的时间周期时才停止产生复位信号；
其中，所述检测装置、比较装置、初始化装置和产生装置整合在所述电子设备中。
6.根据权利要求5所述的数字加电复位电路，其中还包括，用于在加电期间在所述至少一个复位寄存器上施加特定的偏压，以确保所述至少一个复位寄存器中的值不会巧合地与所述预设值相匹配的偏压装置。
7.根据权利要求5所述的数字加电复位电路，其中所述预设值是具有预定位长、包含“1”和“0”混合序列的单独一个值。
CN200610081913.6A 2005-05-19 2006-05-08 数字加电复位电路及进行加电复位的方法 Expired - Fee Related CN1866160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/132,280 2005-05-19
US11/132,280 US8395426B2 (en) 2005-05-19 2005-05-19 Digital power-on reset controller

Publications (2)

Publication Number Publication Date
CN1866160A CN1866160A (zh) 2006-11-22
CN1866160B true CN1866160B (zh) 2010-08-11

Family

ID=36940650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610081913.6A Expired - Fee Related CN1866160B (zh) 2005-05-19 2006-05-08 数字加电复位电路及进行加电复位的方法

Country Status (4)

Country Link
US (2) US8395426B2 (zh)
EP (1) EP1724924B1 (zh)
CN (1) CN1866160B (zh)
TW (1) TWI425769B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348815B2 (en) * 2006-05-01 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. All-digital power-on reset device
GB2455567B (en) 2007-12-14 2012-12-26 Icera Inc Security circuit for power up
US8493109B2 (en) * 2010-03-31 2013-07-23 Qualcomm Incorporated System and method to control a power on reset signal
CN106324483B (zh) * 2016-08-30 2019-07-30 歌尔科技有限公司 一种复位电路检测系统和检测方法
CN108256356B (zh) * 2016-12-29 2021-05-25 北京中电华大电子设计有限责任公司 一种抵抗芯片寄存器故障注入的方法
CN108256319B (zh) * 2016-12-29 2024-02-06 北京中电华大电子设计有限责任公司 一种延时锁止芯片的方法
JP7135497B2 (ja) * 2018-06-27 2022-09-13 サンケン電気株式会社 データ処理装置
US10671763B2 (en) 2018-11-01 2020-06-02 Nvidia Corporation Protecting circuits from hacking using a digital reset detector

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377248A (en) * 1988-11-29 1994-12-27 Brooks; David R. Successive-approximation register
US5376834A (en) * 1993-03-05 1994-12-27 Sgs-Thomson Microelectronics, Inc. Initialization circuit for automatically establishing an output to zero or desired reference potential
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
US5559458A (en) * 1995-05-11 1996-09-24 Lucent Technologies Inc. Reset circuit for a pipelined signal processor
US6278302B1 (en) * 1999-06-03 2001-08-21 Agere Systems Guardian Corp. Digital power-up reset circuit
US6854067B1 (en) * 2000-10-30 2005-02-08 Cypress Semiconductor Corporation Method and system for interaction between a processor and a power on reset circuit to dynamically control power states in a microcontroller
US7243117B2 (en) * 2001-02-07 2007-07-10 Fdk Corporation Random number generator and probability generator
JP3904859B2 (ja) * 2001-07-30 2007-04-11 シャープ株式会社 パワーオンリセット回路およびこれを備えたｉｃカード
DE10204081A1 (de) 2002-02-01 2003-08-14 Siemens Ag Digitales Resetfilter für asynchrone Logikbausteine
TW587366B (en) * 2003-03-25 2004-05-11 Realtek Semiconductor Corp Internal power-on reset circuit and method for low-voltage chip
JP4044020B2 (ja) * 2003-06-10 2008-02-06 シャープ株式会社 双方向シフトレジスタ、および、それを備えた表示装置
US6956414B2 (en) * 2004-02-17 2005-10-18 Broadcom Corporation System and method for creating a limited duration clock divider reset
US7242218B2 (en) * 2004-12-02 2007-07-10 Altera Corporation Techniques for combining volatile and non-volatile programmable logic on an integrated circuit
US20060153453A1 (en) * 2005-01-11 2006-07-13 Thurgood Robin G System and method for article detection
US7403051B1 (en) * 2006-01-26 2008-07-22 Xilinx, Inc. Determining voltage level validity for a power-on reset condition

Also Published As

Publication number Publication date
US20130207697A1 (en) 2013-08-15
EP1724924A1 (en) 2006-11-22
US8395426B2 (en) 2013-03-12
TW200713814A (en) 2007-04-01
CN1866160A (zh) 2006-11-22
US8618849B2 (en) 2013-12-31
TWI425769B (zh) 2014-02-01
EP1724924B1 (en) 2016-03-16
US20060261868A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
CN1866160B (zh) 数字加电复位电路及进行加电复位的方法
CN110401443B (zh) 同步时钟adc电路的亚稳态的检测消除电路
KR930005838B1 (ko) 디지탈 신호처리회로와 아나로그 신호처리 회로를 갖는 원칩 반도체 집적회로장치
US7174473B2 (en) Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol
US5124571A (en) Data processing system having four phase clocks generated separately on each processor chip
CN110945372A (zh) 用于检测电信号中的至少一个毛刺的方法和用于实施该方法的装置
CN105680832B (zh) 信号比较装置及其控制方法
JP2004260648A (ja) パワーオンリセット回路
CN116247933B (zh) 电源设备及用于电源芯片的工作模式配置电路
US6806729B2 (en) Ground bounce detection circuit for use in data error reduction
CN101521500B (zh) 应用相位选择器的数据锁存电路
US7342983B2 (en) Apparatus and method for digitally filtering spurious transitions on a digital signal
WO1998015053A1 (en) An oscillator based tamperproof precision timing circuit
EP4082152A1 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
US20070258304A1 (en) Method and System for Preventing Noise Disturbance in High Speed, Low Power Memory
CN219122665U (zh) 电源上电复位系统
US20240120916A1 (en) Power-on reset system
US6194926B1 (en) Operation timing controllable system
CN113489473B (zh) 频率产生装置与频率产生方法
US10558609B2 (en) Apparatus for inter-integrated circuit (I2C) clock transmission channel wherein each filtering modules cooperates with the resistive circuit
RU2256288C1 (ru) Устройство для формирования импульсов
KR100287770B1 (ko) 전원 온/오프신호 발생장치
RU2248089C1 (ru) Устройство для формирования импульсов
US9698792B1 (en) System and method for clocking digital logic circuits
US20170277348A1 (en) Capacitive touch sensing system with improved guarding scheme and devices employing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20170508