JP4044020B2 - 双方向シフトレジスタ、および、それを備えた表示装置 - Google Patents

双方向シフトレジスタ、および、それを備えた表示装置 Download PDF

Info

Publication number
JP4044020B2
JP4044020B2 JP2003315813A JP2003315813A JP4044020B2 JP 4044020 B2 JP4044020 B2 JP 4044020B2 JP 2003315813 A JP2003315813 A JP 2003315813A JP 2003315813 A JP2003315813 A JP 2003315813A JP 4044020 B2 JP4044020 B2 JP 4044020B2
Authority
JP
Japan
Prior art keywords
signal
flip
flop
shift register
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003315813A
Other languages
English (en)
Other versions
JP2005025151A (ja
Inventor
衛 恩田
一 鷲尾
俊輔 林
洋 室伏
宣彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Sharp Corp
Original Assignee
Hoya Corp
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp, Sharp Corp filed Critical Hoya Corp
Priority to JP2003315813A priority Critical patent/JP4044020B2/ja
Priority to US10/860,660 priority patent/US6996203B2/en
Priority to CNB2004100477002A priority patent/CN100377259C/zh
Priority to KR1020040042271A priority patent/KR100607053B1/ko
Priority to TW093116565A priority patent/TWI239535B/zh
Publication of JP2005025151A publication Critical patent/JP2005025151A/ja
Application granted granted Critical
Publication of JP4044020B2 publication Critical patent/JP4044020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Description

本発明は、シフト方向を双方向に切替え可能な双方向シフトレジスタ、および、この双方向シフトレジスタを備えた表示装置に関する。
従来より、双方向のシフトパルスを出力可能な双方向シフトレジスタが知られている。また、上記双方向シフトレジスタが正常に動作しているかを検査するため、検査用信号を出力可能な構成の双方向シフトレジスタも知られている。
図１６は、上記検査用信号を出力可能な構成の双方向シフトレジスタを備えた表示装置を示したブロック図である。上記表示装置５１は、図１６に示すとおり、データ信号線駆動回路５２、走査信号線駆動回路５３、および、表示部５４を備えている。
上記データ信号線駆動回路５２は、双方向シフトレジスタ６１、バッファ部６２、および、サンプリング部６３を備えている。さらに、上記双方向シフトレジスタ６１は、シフトレジスタ部６４および検査信号切替部６５を備えている。
上記シフトレジスタ部６４は、水平方向指示信号ＬＲに応じ、シフト方向が切替可能なシフトレジスタである。また、上記シフトレジスタ部６４は、タイミング信号となる所定の周期の水平方向クロック信号ＳＣＫと、水平方向シフト開始信号ＳＳＰとに基づいて、パルス信号ＳＲ1，ＳＲ2，・・・，ＳＲnをバッファ部６２に対して出力する。
なお、上記水平方向クロック信号ＳＣＫおよび水平方向シフト開始信号ＳＳＰは、共に矩形状の信号としている。したがって、上記パルス信号ＳＲ1，ＳＲ2，・・・，ＳＲnも矩形状の信号となる。
上記バッファ部６２は、上記パルス信号ＳＲ1，ＳＲ2，・・・，ＳＲnの電流を増幅する。そして、このバッファ部６２で増幅された出力は、上記サンプリング部６３に送られる。このサンプリング部６３では、上記バッファ部６２の出力に応じて、別途、このサンプリング部６３に入力される映像信号ＶＩＤＥＯ＿Ｒ，ＶＩＤＥＯ＿Ｇ，および、ＶＩＤＥＯ＿Ｂをサンプリングし、表示部５４内のデータ信号線に供給するものである。
また、検査信号切替部６５は、上記水平方向指示信号ＬＲに応じて、上記シフトレジスタ部６４の最終段出力（ＳＲ1またはＳＲn）を、シフト終了信号ＡＤＯＵＴとして外部の回路に出力するものである。なお、この検査信号切替部６５の詳細については、後述する。
一方、上記走査信号線駆動回路５３は、双方向シフトレジスタ７１、および、バッファ部７２を備えている。さらに、上記双方向シフトレジスタ７１は、シフトレジスタ部７４および検査信号切替部７５を備えている。
上記シフトレジスタ部７４は、垂直方向指示信号ＵＤに応じ、シフト方向が切替可能なシフトレジスタである。また、上記シフトレジスタ部７４は、タイミング信号となる所定の周期の垂直方向クロック信号ＧＣＫと、垂直方向シフト開始信号ＧＳＰとに基づいて、パルス信号ＧＬ1，ＧＬ2，・・・，ＧＬmをバッファ部７２に対して出力する。
なお、上記垂直方向クロック信号ＧＣＫおよび垂直方向シフト開始信号ＧＳＰは、共に矩形状の信号としている。したがって、上記パルス信号ＳＲ1，ＳＲ2，・・・，ＳＲnも矩形状の信号となる。
上記バッファ部７２は、上記パルス信号ＧＬ1，ＧＬ2，・・・，ＧＬmの電流を増幅する。そして、このバッファ部７２で増幅された出力は、表示部５４内の走査信号線に供給される。
また、検査信号切替部７５は、上記垂直方向指示信号ＵＤに応じて、上記シフトレジスタ部７４の最終段出力（ＧＬ１またはＧＬｍ）を、シフト終了信号ＧＤＯＵＴとして外部の回路に出力するものである。
以上のように、上記双方向シフトレジスタ６１と双方向シフトレジスタ７１とは、出力信号の数が異なる点を除き、同じ構成を有するものである。したがって、以下の説明においては、上記双方向シフトレジスタ６１を有するデータ信号線駆動回路５２を用いて説明する。
図１７は、上記双方向シフトレジスタ６１のシフトレジスタ部６４の構成を示した回路図である。同図にも示すとおり、上記シフトレジスタ部６４は、複数のフリップフロップＦＦ1，ＦＦ2，・・・，ＦＦn、および、ｎ個のアナログスイッチ８１・・・を有するスイッチ群ＡＳ1、および、ｎ個のアナログスイッチ８２・・・を有するスイッチ群ＡＳ2を備えている。
上記各アナログスイッチ８１・・・およびアナログスイッチ８２・・・は、上記フリップフロップＦＦ1，ＦＦ2，・・・，ＦＦnからの信号の出力先を、上記水平方向指示信号ＬＲに応じて切替えるものである。
図１８は、上記アナログスイッチ８１の構成を示した回路図である。
上記アナログスイッチ８１は、同図に示すとおり、ＣＭＯＳ型のアナログスイッチ８１ａと、インバータ８１ｂとにより構成されている。このアナログスイッチ８１では、上記水平方向指示信号ＬＲがＨｉｇｈ状態で制御線ＣＴＬに入力されると、ＩＮ側に入力された信号がそのままＯＵＴ側に出力される。一方、上記水平方向指示信号ＬＲがＬｏｗ状態で制御線ＣＴＬに入力されると、インピーダンスが高い状態（Ｈｉ−Ｚ状態）となり、ＩＮ側に入力された信号に関わらず、ＯＵＴ側からの出力はなくなる。つまり、ＯＵＴ側は、フローティング状態となる。
図１９は、上記のアナログスイッチ８２の構成を示した回路図である。
上記アナログスイッチ８２も、同図に示すとおり、ＣＭＯＳ型のアナログスイッチ８１ａと、インバータ８１ｂとにより構成されている。なお、上記アナログスイッチ８１と比較すると、インバータ８１ｂの配置が異なっている。
このアナログスイッチ８２では、上記水平方向指示信号ＬＲがＬｏｗ状態で制御線ＣＴＬに入力されると、ＩＮ側に入力された信号がそのままＯＵＴ側に出力される。一方、上記水平方向指示信号ＬＲがＨｉｇｈ状態で制御線ＣＴＬに入力されると、インピーダンスが高い状態（Ｈｉ−Ｚ状態）となり、ＩＮ側に入力された信号に関わらず、ＯＵＴ側からの出力はなくなる。つまり、ＯＵＴ側は、フローティング状態となる。
図２０は、水平方向指示信号ＬＲがＨｉｇｈ状態の場合における、上記シフトレジスタ部６４内の信号の流れを示した図である。
この場合、水平方向指示信号ＬＲがＨｉｇｈ状態であるため、上述したように、スイッチ群ＡＳ1のアナログスイッチ８１・・・のみが、ＩＮ側に入力された信号をＯＵＴ側に出力する。それゆえ、同図の太線で示した流れで、パルス信号がシフトしていく。つまり、水平方向シフト開始信号ＳＳＰが、フリップフロップＦＦ1からフリップフロップＦＦnまで、この順に送られる。
図２１は、水平方向指示信号ＬＲがＬｏｗ状態の場合における、上記シフトレジスタ部６４内の信号の流れを示した図である。
この場合、水平方向指示信号ＬＲがＬｏｗ状態であるため、上述したように、スイッチ群ＡＳ2のアナログスイッチ８２・・・のみが、ＩＮ側に入力された信号をＯＵＴ側に出力する。それゆえ、同図の太線で示した流れで、パルス信号がシフトしていく。つまり、水平方向シフト開始信号ＳＳＰが、フリップフロップＦＦnからフリップフロップＦＦ1まで、この順で送られる。
以上のように、上記双方向シフトレジスタ６１では、水平方向指示信号ＬＲがＨｉｇｈ状態のときは、シフトレジスタ部６４の最終出力段はパルス信号ＳＲnが出力される段となっており、水平方向指示信号ＬＲがＬｏｗ状態のときは、シフトレジスタ部６４の最終出力段はパルス信号ＳＲ1が出力される段となっている。
図２２は、上記データ信号線駆動回路５２のバッファ部６２およびサンプリング部６３の構成を示した回路図である。上記バッファ部６２は、同図に示すとおり、複数のインバータにより構成されている。また、上記サンプリング部６３は、ＣＭＯＳ型のアナログスイッチにより構成されている。なお、これらバッファ部６２およびサンプリング部６３についての詳細な説明は省略する。
図２３は、上記検査信号切替部６５の構成を示した回路図である。
上記検査信号切替部６５は、２つのＣＭＯＳ型のアナログスイッチ８１ａ・８１ａと、１つのインバータ８１ｂとにより構成されている。このアナログスイッチ８１では、上記水平方向指示信号ＬＲがＨｉｇｈ状態で制御線ＣＴＬに入力されると、ＩＮ1側に入力された信号がそのままＯＵＴ側に出力される。一方、上記水平方向指示信号ＬＲがＬｏｗ状態で制御線ＣＴＬに入力されると、ＩＮ2側に入力された信号がそのままＯＵＴ側に出力される。
ところで、この双方向シフトレジスタ６１以前の双方向シフトレジスタにおいては、この双方向シフトレジスタの動作を確認するため、上記パルス信号ＳＲ1が出力される段およびパルス信号ＳＲnが出力される段のような両端の出力段に、それぞれ検査信号用の検査端子を設け、この検査端子から信号を出力させていた。
また、上記両端の出力段用の検査端子を備えた双方向シフトレジスタを表示装置に用いた場合、表示装置の保護の観点から、図２４（ａ）に示すように、上記両端の出力段用の検査端子について、例えば、フレキシブル配線基板でフローティング処理、つまり、他のどこにも接続させないような端末処理を行なう必要がある。
この場合、双方向シフトレジスタの動作を確認するために設けた検査端子が１つで済む構成（図２４（ｂ）参照）と比較すると、検査端子の数が多くなり、その結果、フレキシブル配線基板の端子数も増す必要が生じる。これにより、フレキシブル配線基板の価格が、若干ではあるが高くなる。
なお、上記図２４（ａ）（ｂ）においては、同図の黒塗部が、フレキシブル配線基板の配線、または、表示装置の検査端子に該当する。
また、生産ライン上で上記双方向シフトレジスタの動作の確認を行なう際には、図２５に示すように、信号検出用プローブを用いて、上記検査端子に対してプローブを行なう必要がある。このため、上記両端の出力段用の検査端子を含めた検査端子を、例えば５００μｍの間隔で設ける必要がある。
一方、上記検査端子を小さくした場合には、信号検出用プローブの位置合わせに非常に時間がかかり、コスト面で不利となる。
そこで、上記双方向シフトレジスタ６１においては、上述した構成を有する検査信号切替部６５を設け、さらに、上記パルス信号ＳＲnが出力される段の出力をＩＮ1側に入力される信号とし、かつ、上記パルス信号ＳＲ1が出力される段の出力をＩＮ2側に入力される信号としている。
これにより、水平方向指示信号ＬＲがＨｉｇｈ状態のときには、上記パルス信号ＳＲnが出力される段の出力を、シフト終了信号ＡＤＯＵＴとして外部に出力できる。また、水平方向指示信号ＬＲがＬｏｗ状態のときには、上記パルス信号ＳＲ1が出力される段の出力を、シフト終了信号ＡＤＯＵＴとして外部に出力できる。
以上により、水平方向指示信号ＬＲがＨｉｇｈあるいはＬｏｗのどちらの状態であっても、最終段の出力をシフト終了信号ＡＤＯＵＴとして出力できる。それゆえ、上記双方向シフトレジスタ６１では、パルス信号が最終出力段にまで到達したか否かを確認するに際し、シフト終了信号ＡＤＯＵＴを検査するための検査端子のみを設ければ済む。
図２６は、上記双方向シフトレジスタ６１の動作を示したタイミングチャートである。より詳しくは、動作途中で水平方向指示信号ＬＲの状態がＨｉｇｈ状態からＬｏｗ状態へと変更された場合のタイミングチャートである。
同図および図１６に示すとおり、水平方向指示信号ＬＲがＨｉｇｈ状態のときは、パルス信号ＳＲnがバッファ部６２に出力されると同時に、このパルス信号ＳＲnが、検査信号切替部６５を介して、シフト終了信号ＡＤＯＵＴとして外部に出力される。
また、水平方向指示信号ＬＲがＬｏｗ状態のときは、パルス信号ＳＲ1がバッファ部６２に出力されると同時に、このパルス信号ＳＲ1が、検査信号切替部６５を介して、シフト終了信号ＡＤＯＵＴとして外部に出力される。
また、水平方向指示信号ＬＲの状態に関わらず、水平方向シフト開始信号ＳＳＰが双方向シフトレジスタ６１に入力されるタイミングと、シフト終了信号ＡＤＯＵＴが出力されるタイミングとの時間差は同じである。
なお、特許文献１には、入力信号の振幅が小さい場合であっても正常の動作すると共に、消費電力の少ない双方向シフトレジスタが開示されている。
また、特許文献２には、検査端子の個数の削減が可能な内部回路構成を有する表示素子が開示されている。
特開２０００−３２２０２０号公報（公開日：平成１２年１１月２４日） 特開平８−６２５８０号公報（公開日：平成８年３月８日）
しかしながら、上記双方向シフトレジスタ６１では、例えば、水平方向指示信号ＬＲの状態を変更する指示を受けているにもかかわらず、この双方向シフトレジスタ６１内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなると、以下のような問題が生じる。
つまり、このような場合であっても、双方向シフトレジスタ６１から出力されるシフト終了信号ＡＤＯＵＴは、図２７に示すとおり、正常な双方向シフトレジスタ６１から出力されるシフト終了信号ＡＤＯＵＴと同じ波形の信号となる（図２６参照）。
また、上記双方向シフトレジスタ６１内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなると、この場合にも、図２８に示すとおり、双方向シフトレジスタ６１から出力されるシフト終了信号ＡＤＯＵＴは、正常な双方向シフトレジスタ６１から出力されるシフト終了信号ＡＤＯＵＴと同じ波形の信号となる。
以上のように、上記双方向シフトレジスタ６１においては、双方向シフトレジスタ６１が水平方向指示信号ＬＲに対して正常に動作していないにもかかわらず、双方向において正常にパルス信号が最終段にまで到達したと判断されてしまう。
また、上記双方向シフトレジスタ６１を用いた液晶表示装置を製造するにあったっては、例えば、この双方向シフトレジスタ６１を構成する回路が基板上に作製された後、液晶工程と呼ばれる工程で同一基板上に表示素子が作製される。その後、表示装置５１の点灯検査が行なわれ、表示の確認が行なわれる。
したがって、上記のように双方向シフトレジスタ６１が正常に動作していない場合であっても、上記点灯検査を行なうまで、この双方向シフトレジスタ６１に不具合が発生していることが分からない。
このため、液晶工程が無駄な工程となり、表示装置５１の製造コストの低減が困難となる。
また、上記特許文献１および２においては、このような問題を解決する技術は開示されていない。
本発明は、上記の問題点に鑑みなされたものであって、その目的は、検査端子を増やすことなく、双方向のどちらにも正常に動作しているかを判断可能な双方向シフトレジスタ、および、この双方向シフトレジスタを備えた表示装置を提供することにある。
本発明の双方向シフトレジスタは、上記の課題を解決するために、クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切替えるシフトレジスタ手段と、前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得して、この取得した信号の波形を変更する第１の波形変更手段と、前記第１の波形変更手段により波形が変更された信号と、第２の所定段のフリップフロップから出力される信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第１の切替手段とを備えていることを特徴としている。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記複数段のフリップフロップを、それぞれ順に第１フリップフロップから第ｎフリップフロップとし、さらに、第１フリップフロップ近傍のフリップフロップを第ｐフリップフロップと、第ｎフリップフロップ近傍のフリップフロップを第ｑフリップフロップとした場合、前記第１の所定段のフリップフロップは、第ｐフリップフロップ、または、第ｑフリップフロップであり、前記第２の所定段のフリップフロップは、前記第１の所定段のフリップフロップが第ｐフリップフロップの場合には、第ｑフリップフロップであり、前記第１の所定段のフリップフロップが第ｑフリップフロップの場合には、第ｐフリップフロップであることを特徴としている。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記複数段のフリップフロップを、それぞれ順に、第１フリップフロップから第ｎフリップフロップとした場合、前記第１の所定段のフリップフロップは、第１フリップフロップまたは第ｎフリップフロップであり、前記第２の所定段のフリップフロップは、前記第１の所定段のフリップフロップが第１フリップフロップの場合には、第ｎフリップフロップであり、前記第１の所定段のフリップフロップが第ｎフリップフロップの場合には、第１フリップフロップであることを特徴としている。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記第１の波形変更手段は、前記取得した信号の信号レベルを反転させることを特徴としている。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記第１の波形変更手段は、前記取得した信号の波形を歪ませることを特徴としている。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記第１の波形変更手段は、前記取得した信号の振幅を変更することを特徴としている。
また、本発明の双方向シフトレジスタは、前記取得した信号はパルス信号であって、前記第１の波形変更手段は、前記取得した信号のパルス幅を変更することを特徴としている。
本発明の双方向シフトレジスタは、上記の課題を解決するために、クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切替えるシフトレジスタ手段と、前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得し、この取得した信号の波形を変更する第１の波形変更手段と、前記複数段のフリップフロップのうち、第２の所定段のフリップフロップから出力される信号を取得し、この取得した信号の波形を、前記第１の波形変更手段により変更された信号の波形とは異なる波形に変更する第２の波形変更手段と、前記第１の波形変更手段により波形が変更された信号と、前記第２の波形変更手段により波形が変更された信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第２の切替手段とを備えていることを特徴としている。
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配された複数の画素と、前記各画素の各行に配置された複数のデータ信号線と、前記各画素の各列に配置された複数の走査信号線と、互いに異なるタイミングの走査信号を、前記各走査信号線に対して順次与える走査信号線駆動回路と、前記各画素の表示状態を示す映像信号から、前記走査信号が与えらた走査信号線の各画素へのデータ信号を抽出して、この抽出したデータ信号を前記各データ信号線に対して与えるデータ信号線駆動回路とを備えた表示装置において、前記走査信号線駆動回路および前記データ信号線駆動回路のうち、少なくとも一方は、上記双方向シフトレジスタを備えていることを特徴としている。
本発明の双方向シフトレジスタは、以上のように、シフトレジスタ手段と、前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得して、この取得した信号の波形を変更する第１の波形変更手段と、前記第１の波形変更手段により波形が変更された信号と、第２の所定段のフリップフロップから出力される信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第１の切替手段とを備えている。
上記の構成によれば、第１の切替手段が、シフト方向を切替えるために入力される方向指示信号に応じて、第１の波形変更手段により波形が変更された信号と、第２の所定段のフリップフロップから出力される信号とのうちの何れかの信号を出力する。つまり、上記方向指示信号に応じて、異なる信号が第１の切替手段から出力されることなる。
ところで、外部から入力される方向指示信号が切換っているにも関わらず、双方向シフトレジスタがこの方向指示信号の切換りを認識できないような場合には、シフト方向が切換らない。
そして、上記のようにシフト方向が切換らないような場合には、上記第１の切替手段は、常に、前記第１の波形変更手段により波形が変更された信号と、前記第２の所定段のフリップフロップから出力される信号とのうちの何れか一方のみの信号を出力する。
それゆえ、上記第１の切替手段から出力される信号を検査することにより、双方向シフトレジスタが、双方向にシフト方向の切替えを行なっているか否かを確認することができるという効果を奏する。
とりわけ、ある基板状に、先ずこの双方向シフトレジスタを作製し、その後、同一基板上に表示素子を作製して表示装置を製造する場合には、双方向シフトレジスタを作製した時点で、上記動作確認を行なうことができる。したがって、表示素子を上記同一基板に作製して表示状態を確認しなくとも、双方向シフトレジスタの不良が判断できる。このため、不良な双方向シフトレジスタが作製された基板に対して、表示素子を作製するといったことを防止でき、表示装置の製造コストの低減が可能となる。
また、第１の切替手段からの出力は１つであるため、この出力を検査するための検査端子も一つで済む。これにより、双方向シフトレジスタ内における検査端子が占める領域を小さくすることができると共に、製造コストも低減できる。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記複数段のフリップフロップを、それぞれ順に第１フリップフロップから第ｎフリップフロップとし、さらに、第１フリップフロップ近傍のフリップフロップを第ｐフリップフロップと、第ｎフリップフロップ近傍のフリップフロップを第ｑフリップフロップとした場合、前記第１の所定段のフリップフロップは、第ｐフリップフロップ、または、第ｑフリップフロップであり、前記第２の所定段のフリップフロップは、前記第１の所定段のフリップフロップが第ｐフリップフロップの場合には、第ｑフリップフロップであり、前記第１の所定段のフリップフロップが第ｑフリップフロップの場合には、第ｐフリップフロップである。
上記の構成によれば、第１の波形変更手段が取得する信号は、上記複数段のフリップフロップにおける一端のフリップフロップ付近に設けられたフリップフロップから出力される信号である。そして、上記第１の切替手段は、上記一端のフリップフロップ付近に設けられたフリップフロップから出力される信号を取得する。
また、上記第１の切替手段が、第１の波形変更手段を介さずに取得する信号は、上記複数段のフリップフロップにおける他端のフリップフロップ付近に設けられたフリップフロップから出力される信号である。
したがって、双方向にシフト方向の切替えを行なった場合、何れの方向においても、初出力段のフリップフロップ（第１フリップフロップあるいは第ｎフリップフロップ）から略最終出力段のフリップフロップまでのフリップフロップが正常に動作しているか否かを確認することができるという効果を奏する。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記複数段のフリップフロップを、それぞれ順に、第１フリップフロップから第ｎフリップフロップとした場合、前記第１の所定段のフリップフロップは、第１フリップフロップまたは第ｎフリップフロップであり、前記第２の所定段のフリップフロップは、前記第１の所定段のフリップフロップが第１フリップフロップの場合には、第ｎフリップフロップであり、前記第１の所定段のフリップフロップが第ｎフリップフロップの場合には、第１フリップフロップである。
上記の構成によれば、第１の波形変更手段が取得する信号は、上記複数段のフリップフロップにおける一端のフリップフロップから出力される信号である。そして、上記第１の切替手段は、上記一端のフリップフロップから出力される信号を取得する。
また、上記第１の切替手段が、第１の波形変更手段を介さずに取得する信号は、上記複数段のフリップフロップにおける他端のフリップフロップ付近に設けられたフリップフロップから出力される信号である。
したがって、双方向にシフト方向の切替を行なった場合、何れの方向においても、初出力段のフリップフロップ（第１フリップフロップあるいは第ｎフリップフロップ）から最終出力段のフリップフロップ（第ｎフリップフロップあるいは第１フリップフロップ）までの全てのフリップフロップが正常に動作しているか否かを確認することができるという効果を奏する。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記第１の波形変更手段は、前記取得した信号の信号レベルを反転させる。
上記の構成によれば、上記第１の波形変更手段は、取得した信号の信号レベルを反転する。
したがって、上記第１の所定段のフリップフロップから取得した信号の信号レベルを反転させておけば、第１の切替手段は、互いに異なる波形の信号を取得することができるという効果を奏する。それゆえ、上記方向指示信号に応じて、異なる信号が第１の切替手段から出力できる。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記第１の波形変更手段は、前記取得した信号の波形を歪ませる。
上記の構成によれば、上記第１の波形変更手段は、取得した信号の波形を歪ませる。
したがって、上記第１の所定段のフリップフロップから取得した信号の波形を歪ませておけば、第１の切替手段は、互いに異なる波形の信号を取得することができるという効果を奏する。それゆえ、上記方向指示信号に応じて、異なる信号が第１の切替手段から出力できる。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記第１の波形変更手段は、前記取得した信号の振幅を変更する。
上記の構成によれば、上記第１の波形変更手段は、取得した信号の振幅を変更する。
したがって、上記第１の所定段のフリップフロップから取得した信号の振幅を変更することにより、第１の切替手段は、互いに異なる波形の信号を取得することができるという効果を奏する。それゆえ、上記方向指示信号に応じて、異なる信号が第１の切替手段から出力できる。
また、本発明の双方向シフトレジスタは、上記の双方向シフトレジスタにおいて、前記取得した信号はパルス信号であって、前記第１の波形変更手段は、前記取得した信号のパルス幅を変更する。
上記の構成によれば、上記第１の波形変更手段は、取得したパルス信号のパルス幅を変更する。
したがって、上記第１の所定段のフリップフロップから取得したパルス信号のパルス幅を変更することにより、第１の切替手段は、互いに異なる波形の信号を取得することができるという効果を奏する。それゆえ、上記方向指示信号に応じて、異なる信号が第１の切替手段から出力できる。
本発明の双方向シフトレジスタは、以上のように、シフトレジスタ手段と、前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得し、この取得した信号の波形を変更する第１の波形変更手段と、前記複数段のフリップフロップのうち、第２の所定段のフリップフロップから出力される信号を取得し、この取得した信号の波形を、前記第１の波形変更手段により変更された信号の波形とは異なる波形に変更する第２の波形変更手段と、前記第１の波形変更手段により波形が変更された信号と、前記第２の波形変更手段により波形が変更された信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第２の切替手段とを備えている。
上記の構成によれば、第２の切替手段が、シフト方向を切替えるために入力される方向指示信号に応じて、第１の波形変更手段により波形が変更された信号と、第２の波形変更手段により波形が変更された信号とのうちの何れかの信号を出力する。つまり、上記方向指示信号に応じて、異なる信号が第２の切替手段から出力されることなる。
ところで、外部から入力される方向指示信号が切換っているにも関わらず、双方向シフトレジスタがこの方向指示信号の切換りを認識できないような場合には、シフト方向が切換らない。
そして、上記のようにシフト方向が切換らないような場合には、上記第２の切替手段は、常に、前記第１の波形変更手段により波形が変更された信号と、前記第２の波形変更手段により波形が変更された信号とのうちの何れか一方のみの信号を出力する。
それゆえ、上記第２の切替手段から出力される信号を検査することにより、双方向シフトレジスタが、双方向にシフト方向の切替を行なっているか否かを確認することができるという効果を奏する。
とりわけ、ある基板状に、先ずこの双方向シフトレジスタを作製し、その後、同一基板上に表示素子を作製して表示装置を製造する場合には、双方向シフトレジスタを作製した時点で、上記動作確認を行なうことができる。したがって、表示素子を上記同一基板に作製して表示状態を確認しなくとも、双方向シフトレジスタの不良が判断できる。このため、不良な双方向シフトレジスタが作製された基板に対して、表示素子を作製するといったことを防止でき、表示装置の製造コストの低減が可能となる。
また、第２の切替手段からの出力は１つであるため、この出力を検査するための検査端子も一つで済む。これにより、双方向シフトレジスタ内における検査端子が占める領域を小さくすることができると共に、製造コストも低減できる。
本発明の表示装置は、以上のように、前記走査信号線駆動回路および前記データ信号線駆動回路のうち、少なくとも一方は、上記双方向シフトレジスタを備えている。
上記の構成によれば、上記走査信号線駆動回路およびデータ信号線駆動回路のうち、少なくとも一方は、上述した双方向シフトレジスタを備えている。
したがって、ある基板状に、先ずこの双方向シフトレジスタを作製し、その後、同一基板上に表示素子を作製して上記表示装置を製造する場合には、双方向シフトレジスタを作製した時点で、上記動作確認を行なうことができる。それゆえ、表示素子を上記同一基板に作製して表示状態を確認しなくとも、双方向シフトレジスタの不良が判断できる。
このため、不良な双方向シフトレジスタが作製された基板に対して、表示素子を作製するといったことを防止でき、表示装置の製造コストの低減が可能となる。以上により、安価な表示装置を提供できるという効果を奏する。
本発明の一実施形態について、図１から図１５に基づいて説明すれば、以下のとおりである。
図１は、本実施の形態に係る双方向シフトレジスタを備えた表示装置を示したブロック図である。
上記表示装置１は、データ信号線駆動回路２、走査信号線駆動回路３、および、表示部４を有している。なお、上記表示部４は、従来の技術で示した表示部５４と同一であるため、説明を省略する。
また、上記データ信号線駆動回路２は、双方向シフトレジスタ２１、バッファ部２２、および、サンプリング部２３を備えている。なお、上記バッファ部２２およびサンプリング部２３は、それぞれ、従来の技術で示したバッファ部６２およびサンプリング部６３と同一であるため、説明を省略する。
上記双方向シフトレジスタ２１は、シフトレジスタ部（シフトレジスタ手段）２４、検査信号切替部（第１の切替手段）２５、および、波形変更部（第１の波形変更手段）２６を備えている。
また、この双方向シフトレジスタ２１では、シフトレジスタ部２４の最終出力段（あるいは初出力段）のパルス信号ＳＲnが、上記波形変更部２６を介して、検査信号切替部２５に入力される構成となっている。つまり、水平方向指示信号ＬＲがＨｉｇｈ状態のときには、最終出力段のパルス信号ＳＲnが、一旦、波形変更部２６に入力され、水平方向指示信号ＬＲがＬｏｗ状態のときには、初出力段のパルス信号ＳＲnが、一旦、波形変更部２６に入力される。
上記最終出力段（あるいは初出力段）のパルス信号ＳＲnが、上記波形変更部２６を介して、検査信号切替部２５に入力される点を除けば、上記双方向シフトレジスタ２１は、従来の技術で示した双方向シフトレジスタ６１と同じ構成である。つまり、上記シフトレジスタ部２４は、従来の技術で示したシフトレジスタ部６４と同一の構成を有し、上記検査信号切替部２５は、従来の技術で示した検査信号切替部６５と同一の構成を有している。
つまり、本実施の形態においても、従来の技術で示したように、検査信号切替部２５のＩＮ2側（図２３参照）には、シフトレジスタ部２４から出力されたパルス信号ＳＲ1が直接入力される。なお、本発明の特徴となる上記波形変更部２６については、後述する。
なお、本実施の形態の説明においては、上記パルス信号ＳＲnを出力するフリップフロップＦＦnが、特許請求の範囲に記載の第１の所定段のフリップフロップに該当する。また、上記パルス信号ＳＲ1を出力するフリップフロップＦＦ1が、特許請求の範囲に記載の第２の所定段のフリップフロップに該当する。ただし、上記第１の所定段および第２の所定段のフリップフロップは、それぞれ、上記パルス信号ＳＲnを出力するフリップフロップＦＦnおよびパルス信号ＳＲ1を出力するフリップフロップＦＦ1に限定されるものではない。
上記走査信号線駆動回路３は、双方向シフトレジスタ３１およびバッファ部３２を備えている。なお、このバッファ部３２は、従来の技術で示したバッファ部７２と同一であるため、説明を省略する。
上記双方向シフトレジスタ３１は、シフトレジスタ部（シフトレジスタ手段）３４、検査信号切替部（第１の切替手段）３５、および、波形変更部（第１の波形変更手段）３６を備えている。
また、この双方向シフトレジスタ３１では、シフトレジスタ部３４の最終出力段（あるいは初出力段）のパルス信号ＧＬmが、上記波形変更部３６を介して、検査信号切替部３５に入力される構成となっている。つまり、垂直方向指示信号ＵＤがＨｉｇｈ状態のときには、最終出力段のパルス信号ＧＬmが、一旦、波形変更部３６に入力され、垂直方向指示信号ＵＤがＬｏｗ状態のときには、初出力段のパルス信号ＧＬmが、一旦、波形変更部３６に入力される。
上記最終出力段（あるいは初出力段）のパルス信号ＧＬmが、上記波形変更部３６を介して、検査信号切替部３５に入力される点を除けば、上記双方向シフトレジスタ３１は、従来の技術で示した双方向シフトレジスタ７１と同じである。つまり、上記シフトレジスタ部３４は、従来の技術で示したシフトレジスタ部７４と同一であり、上記検査信号切替部３５は、従来の技術で示した検査信号切替部７５と同一である。また、上記波形変更部３６は、上記波形変更部２６と同一の構成を有している。
ところで、上述したように、上記双方向シフトレジスタ２１と双方向シフトレジスタ３１とは、出力信号の数が異なる点を除き、同じ構成を有するものである。また、従来の技術に示した表示装置５１と比較した場合、上記表示装置１においては、波形変更部２６および３６が新たな構成となっている。さらに、上述したように、上記波形変更部３６は、上記波形変更部２６と同一の構成である。
したがって、以下の説明においては、この波形変更部２６を有する双方向シフトレジスタ２１を例に挙げて説明する。
図２は、上記波形変更部２６の構成を示した回路図である。
この波形変更部２６は、図２に示すとおり、一段のインバータ４１により構成されている。そして、上記波形変更部２６は、ＩＮ側に入力される信号を、上記インバータ４１で反転させて、ＯＵＴ側へ出力する。なお、上記波形変更部２６は、以上のようにＩＮ側に入力される信号を反転できれる構成であればよく、上記一段のインバータに限定されるものではない。
波形変更部２６が上記の構成をとることにより、図１に示す双方向シフトレジスタ２１では、シフトレジスタ部２４の最終出力段あるいは初出力段のパルス信号ＳＲnが、上記波形変更部２６で反転されて、検査信号切替部２５のＩＮ1側（図２３参照）に対して出力される。
より詳しくは、水平方向指示信号ＬＲがＨｉｇｈ状態のときには、シフトレジスタ部２４の最終出力段のパルス信号ＳＲnが、上記波形変更部２６で反転されて、検査信号切替部２５に出力される。一方、水平方向指示信号ＬＲがＬｏｗ状態のときには、シフトレジスタ部２４の初出力段のパルス信号ＳＲnが、上記波形変更部２６で反転されて、検査信号切替部２５に出力される。
なお、以下においては、上記波形変更部２６から出力される信号を、パルス信号ａｆＳＲnと称する。
図３は、上記双方向シフトレジスタ２１の動作を示したタイミングチャートである。より詳しくは、動作途中で水平方向指示信号ＬＲの状態がＨｉｇｈ状態からＬｏｗ状態へと変更された場合のタイミングチャートである。
上記パルス信号ＳＲnを反転させたパルス信号ａｆＳＲnが検査信号切替部２５に入力されるため、同図に示すとおり、シフト終了信号ＡＤＯＵＴの波形は、水平方向指示信号ＬＲの状態（ＨｉｇｈまたはＬｏｗ）に応じて、異なるものとなる。これは、以下の理由による。
まず、水平方向指示信号ＬＲがＨｉｇｈ状態のときは、同図および図１に示すとおり、上記パルス信号ａｆＳＲnが、検査信号切替部２５を介して、そのままシフト終了信号ＡＤＯＵＴとして外部に出力される。これは、上述したように、パルス信号ＳＲnが出力される段が検査信号切替部２５のＩＮ1側に接続されており、かつ、検査信号切替部２５が、水平方向指示信号ＬＲがＨｉｇｈ状態のときに、ＩＮ1側に入力された信号をそのままＯＵＴ側に出力するためである。
また、水平方向指示信号ＬＲがＬｏｗ状態のときは、上記パルス信号ＳＲ1が、そのままシフト終了信号ＡＤＯＵＴとして外部に出力される。これは、上述したように、パルス信号ＳＲ1が出力される段が検査信号切替部２５のＩＮ2側に接続されており、かつ、検査信号切替部２５が、水平方向指示信号ＬＲがＬｏｗ状態のときに、ＩＮ2側に入力された信号をそのままＯＵＴ側に出力するためである。
以上により、水平方向指示信号ＬＲがＨｉｇｈ状態のときは、パルス信号ａｆＳＲnがシフト終了信号ＡＤＯＵＴとなり、水平方向指示信号ＬＲがＬｏｗ状態のときは、パルス信号ＳＲ1がシフト終了信号ＡＤＯＵＴとなる。
そして、このパルス信号ＳＲ1とパルス信号ＳＲnとは同一の波形となるため、パルス信号ＳＲ1と、パルス信号ＳＲnを反転させたパルス信号ａｆＳＲnとは互いに異なる波形となる。
以上により、シフト終了信号ＡＤＯＵＴの波形は、水平方向指示信号ＬＲの状態に応じて、異なるものとなる。
したがって、本実施の形態に係る双方向シフトレジスタ２１を用いることにより、後述する効果が得られる。
図４は、外部から水平方向指示信号ＬＲの状態を変更する指令を受けているにもかかわらず、この双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。
この場合には、同図にも示すとおり、双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図３参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
これは、上述したように、双方向シフトレジスタ２１が正常に動作している場合には、シフト終了信号ＡＤＯＵＴの波形が、水平方向指示信号ＬＲの状態に応じて異なるものとなる一方、水平方向指示信号ＬＲがＬｏｗ状態を保ったままでは、シフト終了信号ＡＤＯＵＴの波形が常に一定となるためである。
したがって、上記図３に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図４に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
図５は、外部から水平方向指示信号ＬＲの状態を変更する指令を受けているにもかかわらず、この双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図３参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
したがって、上記図３に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図５に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
それゆえ、検査端子を増やすことなく、双方向のどちらにも正常に動作しているかを判断可能な双方向シフトレジスタを実現できる。また、従来の技術で述べた液晶工程の前段階にて、双方向シフトレジスタ２１が双方向に正常に動作しているか否かを判断することができる。したがって、この双方向シフトレジスタ２１を備える表示装置１の製造コストを削減できる。
ところで、上記波形変更部２６の構成は、図２に示した一段のインバータの構成に限定されるものではない。以下に、この波形変更部２６の他の構成例について、図６から図１３に基づいて説明する。
図６は、上記波形変更部２６の他の構成例である波形変更部２６’を示した回路図である。
同図に示すとおり、波形変更部２６’は、コンデンサＣと抵抗Ｒとから構成されている。より詳しくは、この波形変更部２６’に入力された信号が、一旦、上記抵抗Ｒを介して出力される構成であって、かつ、上記抵抗Ｒの下流側に、上記コンデンサＣが他端を接地した状態にて接続された構成である。
図７は、上記波形変更部２６’を備えた双方向シフトレジスタ２１の動作を示したタイミングチャートである。また、図７は、動作途中で水平方向指示信号ＬＲの状態がＨｉｇｈ状態からＬｏｗ状態へと変更された場合のタイミングチャートである。
この場合、波形変更部２６’から出力されるパルス信号ａｆＳＲnは、波形変更部２６’に入力されるパルス信号ＳＲnと波形が異なるものとなる。これは、波形変更部２６’が、上述した抵抗Ｒとコンデンサ（容量性付加部）Ｃとを有する構成であるため、波形変更部２６’に入力される波形が変化して、波形変更部２６’から出力されるためである。具体的には、矩形波の信号が波形変更部２６’に入力されるため、立ち上がりおよび立ち下がりが緩やかとなった波形（以下、歪んだ波形と称する）の信号が出力されることになる。なお、上記波形変更部２６’は、以上のようにＩＮ側に入力される信号の波形を歪ませる構成であればよく、上記抵抗ＲおよびコンデンサＣに限定されるものではない。
これにより、水平方向指示信号ＬＲがＨｉｇｈ状態のときには、上記歪んだ波形のパルス信号ａｆＳＲnが、シフト終了信号ＡＤＯＵＴとして出力される。一方、水平方向指示信号ＬＲがＬｏｗ状態のときは、矩形状のパルス信号ＳＲ1が出力されることになる。
以上により、シフト終了信号ＡＤＯＵＴの波形は、水平方向指示信号ＬＲの状態に応じて、異なるものとなる。
したがって、上記波形変更部２６’を備えた双方向シフトレジスタ２１を用いることによっても、後述する効果が得られる。
図８は、外部から水平方向指示信号ＬＲの状態を変更する指令を受けているにもかかわらず、この波形変更部２６’を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、上記双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図７参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
これは、上述したように、双方向シフトレジスタ２１が正常に動作している場合には、シフト終了信号ＡＤＯＵＴの波形が、水平方向指示信号ＬＲの状態に応じて異なるものとなる一方、水平方向指示信号ＬＲがＬｏｗ状態を保ったままでは、シフト終了信号ＡＤＯＵＴの波形が常に一定となるためである。
したがって、上記図７に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図８に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
図９は、外部から水平方向指示信号ＬＲの状態を変更する指令を受けているにもかかわらず、上記波形変更部２６’を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図７参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
したがって、上記図７に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図９に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
それゆえ、上記波形変更部２６’の検査端子を増やすことなく、双方向のどちらにも正常に動作しているかを判断可能な双方向シフトレジスタを実現できる。また、従来の技術で述べた液晶工程の前段階にて、双方向シフトレジスタ２１が双方向に正常に動作しているか否かを判断することができる。したがって、この双方向シフトレジスタ２１を備える表示装置１の製造コストを削減できる。
図１０は、上記波形変更部２６の更に他の構成である波形変更部２６”を示した回路図である。
同図に示すとおり、波形変更部２６”は、２つのフリップフロップＦＦａ・ＦＦｂと、２つのインバータ４２ａ・４２ｂとから構成されている。そして、更に、上記水平方向クロック信号ＳＣＫが波形変更部２６”に入力される構成となっている。
上記の構成により、水平方向クロック信号ＳＣＫが２分周され、この２分周された信号（２ＴＳＣＫ）により、波形変更部２６”に入力されたパルス信号のパルス幅が２倍となる。より詳しくは、上記フリップフロップＦＦａとインバータ４２ａとからなる第１の回路（分周手段）により、水平方向クロック信号ＳＣＫが２分周される。そして、この２分周された信号を、フリップフロップＦＦｂとインバータ４２ｂとからなる第２の回路により、波形変更部２６”に入力されたパルス信号のパルス幅が２倍となる。
図１１は、上記波形変更部２６”を備えた双方向シフトレジスタ２１の動作を示したタイミングチャートである。また、同図は、動作途中で水平方向指示信号ＬＲの状態がＨｉｇｈ状態からＬｏｗ状態へと変更された場合のタイミングチャートである。
上記の波形変更部２６”の構成により、同図に示すとおり、上記波形変更部２６”から出力されるパルス信号ａｆＳＲnのパルス幅が、波形変更部２６”に入力されるパルス信号ＳＲnのパルス幅の２倍となる。なお、上記波形変更部２６”は、以上のようにＩＮ側に入力される信号のパルス幅を変更できれる構成であればよく、上記の構成に限定されるものではない。
したがって、水平方向指示信号ＬＲがＨｉｇｈ状態のときには、上記パルス信号ＳＲnのパルス幅の２倍のパルス幅を有するパルス信号ａｆＳＲnが、シフト終了信号ＡＤＯＵＴとして出力される。一方、水平方向指示信号ＬＲがＬｏｗ状態のときは、上記パルス信号ＳＲnのパルス幅と同一のパルス幅を有するパルス信号ＳＲ1が出力されることになる。
以上により、シフト終了信号ＡＤＯＵＴの波形は、水平方向指示信号ＬＲの状態に応じて、異なるものとなる。
したがって、上記波形変更部２６”を備えた双方向シフトレジスタ２１を用いることによっても、後述する効果が得られる。
図１２は、水平方向指示信号ＬＲの状態を変更する指示を受けているにもかかわらず、この波形変更部２６”を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、上記双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図１１参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
これは、上述したように、双方向シフトレジスタ２１が正常に動作している場合には、シフト終了信号ＡＤＯＵＴの波形が、水平方向指示信号ＬＲの状態に応じて異なるものとなる一方、水平方向指示信号ＬＲがＬｏｗ状態を保ったままでは、シフト終了信号ＡＤＯＵＴの波形が常に一定となるためである。
したがって、上記図１１に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図１２に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
図１３は、水平方向指示信号ＬＲの状態を変更する指示を受けているにもかかわらず、上記波形変更部２６”を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図１１参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
したがって、上記図１１に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図１３に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
それゆえ、上記波形変更部２６”の検査端子を増やすことなく、双方向のどちらにも正常に動作しているかを判断可能な双方向シフトレジスタを実現できる。また、従来の技術で述べた液晶工程の前段階にて、双方向シフトレジスタ２１が双方向に正常に動作しているか否かを判断することができる。したがって、この双方向シフトレジスタ２１を備える表示装置１の製造コストを削減できる。
ところで、上記においては、シフトレジスタ部２４から出力されるパルス信号ＳＲnが、波形変更部（２６・２６’・２６”）に入力される構成を示したが、これに限定されるものではない。
例えば、図１４に示すとおり、シフトレジスタ部２４に対する波形変更部（２６・２６’・２６”）の接続を変更して、シフトレジスタ部２４から出力されるパルス信号ＳＲ1が、波形変更部（２６・２６’・２６”）に入力される構成としてもよい。
さらに、図１５に示すとおり、双方向シフトレジスタ２１を波形変更部が２つ備えられた構成として、シフトレジスタ部２４から出力されるパルス信号ＳＲ1およびパルス信号ＳＲnの両方が、上記それぞれの波形変更部に入力される構成としてもよい。
ただし、この場合には、例えば、一方の波形変更部を上記波形変更部２６と、他方の波形変更部を上記波形変更部２６’とするなどして、両波形変更部から出力される信号を区別できるようにしておく必要がある。
なお、この場合、一方の波形変更部が特許請求の範囲に記載の第１の波形変更手段に、他方の波形変更部が特許請求の範囲に記載の第２の波形変更手段に該当する。また、このように２つの波形変更手段を有する構成とした場合における検査信号切替部２５が、特許請求の範囲に記載の第２の切替手段に該当する。
図２９は、上記波形変更部２６の更に他の構成例である波形変更部１２６を示した回路図である。
上記波形変更部１２６は、同図に示すとおり、３つのインバータ（１２６ａ・１２６ｂ・１２６ｃ）と、レベルシフタ１２６ｄとで構成されている。上記インバータ１２６ａは、ＩＮ側に入力される信号を反転する。また、上記レベルシフタ１２６ｄは、インバータ１２６ａで反転された信号の信号レベルをシフトする。さらに、上記インバータ１２６ｂとインバータ１２６ｃとで構成された２段のインバータにより、レベルシフタ１２６ｄで信号レベルがシフトされた信号をバッファし、ＯＵＴ側へ出力する。
上記の構成により、上記波形変更部１２６は、図３０に示すとおり、ＩＮ側に入力される信号の振幅（ＧＮＤに対してＶＤＤ）を、所定の値（ＧＮＤに対してＶＣＣ）まで高めて、ＯＵＴ側へ出力する。より詳しくは、上記波形変更部１２６は、Ｌｏｗ状態のときの信号レベル（ＧＮＤ）を変化させずに、Ｈｉｇｈ状態のときの信号レベルのみをＶＤＤからＶＣＣへと昇圧させる。なお、図３０は、上記波形変更部１２６のＩＮ側に、振幅がＶＤＤとなるパルス信号を入力した際に、ＯＵＴ側で得られる信号を示したタイミングチャートである。
なお、上記図２９に示す構成の場合、説明の便宜上、シフトレジスタ部２４から出力された直後の各パルス信号は、ＧＮＤ―ＶＤＤ間の振幅を有するものとしている。
図３１は、上記波形変更部１２６を用いる際に利用される検査信号切替部（第１の切替手段）２５’を示した回路図である。つまり、上記波形変更部２６の代わりに波形変更部１２６を用いる場合には、検査信号切替部の構成についても変更する。
ただし、この検査信号切替部２５’も、上述した検査信号切替部２５と同様に、水平方向指示信号ＬＲがＨｉｇｈ状態で制御線ＣＴＬに入力されると、ＩＮ1側に入力された信号がそのままＯＵＴ側に出力される。一方、上記水平方向指示信号ＬＲがＬｏｗ状態で制御線ＣＴＬに入力されると、ＩＮ2側に入力された信号がそのままＯＵＴ側に出力される。また、検査信号切替部２５’のＩＮ2側には、シフトレジスタ部２４から出力されたパルス信号ＳＲ1が直接入力される。
図３２は、上記波形変更部１２６を備えた双方向シフトレジスタ２１の動作を示したタイミングチャートである。また、図３２は、動作途中で水平方向指示信号ＬＲの状態がＨｉｇｈ状態からＬｏｗ状態へと変更された場合のタイミングチャートである。
上記の波形変更部１２６の構成により、同図に示すとおり、上記波形変更部１２６から出力されるパルス信号ａｆＳＲnの振幅は、波形変更部１２６に入力されるパルス信号ＳＲnの振幅よりも大きくなる。
したがって、水平方向指示信号ＬＲがＨｉｇｈ状態のときには、上記パルス信号ＳＲnの振幅より大きな振幅を有するパルス信号ａｆＳＲnが、シフト終了信号ＡＤＯＵＴとして出力される。一方、水平方向指示信号ＬＲがＬｏｗ状態のときは、上記パルス信号ＳＲnの振幅と同一の振幅を有するパルス信号ＳＲ1が出力されることになる。
以上により、シフト終了信号ＡＤＯＵＴの波形は、水平方向指示信号ＬＲの状態に応じて、異なるものとなる。
したがって、上記波形変更部１２６を備えた双方向シフトレジスタ２１を用いることによっても、後述する効果が得られる。
図３３は、水平方向指示信号ＬＲの状態を変更する指示を受けているにもかかわらず、この波形変更部１２６を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、上記双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図３２参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
これは、上述したように、双方向シフトレジスタ２１が正常に動作している場合には、シフト終了信号ＡＤＯＵＴの波形が、水平方向指示信号ＬＲの状態に応じて異なるものとなる一方、水平方向指示信号ＬＲがＬｏｗ状態を保ったままでは、シフト終了信号ＡＤＯＵＴの波形が常に一定となるためである。
したがって、上記図３２に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図３３に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
図３４は、水平方向指示信号ＬＲの状態を変更する指示を受けているにもかかわらず、上記波形変更部１２６を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図３２参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
したがって、上記図３２に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図３４に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
それゆえ、上記波形変更部１２６の検査端子を増やすことなく、双方向のどちらにも正常に動作しているかを判断可能な双方向シフトレジスタを実現できる。また、従来の技術で述べた液晶工程の前段階にて、双方向シフトレジスタ２１が双方向に正常に動作しているか否かを判断することができる。したがって、この双方向シフトレジスタ２１を備える表示装置１の製造コストを削減できる。
また、上記波形変更部１２６の代わりに、他の構成の波形変更部を用いていもよい。図３５は、上記波形変更部１２６の他の構成例である波形変更部１２６’を示した回路図である。
上記波形変更部１２６’は、同図に示すとおり、３つのインバータ（１２６ａ’・１２６ｂ’・１２６ｃ’）と、レベルシフタ１２６ｄ’とで構成されている。上記インバータ１２６ａ’は、ＩＮ側に入力される信号を反転する。また、上記レベルシフタ１２６ｄ’は、インバータ１２６ａ’で反転された信号の信号レベルをシフトする。さらに、上記インバータ１２６ｂ’とインバータ１２６ｃ’とで構成された２段のインバータにより、レベルシフタ１２６ｄ’で信号レベルがシフトされた信号をバッファし、ＯＵＴ側へ出力する。
上記の構成により、上記波形変更部１２６’は、図３６に示すとおり、Ｈｉｇｈ状態のときの信号レベル（ＶＤＤ）を変化させずに、Ｌｏｗ状態のときの信号レベルのみをＶＳＳからＶＥＥに降圧させる。なお、図３６は、上記波形変更部１２６’のＩＮ側に、振幅がＶＤＤとＶＳＳとの差となるパルス信号を入力した際に、ＯＵＴ側で得られる信号を示したタイミングチャートである。
なお、上記図３５に示す構成の場合、説明の便宜上、シフトレジスタ部２４から出力された直後の各パルス信号は、ＶＳＳ―ＶＤＤ間の振幅を有するものとしている。
図３７は、上記波形変更部１２６’を用いる際に利用される検査信号切替部（第１の切替手段）２５”を示した回路図である。つまり、上記波形変更部１２６の代わりに波形変更部１２６’を用いる場合には、検査信号切替部の構成についても変更する。
ただし、この検査信号切替部２５”も、上述した検査信号切替部２５’と同様に、水平方向指示信号ＬＲがＨｉｇｈ状態で制御線ＣＴＬに入力されると、ＩＮ1側に入力された信号がそのままＯＵＴ側に出力される。一方、上記水平方向指示信号ＬＲがＬｏｗ状態で制御線ＣＴＬに入力されると、ＩＮ2側に入力された信号がそのままＯＵＴ側に出力される。また、検査信号切替部２５’のＩＮ2側には、シフトレジスタ部２４から出力されたパルス信号ＳＲ1が直接入力される。
図３８は、上記波形変更部１２６’を備えた双方向シフトレジスタ２１の動作を示したタイミングチャートである。また、図３８は、動作途中で水平方向指示信号ＬＲの状態がＨｉｇｈ状態からＬｏｗ状態へと変更された場合のタイミングチャートである。
上記の波形変更部１２６’の構成により、同図に示すとおり、上記波形変更部１２６’から出力されるパルス信号ａｆＳＲnの振幅は、波形変更部１２６’に入力されるパルス信号ＳＲnの振幅よりも大きくなる。
したがって、水平方向指示信号ＬＲがＨｉｇｈ状態のときには、上記パルス信号ＳＲnの振幅より大きな振幅を有するパルス信号ａｆＳＲnが、シフト終了信号ＡＤＯＵＴとして出力される。一方、水平方向指示信号ＬＲがＬｏｗ状態のときは、上記パルス信号ＳＲnの振幅と同一の振幅を有するパルス信号ＳＲ1が出力されることになる。
以上により、シフト終了信号ＡＤＯＵＴの波形は、水平方向指示信号ＬＲの状態に応じて、異なるものとなる。
したがって、上記波形変更部１２６’を備えた双方向シフトレジスタ２１を用いることによっても、後述する効果が得られる。
図３９は、水平方向指示信号ＬＲの状態を変更する指示を受けているにもかかわらず、この波形変更部１２６’を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、上記双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図３８参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
これは、上述したように、双方向シフトレジスタ２１が正常に動作している場合には、シフト終了信号ＡＤＯＵＴの波形が、水平方向指示信号ＬＲの状態に応じて異なるものとなる一方、水平方向指示信号ＬＲがＬｏｗ状態を保ったままでは、シフト終了信号ＡＤＯＵＴの波形が常に一定となるためである。
したがって、上記図３８に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図３９に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
図４０は、水平方向指示信号ＬＲの状態を変更する指示を受けているにもかかわらず、上記波形変更部１２６’を備えた双方向シフトレジスタ２１内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。
この場合にも、同図にも示すとおり、双方向シフトレジスタ２１が正常に動作している場合に得られるシフト終了信号ＡＤＯＵＴ（図３８参照）とは、波形が異なったシフト終了信号ＡＤＯＵＴが得られることになる。
したがって、上記図３８に示したシフト終了信号ＡＤＯＵＴの波形を、予め正常な波形と認識しておけば、図４０に示したシフト終了信号ＡＤＯＵＴの波形が得られた場合には、双方向シフトレジスタ２１が不良であることが判断できる。
それゆえ、上記波形変更部１２６’の検査端子を増やすことなく、双方向のどちらにも正常に動作しているかを判断可能な双方向シフトレジスタを実現できる。また、従来の技術で述べた液晶工程の前段階にて、双方向シフトレジスタ２１が双方向に正常に動作しているか否かを判断することができる。したがって、この双方向シフトレジスタ２１を備える表示装置１の製造コストを削減できる。
なお、上記波形変更部１２６・１２６’は、以上のようにＩＮ側に入力される信号の振幅を変更できれる構成であればよく、上記の構成に限定されるものではない。
ところで、上記においては、シフトレジスタ部２４から出力されるパルス信号ＳＲnが、波形変更部（１２６・１２６’）に入力される構成を示したが、これに限定されるものではない。例えば、図１４に示すとおり、シフトレジスタ部２４に対する波形変更部（１２６・１２６’）の接続を変更して、シフトレジスタ部２４から出力されるパルス信号ＳＲ1が、波形変更部（１２６・１２６’）に入力される構成としてもよい。
また、上記の実施の形態においては、パルス信号ＳＲnまたは／およびパルス信号ＳＲ1が波形変更部に入力される構成を示したが、これに限定されるものではない。例えば、パルス信号ＳＲi（１＜ｉ＜ｎ）が波形変更部に入力される構成で有ってもよい。なお、この場合には、上記パルス信号ＳＲiを出力するフリップフロップＦＦiが、特許請求の範囲に記載の第１の所定段のフリップフロップに該当する。
また、上記ｉは、ｎまたは１に近い数値であることが好ましい。これは、ｉがｎまたは１に近い数値であると、最終出力段付近の出力段まで、双方向シフトレジスタ２１の各フリップフロップが、正常に動作していることを確認できるためである。
ただし、パルス信号ＳＲnまたは／およびパルス信号ＳＲ1が波形変更部に入力される構成の方が好ましい。これは、双方向シフトレジスタ２１の各フリップフロップが、双方向において最終出力段に到るまで、正常に動作していることを確認できるためである。
また、本実施の形態においては、パルス信号ＳＲ1を検査信号切替部２５のＩＮ2側に直接入力したが、これに限定されるものではない。例えば、パルス信号ＳＲj（１＜ｊ＜ｎ）が検査信号切替部２５に直接入力される構成で有ってもよい。なお、この場合には、上記パルス信号ＳＲjを出力するフリップフロップＦＦjが、特許請求の範囲に記載の第２の所定段のフリップフロップに該当する。
また、上記ｊは、ｎまたは１に近い数値であることが好ましい。これは、ｊがｎまたは１に近い数値であると、最終出力段付近の出力段まで、双方向シフトレジスタ２１の各フリップフロップが、正常に動作していることを確認できるためである。
ただし、パルス信号ＳＲnまたは／およびパルス信号ＳＲ1が検査信号切替部２５に入力される構成の方が好ましい。これは、双方向シフトレジスタ２１の各フリップフロップが、双方向において最終出力段に到るまで、正常に動作していることを確認できるためである。
ところで、以上においては、データ信号線駆動回路２を構成する双方向シフトレジスタ２１を例に挙げて説明したが、上記において説明を省略した、走査信号線駆動回路３を構成する双方向シフトレジスタ３１についても、同様である。
また、上記表示装置１において、例えば、表示部４に対してデータ信号線駆動回路２とは反対側となる位置に、別のデータ信号線駆動回路を設け、この別のデータ信号線駆動回路に上記双方向シフトレジスタを備えた構成としてもよい。また、上記表示装置１において、例えば、表示部４に対して走査信号線駆動回路３とは反対側となる位置に、別の走査信号線駆動回路を設け、この別の走査信号線駆動回路に上記双方向シフトレジスタを備えた構成としてもよい。さらには、上記表示装置１に、上述した別のデータ信号線駆動回路および別の走査信号線駆動回路を設けて、それぞれの駆動回路に、上記双方向シフトレジスタを備えた構成としてもよい。
また、上述した利用方法以外にも、本実施の形態に係る双方向シフトレジスタ２１・３１は、様々なドライバおよび駆動回路に用いることができる。
本発明の双方向シフトレジスタは、液晶表示装置、ＥＬ表示装置、プラズマ表示装置等の様々な表示装置に適用できる。
本実施の形態に係る双方向シフトレジスタを備えた表示装置を示したブロック図である。 上記双方向シフトレジスタの波形変更部の構成を示した回路図である。 上記双方向シフトレジスタの動作を示したタイミングチャートである。 上記双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。 上記双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。 上記波形変更部の他の構成を示した回路図である。 上記他の構成の波形変更部を備えた双方向シフトレジスタの動作を示したタイミングチャートである。 上記他の構成の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。 上記他の構成の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。 上記波形変更部の更に他の構成を示した回路図である。 上記更に他の波形変更部を備えた双方向シフトレジスタの動作を示したタイミングチャートである。 上記更に他の構成の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。 上記更に他の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。 上記双方向シフトレジスタの他の構成を示したブロック図である。 上記双方向シフトレジスタの更に他の構成を示したブロック図である。 従来の双方向シフトレジスタを備えた表示装置を示したブロック図である。 上記従来の双方向シフトレジスタのシフトレジスタ部の構成を示した回路図である。 上記シフトレジスタ部のアナログスイッチの構成を示した回路図である。 上記シフトレジスタ部の他のアナログスイッチの構成を示した回路図である。 水平方向指示信号ＬＲがＨｉｇｈ状態の場合における、上記シフトレジスタ部内の信号の流れを示した図である。 水平方向指示信号ＬＲがＬｏｗ状態の場合における、上記シフトレジスタ部内の信号の流れを示した図である。 上記表示装置のデータ信号線駆動回路におけるバッファ部およびサンプリング部の構成を示した回路図である。 上記従来の双方向シフトレジスタの検査信号切替部の構成を示した回路図である。 （ａ）は、双方向シフトレジスタの動作を確認するために設けた検査端子を２つ有する従来の表示装置に、フレキシブル配線基板を接続する前の平面図である。（ｂ）は、双方向シフトレジスタの動作を確認するために設けた検査端子を１つ有する従来の表示装置に、フレキシブル配線基板を接続する前の平面図である。 上記検査端子に信号検出用プローブを接触させる前の平面図である。 上記従来の双方向シフトレジスタの動作を示したタイミングチャートである。 上記従来の双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。 上記従来の双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。 上記波形変更部の更に他の構成を示した回路図である。 図２９の波形変更部のＩＮ側に、一定振幅のパルス信号を入力した際に、ＯＵＴ側で得られる信号を示したタイミングチャートである。 図２９の波形変更部を用いる際に利用される検査信号切替部を示した回路図である。 図２９の波形変更部を備えた双方向シフトレジスタの動作を示したタイミングチャートである。 図２９の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。 図２９の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。 上記波形変更部の更に他の構成を示した回路図である。 図３５の波形変更部のＩＮ側に、一定振幅のパルス信号を入力した際に、ＯＵＴ側で得られる信号を示したタイミングチャートである。 図３５の波形変更部を用いる際に利用される検査信号切替部を示した回路図である。 図３５の波形変更部を備えた双方向シフトレジスタの動作を示したタイミングチャートである。 図３５の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＬｏｗ状態を保ったままとなった場合のタイミングチャートである。 図３５の波形変更部を備えた双方向シフトレジスタ内における回路の不具合等により、常に水平方向指示信号ＬＲがＨｉｇｈ状態を保ったままとなった場合のタイミングチャートである。
符号の説明
１ 表示装置
２ データ信号線駆動回路
３ 走査信号線駆動回路
２１・３１ 双方向シフトレジスタ
２４・３４ シフトレジスタ部（シフトレジスタ手段）
２５・３５ 検査信号切替部（第１の切替手段、第２の切替手段）
２５’・２５” 検査信号切替部（第１の切替手段）
２６・２６’・２６”・３６ 波形変更部（第１の波形変更部、第２の波形変更部）
４１・４２ａ・４２ｂ インバータ
１２６・１２６’ 波形変更部（第１の波形変更部）
ＦＦ フリップフロップ
Ｃ コンデンサ
Ｒ 抵抗

Claims (9)

  1. クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切替えるシフトレジスタ手段と、
    前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得して、この取得した信号の波形を歪ませる第１の波形変更手段と、
    前記第１の波形変更手段により波形が変更された信号と、第２の所定段のフリップフロップから出力される信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第１の切替手段とを備えていることを特徴とする双方向シフトレジスタ。
  2. クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切替えるシフトレジスタ手段と、
    前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得して、この取得した信号の振幅を変更する第１の波形変更手段と、
    前記第１の波形変更手段により波形が変更された信号と、第２の所定段のフリップフロップから出力される信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第１の切替手段とを備えていることを特徴とする双方向シフトレジスタ。
  3. クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切替えるシフトレジスタ手段と、
    前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得して、この取得した信号のパルス幅を変更する第１の波形変更手段と、
    前記第１の波形変更手段により波形が変更された信号と、第２の所定段のフリップフロップから出力される信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第１の切替手段とを備えていることを特徴とする双方向シフトレジスタ。
  4. クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切替えるシフトレジスタ手段と、
    前記複数段のフリップフロップのうち、第１の所定段のフリップフロップから出力される信号を取得し、この取得した信号の波形を変更する第１の波形変更手段と、
    前記複数段のフリップフロップのうち、第２の所定段のフリップフロップから出力される信号を取得し、この取得した信号の波形を、前記第１の波形変更手段により変更された信号の波形とは異なる波形に変更する第２の波形変更手段と、
    前記第１の波形変更手段により波形が変更された信号と、前記第２の波形変更手段により波形が変更された信号とを取得し、これら取得した信号のうち何れかの信号を、前記方向指示信号に応じて切替えて出力する第２の切替手段とを備えていることを特徴とする双方向シフトレジスタ。
  5. 前記複数段のフリップフロップを、それぞれ順に、第１フリップフロップから第ｎフリップフロップとした場合、
    前記第１の所定段のフリップフロップは、第１フリップフロップまたは第ｎフリップフロップであり、
    前記第２の所定段のフリップフロップは、前記第１の所定段のフリップフロップが第１フリップフロップの場合には、第ｎフリップフロップであり、前記第１の所定段のフリップフロップが第ｎフリップフロップの場合には、第１フリップフロップであることを特徴とする請求項１から４の何れか１項に記載の双方向シフトレジスタ。
  6. 前記複数段のフリップフロップを、それぞれ順に、第１フリップフロップから第ｎフリップフロップとした場合、
    前記第１の所定段のフリップフロップは、第１フリップフロップまたは第ｎフリップフロップであり、
    前記第２の所定段のフリップフロップは、第ｐフリップフロップ（１＜ｐ＜ｎ）であることを特徴とする請求項１から４の何れか１項に記載の双方向シフトレジスタ。
  7. 前記複数段のフリップフロップを、それぞれ順に、第１フリップフロップから第ｎフリップフロップとした場合、
    前記第１の所定段のフリップフロップは、第ｐフリップフロップ（１＜ｐ＜ｎ）であり、
    前記第２の所定段のフリップフロップは、第１フリップフロップまたは第ｎフリップフロップであることを特徴とする請求項１から４の何れか１項に記載の双方向シフトレジスタ。
  8. 前記複数段のフリップフロップを、それぞれ順に、第１フリップフロップから第ｎフリップフロップとした場合、
    前記第１の所定段のフリップフロップは、第ｐフリップフロップ（１＜ｐ＜ｎ）であり、
    前記第２の所定段のフリップフロップは、第ｑフリップフロップ（１＜ｑ＜ｎ、ｐ≠ｑ）であることを特徴とする請求項１から４の何れか１項に記載の双方向シフトレジスタ。
  9. マトリクス状に配された複数の画素と、
    前記各画素の各行に配置された複数のデータ信号線と、
    前記各画素の各列に配置された複数の走査信号線と、
    互いに異なるタイミングの走査信号を、前記各走査信号線に対して順次与える走査信号線駆動回路と、
    前記各画素の表示状態を示す映像信号から、前記走査信号が与えらた走査信号線の各画素へのデータ信号を抽出して、この抽出したデータ信号を前記各データ信号線に対して与えるデータ信号線駆動回路とを備えた表示装置において、
    前記走査信号線駆動回路および前記データ信号線駆動回路のうち、少なくとも一方は、請求項１から８の何れか１項に記載の双方向シフトレジスタを備えていることを特徴とする表示装置。
JP2003315813A 2003-06-10 2003-09-08 双方向シフトレジスタ、および、それを備えた表示装置 Expired - Fee Related JP4044020B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003315813A JP4044020B2 (ja) 2003-06-10 2003-09-08 双方向シフトレジスタ、および、それを備えた表示装置
US10/860,660 US6996203B2 (en) 2003-06-10 2004-06-04 Bidirectional shift register and display device incorporating same
CNB2004100477002A CN100377259C (zh) 2003-06-10 2004-06-09 双向移位寄存器及具有它的显示装置
KR1020040042271A KR100607053B1 (ko) 2003-06-10 2004-06-09 쌍방향 시프트 레지스터 및 이를 구비한 표시 장치
TW093116565A TWI239535B (en) 2003-06-10 2004-06-09 Bidirectional shift register and display device incorporating same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003165531 2003-06-10
JP2003315813A JP4044020B2 (ja) 2003-06-10 2003-09-08 双方向シフトレジスタ、および、それを備えた表示装置

Publications (2)

Publication Number Publication Date
JP2005025151A JP2005025151A (ja) 2005-01-27
JP4044020B2 true JP4044020B2 (ja) 2008-02-06

Family

ID=34082285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003315813A Expired - Fee Related JP4044020B2 (ja) 2003-06-10 2003-09-08 双方向シフトレジスタ、および、それを備えた表示装置

Country Status (5)

Country Link
US (1) US6996203B2 (ja)
JP (1) JP4044020B2 (ja)
KR (1) KR100607053B1 (ja)
CN (1) CN100377259C (ja)
TW (1) TWI239535B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8395426B2 (en) * 2005-05-19 2013-03-12 Broadcom Corporation Digital power-on reset controller
KR100669471B1 (ko) 2005-12-20 2007-01-16 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
US8164562B2 (en) 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
TWI376658B (en) * 2007-10-29 2012-11-11 Novatek Microelectronics Corp Shift register circuit
GB2459451A (en) * 2008-04-22 2009-10-28 Sharp Kk A scan pulse shift register for an active matrix display
US8023611B2 (en) 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
KR101641171B1 (ko) 2010-02-17 2016-07-21 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
EP2549465A4 (en) * 2010-03-15 2013-08-21 Sharp Kk SCANNING SIGNAL LINE ACTUATION CIRCUIT AND DISPLAY DEVICE HAVING THE SAME
US8922473B2 (en) * 2010-10-21 2014-12-30 Sharp Kabushiki Kaisha Display device with bidirectional shift register and method of driving same
KR101481675B1 (ko) * 2011-10-04 2015-01-22 엘지디스플레이 주식회사 양 방향 쉬프트 레지스터
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
JP6948116B2 (ja) * 2016-07-25 2021-10-13 キヤノン株式会社 記録素子基板、記録ヘッド、及び記録装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3051848A (en) * 1957-06-03 1962-08-28 Burroughs Corp Shift register using bidirectional pushpull gates whose output is determined by state of associated flip-flop
US3584308A (en) * 1969-06-11 1971-06-08 Atomic Energy Commission Bidirectional logic circuits employing dual standard arrays of bistable multivibrators
JPH0812982B2 (ja) * 1990-06-08 1996-02-07 シャープ株式会社 ディジタルディシメーションフィルタ
JP3203971B2 (ja) 1994-08-19 2001-09-04 ソニー株式会社 表示素子
JP3361925B2 (ja) * 1995-03-24 2003-01-07 シャープ株式会社 集積回路
JPH0962232A (ja) * 1995-08-29 1997-03-07 Sony Corp 液晶表示装置
JP3512939B2 (ja) * 1996-03-12 2004-03-31 株式会社ルネサステクノロジ 疑似乱数発生回路及び双方向シフトレジスタ
JP3037252B2 (ja) * 1998-01-28 2000-04-24 日本電気アイシーマイコンシステム株式会社 アドレス選択回路
JP3588007B2 (ja) * 1999-05-14 2004-11-10 シャープ株式会社 双方向シフトレジスタ、および、それを用いた画像表示装置
JP2000352726A (ja) * 1999-06-14 2000-12-19 Matsushita Electric Ind Co Ltd アクティブマトリックス液晶表示装置およびその検査回路
JP2001228830A (ja) 2000-02-17 2001-08-24 Seiko Epson Corp 電気光学装置の駆動装置、電気光学装置、及び電子機器
JP3822060B2 (ja) 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
US6427158B1 (en) * 2000-12-14 2002-07-30 Texas Instruments Incorporated FIR decimation filter and method
JP2004177492A (ja) * 2002-11-25 2004-06-24 Sony Corp 双方向信号伝送回路及び表示装置
JP3711985B2 (ja) * 2003-03-12 2005-11-02 セイコーエプソン株式会社 表示ドライバ及び電気光学装置

Also Published As

Publication number Publication date
US6996203B2 (en) 2006-02-07
KR20040111017A (ko) 2004-12-31
US20050017065A1 (en) 2005-01-27
TW200501172A (en) 2005-01-01
JP2005025151A (ja) 2005-01-27
CN100377259C (zh) 2008-03-26
KR100607053B1 (ko) 2006-08-01
CN1574099A (zh) 2005-02-02
TWI239535B (en) 2005-09-11

Similar Documents

Publication Publication Date Title
KR100772617B1 (ko) 액정 표시 장치
JP4044020B2 (ja) 双方向シフトレジスタ、および、それを備えた表示装置
JP4959974B2 (ja) アレイ基板及びこれを有する表示装置
KR100883812B1 (ko) 화상표시장치
JP4807996B2 (ja) 判定装置及び判定方法
US7554359B2 (en) Circuit for inspecting semiconductor device and inspecting method
JP2001330639A (ja) アレイ基板の検査方法
JP2009058685A (ja) パネル表示装置、およびパネル異常検知方法
KR20100124617A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
US20100091009A1 (en) Display driving circuit and test method
US20050122297A1 (en) Semiconductor device and the method of testing the same
JP2001235725A (ja) 液晶表示装置
KR20060082128A (ko) 표시 패널용 기판
JP2008242164A (ja) 表示装置の駆動回路およびそのテスト方法
US20070132702A1 (en) Display driving integrated circuit and method for determining wire configuration of the same
WO2005064583A1 (ja) 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法
KR20080055248A (ko) 표시 패널
JP2009025426A (ja) 表示装置、表示パネルの検査装置および検査方法
US20120120129A1 (en) Display controller driver and method for testing the same
US6363508B1 (en) Method for testing reflection LCD projector and display panel pixel area thereof
KR101073041B1 (ko) 어레이 기판
JPH04288588A (ja) アクティブマトリクス型液晶表示装置
KR101121957B1 (ko) 반도체 디바이스 및 그의 테스트 방법
CN115938271A (zh) 显示面板及其检测方法、显示装置
JP2000180809A (ja) 液晶表示パネルの検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees