KR20040111017A - 쌍방향 시프트 레지스터 및 이를 구비한 표시 장치 - Google Patents

쌍방향 시프트 레지스터 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR20040111017A
KR20040111017A KR1020040042271A KR20040042271A KR20040111017A KR 20040111017 A KR20040111017 A KR 20040111017A KR 1020040042271 A KR1020040042271 A KR 1020040042271A KR 20040042271 A KR20040042271 A KR 20040042271A KR 20040111017 A KR20040111017 A KR 20040111017A
Authority
KR
South Korea
Prior art keywords
flip
signal
flop
waveform
shift register
Prior art date
Application number
KR1020040042271A
Other languages
English (en)
Other versions
KR100607053B1 (ko
Inventor
온다마모루
와시오하지메
하야시순스케
무로푸시히로시
스즈키노부히코
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040111017A publication Critical patent/KR20040111017A/ko
Application granted granted Critical
Publication of KR100607053B1 publication Critical patent/KR100607053B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은, 클록 신호에 동기하여 동작하는 복수단의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터부와, 복수단의 플립플롭 중에, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하여, 상기 신호의 파형을 변경하는 파형 변경부와, 파형 변경부에 의해 파형이 변경된 신호와, 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이들 신호 중에 어느 신호를, 방향 지시 신호에 따라 절환하여 출력하는 검사 신호 절환부를 구비한다.

Description

쌍방향 시프트 레지스터 및 이를 구비한 표시 장치{BIDIRECTIONAL SHIFT REGISTER AND DISPLAY DEVICE INCORPORATING SAME}
본 발명은, 시프트 방향을 쌍방향으로 절환할 수 있는 쌍방향 시프트 레지스터 및 이 쌍방향 시프트 레지스터를 구비한 표시 장치에 관한 것이다.
종래부터, 쌍방향의 시프트 펄스를 출력할 수 있는 쌍방향 시프트 레지스터가 공지되어 있다. 또한, 상기 쌍방향 시프트 레지스터가 정상적으로 동작하고 있는지 여부를 검사하기 위해, 검사용 신호를 출력할 수 있는 구성의 쌍방향 시프트레지스터도 공지되어 있다.
도16은, 상기 검사용 신호를 출력할 수 있는 구성의 쌍방향 시프트 레지스터를 구비한 표시 장치를 나타낸 블록도이다. 상기 표시 장치(51)는, 도16에 나타낸 바와 같이, 데이터 신호선 구동 회로(52), 주사 신호선 구동 회로(53) 및 표시부(54)를 구비하고 있다.
상기 데이터 신호선 구동 회로(52)는, 쌍방향 시프트 레지스터(61), 버퍼부(62) 및 샘플링부(63)를 구비하고 있다. 또한, 상기 쌍방향 시프트 레지스터(61)는, 시프트 레지스터부(64) 및 검사 신호 절환부(65)를 구비하고 있다.
상기 시프트 레지스터부(64)는, 수평 방향 지시 신호(LR)에 따라, 시프트 방향이 절환가능한 시프트 레지스터이다. 또한, 상기 시프트 레지스터부(64)는, 타이밍 신호로 되는 소정 주기의 수평 방향 클록 신호(SCK)와, 수평 방향 시프트 개시 신호(SSP)에 기초하여, 펄스 신호(SR1, SR2,…,SRn)를 버퍼부(62)에 대해 출력한다.
또한, 상기 수평 방향 클록 신호(SCK) 및 수평 방향 시프트 개시 신호(SSP)는, 함께 구형파의 신호로 하고 있다. 따라서, 상기 펄스 신호(SR1, SR2,…,SRn)도 구형파의 신호로 된다.
상기 버퍼부(62)는, 상기 펄스 신호(SR1, SR2,…,SRn)의 전류를 증폭한다. 그리고, 이 버퍼부(62)에서 증폭된 출력은, 상기 샘플링부(63)로 보내진다. 이 샘플링부(63)에서는, 상기 버퍼부(62)의 출력에 따라, 별도로, 이 샘플링부(63)로 입력되는 영상 신호(VIDEO_R, VIDEO_G 및 VIDEO_B)를 샘플링하고, 표시부(54) 내의 데이터 신호선에 공급한다.
또한, 검사 신호 절환부(65)는, 상기 수평 방향 지시 신호(LR)에 따라, 상기 시프트 레지스터부(64)의 최종단출력(SR1또는 SRn)을, 시프트 종료신호(ADOUT)로서 외부의 회로에 출력하는 것이다. 또한, 이 검사 신호 절환부(65)의 상세한 설명에 대해서는 후술한다.
한편, 상기 주사 신호선 구동 회로(53)는, 쌍방향 시프트 레지스터(71), 및 버퍼부(72)를 구비하고 있다. 또한, 상기 쌍방향 시프트 레지스터(71)는, 시프트 레지스터부(74) 및 검사 신호 절환부(75)를 구비하고 있다.
상기 시프트 레지스터부(74)는, 수직 방향 지시 신호(UD)에 따라, 시프트 방향이 절환 가능한 시프트 레지스터이다. 또한, 상기 시프트 레지스터부(74)는, 타이밍 신호로 되는 소정 주기의 수직 방향 클록신호(GCK)와, 수직 방향 시프트 개시 신호(GSP)에 기초하여, 펄스 신호(GL1, GL2, …GLm)를 버퍼부(72)에 대해 출력한다.
또한, 상기 수직 방향 클록 신호(GCK) 및 수직 방향 시프트 개시 신호(GSP)는, 함께 구형파의 신호로 하고 있다. 따라서, 상기 펄스 신호(SR1, SR2,…,SRn)도 구형파의 신호로 된다.
상기 버퍼부(72)는, 상기 펄스 신호(GL1, GL2, …GLm)의 전류를 증폭한다. 그리고, 이 버퍼부(72)에서 증폭된 출력은, 표시부(54)내의 주사 신호선에 공급된다.
또한, 검사 신호 절환부(75)는, 상기 수평 방향 표시 신호(LR)에 따라, 상기시프트 레지스터부(74)의 최종단 출력(GL1또는 GLm)을, 시프트 종료 신호(GDOUT)로서 외부의 회로에 출력하는 것이다.
상기한 바와 같이, 상기 쌍방향 시프트 레지스터(61)와 쌍방향 시프트 레지스터(71)는, 출력 신호의 수가 다른 점을 제외하고, 같은 구성을 갖는다. 따라서, 이하의 설명에 있어서는, 상기 쌍방향 시프트 레지스터(61)를 갖는 데이터 신호선 구동 회로(52)를 사용하여 설명한다.
도17은, 상기 쌍방향 시프트 레지스터(61)의 시프트 레지스터부(64)의 구성을 나타낸 회로도이다. 상기 도면에 나타낸 바와 같이, 상기 시프트 레지스터부(64)는, 복수의 플립플롭(FF1,FF2,…,FFn) 및 n개의 아날로그 스위치(81)…를 갖는 스위치군(AS1) 및 n개의 아날로그 스위치(82)…를 갖는 스위치군(AS2)을 구비하고 있다.
상기 각 아날로그 스위치(81)… 및 아날로그 스위치(82)…는, 상기 플립플롭 (FF1,FF2,…,FFn)으로부터의 신호의 출력선을 상기 수평 방향 지시 신호(LR)에 따라 절환하는 것이다.
도18은, 상기 아날로그 스위치(81)의 구성을 나타낸 회로도이다.
상기 아날로그 스위치(81)는, 상기 도면에 나타낸 바와 같이, CMOS형의 아날로그 스위치(81a)와, 인버터(81b)에 의해 구성되어 있다. 이 아날로그 스위치(81)에서는, 상기 수평 방향 지시 신호(LR)가 하이 상태로 제어선(CTL)으로 입력되면, IN측에 입력된 신호가 그대로 OUT측으로 출력된다. 한편, 상기 수평 방향 지시 신호(LR)가 로우 상태로 제어선(CTL)으로 입력되면, 임피던스가 높은 상태(Hi-Z상태)로 되고, IN측에 출력된 신호에 관계없이, OUT측으로부터의 출력은 없어진다. 즉, OUT측은, 플로팅 상태로 된다.
도19는, 상기 아날로그 스위치(82)의 구성을 나타낸 회로도이다.
상기 아날로그 스위치(82)도, 상기 도면에 나타낸 바와 같이, CMOS형 아날로그 스위치(81a)와, 인버터(81b)에 의해 구성되어 있다. 또한, 상기 아날로그 스위치(81)와 비교하면, 인버터(81b)의 배치가 상이하다.
이 아날로그 스위치(82)에서는, 상기 수평 방향 지시 신호(LR)가 로우상태로 제어선(CTL)으로 입력되면, IN측에 입력된 신호가 그대로 OUT측에 출력된다. 한편, 상기 수평 방향 지시 신호(LR)가 하이 상태로 제어선(CTL)로 입력되면, 임피던스가 높은 상태(Hi-Z상태)로 되고, IN측에 입력된 신호에 관계없이, OUT측으로부터의 출력은 없어진다. 즉, OUT측은, 플로팅 상태로 된다.
도20은, 수평 방향 지시 신호(LR)가 하이 상태인 경우에 있어서, 상기 시프트 레지스터부(64) 내의 신호의 흐름을 나타낸 도면이다.
이 경우, 수평 방향 지시 신호(LR)가 하이 상태이기 때문에, 상기한 바와 같이, 스위치군(AS1)의 아날로그 스위치(81)…만이, IN측에 입력된 신호를 OUT측에 출력한다. 그러므로, 상기 도면의 굵은선으로 나타낸 바와 같이, 펄스 신호가 시프트해 간다. 즉, 수평 방향 시프트 개시 신호(SSP)가, 플립플롭(FF1)으로부터 플립플롭(FFn)까지, 이 순서대로 보내진다.
도21은, 수평 방향 지시 신호(LR)가 로우 상태인 경우에 있어서, 상기 시프트 레지스터부(64)내의 신호의 흐름을 나타낸 도면이다.
이 경우, 수평 방향 지시 신호(LR)가 로우 상태이기 때문에, 상기한 바와 같이, 스위치군(AS2)의 아날로그 스위치(82)만이, IN측에 입력된 신호를 OUT측으로 출력한다. 그러므로, 상기 도면의 굵은선으로 나타낸 바와 같이, 펄스 신호가 시프트해 간다. 즉, 수평 방향 시프트 개시 신호(SSP)가, 플립플롭(FFn)으로부터 플립플롭(FF1)까지, 이 순서대로 보내진다.
상기한 바와 같이, 상기 쌍방향 시프트 레지스터(61)에서는, 수평 방향 지시 신호(LR)가 하이 상태일 때는, 시프트 레지스터부(64)의 최종 출력단은 펄스 신호(SRn)이 출력되는 단으로 되어 있고, 수평 방향 지시 신호(LR)가 로우 상태일 때에는, 시프트 레지스터부(64)의 최종 출력단은 펄스 신호(SR1)가 출력되는 단으로 되어 있다.
도22는, 상기 데이터 신호선 구동 회로(52)의 버퍼부(62) 및 샘플링부(63)의 구성을 나타낸 회로도이다. 상기 버퍼부(62)는, 상기 도면에 나타낸 바와 같이, 복수의 인버터에 의해 구성되어 있다. 또한, 상기 샘플링부(63)는, CMOS형 아날로그 스위치에 의해 구성되어 있다. 또한, 이들 버퍼부(62) 및 샘플링부(63)에 대한 상세한 설명은 생략한다.
도23은, 상기 검사 신호 절환부(65)의 구성을 나타낸 회로도이다.
상기 검사 신호 절환부(65)는, 2개의 CMOS형 아날로그 스위치(81a·81a)와, 하나의 인버터(81b)에 의해 구성되어 있다. 이 아날로그 스위치(81)에서는, 상기 수평 방향 지시 신호(LR)가 하이 상태로 제어선(CTL)으로 입력되면, IN1측에 입력된 신호가 그대로 OUT측으로 출력된다. 한편, 상기 수평 방향 지시 신호(LR)가 로우 상태로 제어선 (CTL)에 입력되면, IN2측에 입력된 신호가 그대로 OUT측으로 출력된다.
그런데, 이 쌍방향 시프트 레지스터(61) 이전의 쌍방향 시프트 레지스터에 있어서는, 이 쌍방향 시프트 레지스터의 동작을 확인하기 위해, 상기 펄스 신호(SR1)가 출력되는 단 및 펄스 신호(SRn)가 출력되는 단과 같은 양단의 출력단에 각각 검사 신호용의 검사 단자를 제공하고, 이 검사 단자로부터 신호를 출력하였다.
또한, 상기 양단의 출력단용의 검사 단자를 구비한 쌍방향 시프트 레지스터를 표시 장치에 사용한 경우, 표시 장치의 보호의 관점에서, 도24a에 나타낸 바와 같이, 상기 양단의 출력단용의 검사 단자에 대해, 예컨대, 플렉시블 배선 기판에서 플로팅 처리, 즉, 다른 어디에도 접속시키지 않는 단말 처리를 행할 필요가 있다.
이 경우, 쌍방향 시프트 레지스터 동작을 확인하기 위해 제공된 검사 단자가 하나로 해결되는 구성(도24b 참조)과 비교하면, 검사 단자의 수가 많아지고, 그 결과, 플렉시블 배선 기판의 단자수도 증가할 필요가 생긴다. 이로써, 플렉시블 배선 기판의 가격이 약간 올라간다.
또한, 상기 도24a, 도24b에 있어서는, 상기 도면의 흑도부가, 플렉시블 배선 기판의 배선, 또는, 표시 장치의 검사 단자에 해당한다.
또한, 생산 라인상에서 상기 쌍방향 시프트 레지스터의 동작의 확인을 행할 때에는, 도25에 나타낸 바와 같이, 신호 검출용 프로브를 사용하여, 상기 검사 단자에 대해 프로브를 행할 필요가 있다. 이 때문에, 상기 양단의 출력단용의 검사 단자를 포함한 검사 단자를, 예컨대, 500㎛의 간극으로 제공할 필요가 있다.
한편, 상기 검사 단자를 작게 한 경우에는, 신호 검출용 프로브의 위치맞춤에 상당한 시간이 걸리고, 비용면에서 불리해진다.
여기서, 상기 쌍방향 시프트 레지스터(61)에 있어서는, 상기 구성을 갖는 검사 신호 절환부(65)를 제공하고, 또한, 상기 펄스 신호(SRn)이 출력되는 단의 출력을 IN1측에 입력되는 신호로 하고, 상기 펄스 신호(SR1)가 출력되는 단의 출력을 IN2측에 입력되는 신호로 하고 있다.
이로써, 수평 방향 지시 신호(LR)가 하이 상태일 때에는, 상기 펄스 신호(SRn)가 출력되는 단의 출력을, 시프트 종료 신호(ADOUT)로서 외부에 출력할 수 있다. 또한, 수평 방향 지시 신호(LR)가 로우 상태일 때에는, 상기 펄스 신호(SR1)가 출력되는 단의 출력을, 시프트 종료 신호(ADOUT)로서 외부에 출력할 수 있다.
이상으로써, 수평 방향 지시 신호(LR)가 하이 또는 로우 중 어느 상태이더라도, 최종단의 출력을 시프트 종료 신호(ADOUT)로서 출력할 수 있다. 그러므로, 상기 쌍방향 시프트 레지스터(61)에서는, 펄스 신호가 최종 출력단까지 도달했는지 여부를 확인할 때, 시프트 종료 신호(ADOUT)를 검사하기 위한 검사 단자만을 제공하면 된다.
도26은, 상기 쌍방향 시프트 레지스터(61)의 동작을 나타낸 타이밍 차트이다. 보다 상세하게는, 동작 도중에 수평 방향 지시 신호(LR)의 상태가 하이 상태로부터 로우 상태로 변경된 경우의 타이밍 차트이다.
상기 도면 및 도16에 나타낸 바와 같이, 수평 방향 지시 신호(LR)가 하이 상태일 때에는, 펄스 신호(SRn)가 버퍼부(62)로 출력되는 동시에, 이 펄스 신호(SRn)가 , 검사 신호 절환부(65)를 통해, 시프트 종료 신호(ADOUT)로서 외부에 출력된다.
또한, 수평 방향 지시 신호(LR)가 로우 상태일 때에는, 펄스 신호(SR1)가 버퍼부(62)에 출력되는 동시에, 이 펄스 신호(SR1)가 검사 신호 절환부(65)를 통해, 시프트 종료 신호(ADOUT)로서 외부에 출력된다.
또한, 수평 방향 지시 신호(LR)의 상태에 관계없이, 수평 방향 시프트 개시 신호(SSP)가 쌍방향 시프트 레지스터(61)에 입력되는 타이밍과, 시프트 종료신호(ADOUT)가 출력되는 타이밍의 시간차는 동일하다.
또한, 특허문헌1(일본국 공개특허공보 "제2000-322020호(공개일:2000년 11월 24일)", 미국 특허번호 US 6,724,363(등록일: 2004년 4월 20일))에는, 입력신호의 진폭이 작은 경우에 있어서도 정상적으로 동작하는 동시에, 소비 전력이 작은 쌍방향 시프트 레지스터가 개시되어 있다.
또한, 특허문헌2(일본국 공개특허공보 "제1996-62580호(공개일:1996년 3월 8일)")에는, 검사 단자의 개수의 감소가 가능한 내부 회로 구성을 갖는 표시소자가 개시되어 있다.
따라서, 상기 쌍방향 시프트 레지스터(61)에서는, 예컨대, 수평 방향 지시 신호 (LR)의 상태를 변경하는 지시를 받고 있음에도 불구하고, 이 쌍방향 시프트 레지스터(61)내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지한 채로 되면, 다음과 같은 문제가 생긴다.
즉, 이와 같은 경우에 있어서도, 쌍방향 시프트 레지스터(61)로부터 출력되는 시프트 종료 신호(ADOUT)는, 도27에 나타낸 바와 같이, 정상적인 쌍방향 시프트 레지스터(61)로부터 출력되는 시프트 종료 신호(ADOUT)와 같은 파형의 신호로 된다(도26 참조 ).
또한, 상기 쌍방향 시프트 레지스터(61) 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지한 채로 되면, 이 경우에서도, 도28에 나타낸 바와 같이, 쌍방향 시프트 레지스터(61)로부터 출력되는 시프트 종료 신호(ADOUT)는, 정상적인 쌍방향 시프트 레지스터(61)로부터 출력되는 시프트 종료 신호( ADOUT)와 같은 파형의 신호로 된다.
이상과 같이, 상기 쌍방향 시프트 레지스터(61)에 있어서는, 쌍방향 시프트 레지스터(61)가 수평 방향 지시 신호(LR)에 대해 정상적으로 동작하고 있지 않음에도 불구하고, 쌍방향에 있어서 정상적으로 펄스 신호가 최종단까지 도달한 것으로판단해 버린다.
또한, 상기 쌍방향 시프트 레지스터(61)를 사용한 액정 표시 장치를 제조함에 있어서는, 예컨대, 이 쌍방향 시프트 레지스터(61)를 구성하는 회로가 기판상에 제작된 후, 액정 공정이라고 불리는 공정으로 동일 기판상에 표시 소자가 제작된다. 그 후, 표시 장치(51)의 점등 조사가 행해지고, 표시의 확인이 행해진다.
따라서, 상기와 같이 쌍방향 시프트 레지스터(61)가 정상적으로 동작하지 않는 경우에 있어서도, 상기 점등 조사를 행할때까지, 이 쌍방향 시프트 레지스터(61)에 부적합함이 발생하는 것을 알 수 없다.
이 때문에, 액정 공정이 무용한 공정이 되고, 표시 장치(51)의 제조 비용의 저감이 어렵게 된다.
또한, 상기 특허문헌 1 및 2에 있어서는, 이와 같은 문제를 해결하는 기술은 개시되어 있지 않다.
본 발명은, 상기 문제점을 해결하기 위해 완성된 것으로, 그 목적은, 검사 단자를 증가시키지 않고, 쌍방향 중 어느쪽으로도 정상적으로 동작하고 있는지를 판단할 수 있는 쌍방향 시프트 레지스터 및 이 쌍방향 시프트 레지스터를 구비한 표시 장치를 제공하는 데 있다.
본 발명에 관한 쌍방향 시프트 레지스터는, 상기 문제를 해결하기 위해, 클록 신호에 동기하여 동작하는 복수의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터부와, 상기 복수단의 플립플롭 중, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이 취득한 신호의 파형을 변경하는 파형 변경부와, 상기 제1 파형 변경부에 의해 파형이 변경된 신호와, 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이들 취득한 신호 중 어느 신호를, 상기 방향 지시 신호에 따라 절환하여 출력하는 검사 신호 절환부를 구비하고 있는 것을 특징으로 한다.
상기 구성에 따르면, 검사 신호 절환부가, 시프트 방향을 절환하기 위해 입력되는 방향 지시 신호에 따라, 파형 변경부에 의해 파형이 변경된 신호와, 제2 소정단의 플립플롭으로부터 출력되는 신호 중 어느 신호를 출력한다. 즉, 상기 방향 지시 신호에 따라, 다른 신호가 검사 신호 절환부로부터 출력되게 된다.
그런데, 외부로부터 입력되는 방향 지시 신호가 절환되고 있는지에 관계없이, 쌍방향 시프트 레지스터가 이 방향 지시 신호의 절환을 인식할 수 없는 경우에는, 시프트 방향이 절환되지 않는다.
그리고, 상기한 바와 같이 시프트 방향이 절환되지 않는 경우에는, 상기 검사 신호 절환부는, 항상, 상기 파형 변경부에 의해 파형이 변경된 신호와, 상기 제2 소정단의 플립플롭으로부터 출력되는 신호 중 어느 일방만의 신호를 출력한다.
그러므로, 상기 검사 신호 절환부로부터 출력되는 신호를 검사함으로써, 쌍방향 시프트 레지스터가, 쌍방향으로 시프트 방향의 절환을 행하고 있는지 여부를 확인할 수 있는 효과를 얻는다.
특히, 어느 기판상에, 우선 이 쌍방향 시프트 레지스터를 제작하고, 그 후, 동일 기판상에 표시 소자를 제작하여 표시 장치를 제조하는 경우에는, 쌍방향 시프트 레지스터를 제작하는 시점에서, 상기 동작 확인을 행할 수 있다. 따라서, 표시 소자를 상기 동일 기판에 제작하여 표시 상태를 확인하지 않아도, 쌍방향 시프트 레지스터의 불량을 판단할 수 있다. 이 때문에, 불량의 쌍방향 시프트 레지스터가 제작된 기판에 대해, 표시 소자를 제작한다고 하는 것을 방지할 수 있고, 표시 장치의 제조 비용을 저감할 수 있게 된다.
또한, 검사 신호 절환부로부터의 출력은 하나이기 때문에, 이 출력을 검사하기 위한 검사 단자도 하나면 된다. 이로써, 쌍방향 시프트 레지스터 내에 있어서의 검사 단자가 차지하는 영역을 작게 할 수 있는 동시에, 제조 비용도 저감할 수 있다.
본 발명에 관한 쌍방향 시프트 레지스터는, 상기 문제를 해결하기 위해, 클록 신호에 동기하여 동작하는 복수단의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터부와, 상기 복수단의 플립플롭 중, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이 취득한 신호의 파형을 변경하는 제1 파형 변경부와, 상기 복수단의 플립플롭 중 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이 취득한 신호의 파형을, 상기 제1 파형 변경부에 의해 변경된 신호의 파형과는 상이한 파형으로 변경하는 제2 파형 변경부와, 상기 제1 파형 변경부에 의해 파형이 변경된 신호와, 상기 제2 파형 변경부에 의해 파형이 변경된 신호를 취득하고, 이들 취득한 신호 중 어느 신호를 상기 방향 지시 신호에 따라 절환하여 출력하는 검사 신호 절환부를 구비하고 있는 것을 특징으로 한다.
상기 구성에 따르면, 검사 신호 절환부가, 시프트 방향을 절환하기 위해 입력되는 방향 지시 신호에 따라, 제1 파형 변경부에 의해 파형이 변경된 신호와, 제2 파형 변경부에 의해 파형이 변경된 신호 중 어느 신호를 출력한다. 즉, 상기 방향 지시 신호에 따라, 다른 신호가 검사 신호 절환부로부터 출력되게 된다.
그런데, 외부로부터 입력되는 방향 지시 신호가 절환되고 있는 것에도 관계없이, 쌍방향 시프트 레지스터가 이 방향 지시 신호의 절환을 인식할 수 없도록 하는 경우에는, 시프트 방향이 절환되지 않는다.
그리고, 상기와 같이 시프트 방향이 절환되지 않는 경우에는, 상기 검사 신호 절환부는, 항상, 상기 제1 파형 변경부에 의해 파형이 변경된 신호와, 상기 제2 파형 변경부에 의해 파형이 변경된 신호 중 어느 일방만의 신호를 출력한다.
그러므로, 상기 검사 신호 절환부로부터 출력되는 신호를 검사함으로써, 쌍방향 시프트 레지스터가, 쌍방향으로 시프트 절환을 행하고 있는지 여부를 확인할 수 있는 효과를 얻는다.
특히, 어느 기판상에, 우선 이 쌍방향 시프트 레지스터를 제조하고, 그 후, 동일 기판상에 표시 소자를 제조하여 표시 장치를 제조할 경우에는, 쌍방향 시프트 레지스터를 제작한 시점에서, 상기 동작 확인을 행할 수 있다. 따라서, 표시 소자를 상기 동일 기판에 제작하여 표시 상태를 확인하지 않더라도, 쌍방향 시프트 레지스터의 불량을 판단할 수 있다. 이 때문에, 불량인 쌍방향 시프트 레지스터가 제작된 기판에 대해, 표시 소자를 제작하는 것을 방지할 수 있고, 표시 장치의 제조 비용의 저감이 가능해진다.
또한, 검사 신호 절환부로부터의 출력은 하나이기 때문에, 이 출력을 검사하기 위한 검사 단자도 하나면 된다. 이로써, 쌍방향 시프트 레지스트 내에 있어서의 검사 단자가 차지하는 영역을 작게 할 수 있는 동시에, 제조 비용도 저감할 수 있다.
본 발명에 관한 표시 장치는, 상기 과제를 해결하기 위해, 매트릭스상으로 배치된 복수의 화소와, 상기 각 화소의 각 행에 배치된 복수의 데이터 신호선과, 상기 각 화소의 각 열에 배치된 복수의 주사 신호선과, 서로 상이한 타이밍의 주사 신호를, 상기 각 주사 신호선에 대해 순차적으로 제공하는 주사 신호선 구동 회로와, 상기 각 화소의 표시 상태를 나타내는 영상 신호로부터, 상기 주사 신호가 제공된 주사 신호선의 각 화소로의 데이터 신호를 추출하고, 이 추출된 데이터 신호를 상기 각 데이터 신호선에 대해 제공하는 데이터 신호선 구동 회로를 구비한 표시 장치에 있어서, 상기 주사 신호선 구동 회로 및 상기 데이터 신호선 구동 회로 중, 적어도 일방은, 상기 쌍방향 시프트 레지스터를 구비하고 있는 것을 특징으로 한다.
상기 구성에 따르면, 상기 주사 신호선 구동 회로 및 데이터 신호선 구동 회로 중, 적어도 일방은, 상기 쌍방향 시프트 레지스터를 구비하고 있다.
따라서, 어느 기판상에, 먼저 이 쌍방향 시프트 레지스터를 제작하고, 그 후, 동일 기판상에 표시 소자를 제작하여 상기 표시 장치를 제조할 경우에는, 쌍방향 시프트 레지스터를 제작한 시점에서, 상기 동작 확인을 행할 수 있다. 그러므로, 표시 소자를 상기 동일 기판에 제작하여 표시 상태를 확인하지 않더라도, 쌍방향 시프트 레지스터의 불량을 판단할 수 있다.
이 때문에, 불량인 쌍방향 시프트 레지스터가 제작된 기판에 대해, 표시 소자를 제작하는 것을 방지할 수 있고, 표시 장치의 제조 비용의 저감이 가능해진다. 이상으로써, 저렴한 표시 장치를 제공할 수 있는 효과가 얻어진다.
본 발명의 또 다른 목적, 특징 및 우수한 점은, 이하에 나타낸 기재에 의해 충분히 알게 될 것이다. 또한, 본 발명의 이익은 첨부 도면을 참조한 다음 설명으로 명백하게 된다.
도1은, 본 실시예에 관한 쌍방향 시프트 레지스트를 구비한 표시 장치를 나타낸 블록도이다.
도2는, 상기 쌍방향 시프트 레지스터의 파형 변경부의 구성을 나타낸 회로도이다.
도3은, 상기 쌍방향 시프트 레지스터의 동작을 나타낸 타이밍 차트이다.
도4는, 상기 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우(low)상태를 유지하게 된 경우의 타이밍 차트이다.
도5는, 상기 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이(high) 상태를 유지한 채로 된 경우의 타이밍 차트이다.
도6은, 상기 파형 변경부의 다른 구성을 나타낸 회로도이다.
도7은, 상기 다른 구성의 파형 변경부를 구비한 쌍방향 시프트 레지스터의 동작을 나타낸 타이밍 차트이다.
도8은, 상기 다른 구성의 파형 변경부를 구비한 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 된 경우의 타이밍 차트이다.
도9는, 상기 다른 구성의 파형 변경부를 구비한 쌍방향 시프트 레지스터에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 된 경우의 타이밍 차트이다.
도10은, 상기 파형 변경부의 또 다른 구성을 나타낸 회로도이다.
도11은, 상기 또 다른 파형 변경부를 구비한 쌍방향 시프트 레지스터의 동작을 나타낸 타이밍 차트이다.
도12는, 상기 또 다른 구성의 파형 변경부를 구비한 쌍방향 시프트 레지스트 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 된 경우의 타이밍 차트이다.
도13은, 상기 또 다른 파형 변경부를 구비한 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 된 경우의 타이밍 차트이다.
도14는, 상기 쌍방향 시프트 레지스터의 다른 구성을 나타낸 블록도이다.
도15는, 상기 쌍방향 시프트 레지스터의 또 다른 구성을 나타낸 블록도이다.
도16은, 종래의 쌍방향 시프트 레지스터를 구비한 표시 장치를 나타낸 블록도이다.
도17은, 상기 종래의 쌍방향 시프트 레지스터의 시프트 레지스터부의 구성을 나타낸 회로도이다.
도18은, 상기 시프트 레지스터부의 아날로그 스위치의 구성을 나타낸 회로도이다.
도19는, 상기 시프트 레지스터부의 다른 아날로그 스위치의 구성을 나타낸 회로도이다.
도20은, 수평 방향 지시 신호(LR)가 하이 상태인 경우에 있어서, 상기 시프트 레지스터부 내의 신호의 흐름을 나타낸 도면이다.
도21은, 수평 방향 지시 신호(LR)가 로우 상태인 경우에 있어서, 상기 시프트 레지스터부 내의 신호의 흐름을 나타낸 도면이다.
도22는, 상기 표시 장치의 데이터 신호선 구동 회로에 있어서 버퍼부 및 샘플링부의 구성을 나타낸 회로도이다.
도23은, 상기 종래의 쌍방향 시프트 레지스터의 검사 신호 절환부의 구성은 나타낸 회로도이다.
도24a는, 쌍방향 시프트 레지스터의 동작을 확인하기 위해 제공된 검사 단자를 2개 갖는 종래의 표시 장치에, 플렉시블 배선 기판을 접속하기 전의 평면도이고, 도24b는, 쌍방향 시프트 레지스터의 동작을 확인하기 위해 제공된 검사 단자를 하나 갖는 종래의 표시 장치에, 플렉시블 배선 기판을 접속하기 전의 평면도이다.
도25는, 상기 검사 단자에 신호 검출용 프로브를 접촉시키기 전의 평면도이다.
도26은, 상기 종래의 쌍방향 시프트 레지스터의 동작을 나타낸 타이밍 차트이다.
도27은, 상기 종래의 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 된 경우의 타이밍 차트이다.
도28은, 상기 종래의 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 된 경우의 타이밍 차트이다.
도29는, 상기 파형 변경부의 또 다른 구성을 나타낸 회로도이다.
도30은, 도29의 파형 변경부의 IN측에, 일정 진폭의 펄스 신호를 입력한 때에, OUT측에서 얻어지는 신호를 나타낸 타이밍 차트이다.
도31은, 도29의 파형 변경부를 사용하는 때에 이용되는 검사 신호 절환부를 나타낸 회로도이다.
도32는, 도29의 파형 변경부를 구비한 쌍방향 시프트 레지스터의 동작을 나타낸 타이밍 차트이다.
도33은, 도29의 파형 변경부를 구비한 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태로 유지하게 된 경우의 타이밍 차트이다.
도34는, 도29의 파형 변경부를 구비한 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지한 채로 된 경우의 타이밍 차트이다.
도35는, 상기 파형 변경부의 또 다른 구성을 나타낸 회로도이다.
도36은, 도35의 파형 변경부의 IN측에, 일정 진폭의 펄스 신호를 입력한 때에, OUT 측에서 얻어지는 신호를 나타낸 타이밍 차트이다.
도37은, 도35의 파형 변경부를 사용하는 때에 이용되는 검사 신호 절환부를 나타낸 회로도이다.
도38은, 도35의 파형 변경부를 구비한 쌍방향 시프트 레지스터의 동작을 나타낸 타이밍 차트이다.
도39는, 도35의 파형 변경부를 구비한 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 된 경우의 타이밍 차트이다.
도40은, 도35의 파형 변경부를 부가한 쌍방향 시프트 레지스터 내에 있어서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 된 경우의 타이밍 차트이다.
본 발명의 일 실시예에 대해, 도1~도15 및 도29~도40에 기초하여 설명하면, 다음과 같다.
도1은, 본 실시예에 관한 쌍방향 시프트 레지스터를 구비한 표시 장치를 나타낸 블록도이다.
상기 표시 장치(1)는, 데이터 신호선 구동 회로(2), 주사 신호선 구동 회로(3) 및 표시부(4)를 갖고 있다. 또한, 상기 표시부(4)는, 종래의 기술에서 나타낸 표시부 (54)와 동일하기 때문에, 설명을 생략한다.
또한, 상기 데이터 신호선 구동 회로(2)는, 쌍방향 시프트 레지스터(21), 버퍼부(22) 및 샘플링부(23)를 구비하고 있다. 또한, 상기 버퍼부(22) 및 샘플링부(23)는, 각각, 종래의 기술에서 나타낸 버퍼부(62) 및 샘플링부(63)와 동일하기 때문에, 설명을 생략한다.
상기 쌍방향 시프트 레지스터(21)는, 시프트 레지스터부(시프트 레지스터 수단)(24), 검사신호 절환부(제1 절환 수단)(25) 및 파형 변경부(제1 파형 변경 수단) (26)를 구비하고 있다.
또한, 이 쌍방향 시프트 레지스터(21)에서는, 시프트 레지스터부(24)의 최종 출력단(혹은 최초 출력단)의 펄스 신호(SRn)가, 상기 파형 변경부(26)를 통해, 검사신호 절환부(25)에 입력되는 구성으로 되어 있다. 즉, 수평 방향 지시 신호(LR)가 하이 상태인 때에는, 최종 출력단의 펄스 신호(SRn)가, 일단 파형변경부(26)에 입력되고, 수평 방향 지시 신호(LR)가 로우 상태인 때에는, 최초 출력단의 펄스 신호(SRn)가, 일단 파형 변경부(26)에 입력된다.
상기 최종 출력단(혹은 최초 출력단)의 펄스 신호(SRn)가, 상기 파형 변경부 (26)를 통해, 검사 신호 절환부(25)로 입력되는 점을 제외하면, 상기 쌍방향 시프트 레지스터(21)는, 종래의 기술에서 나타낸 쌍방향 시프트 레지스터(61)와 동일한 구성이다. 즉, 상기 시프트 레지스터부(24)는, 종래의 기술에서 나타낸 시프트 레지스터부 (64)와 동일한 구성을 갖고, 상기 검사 신호 절환부(25)는, 종래의 기술에서 나타낸 검사 신호 절환부(65)와 동일한 구성을 갖는다.
즉, 본 실시예에 있어서도, 종래의 기술에서 나타낸 바와 같이, 검사신호 절환부(25)의 IN2측(도23 참조)에는, 시프트 레지스터부(24)로부터 출력된 펄스 신호(SR1)가 직접 입력된다. 또한, 본 발명의 특징이 되는 상기 파형 변경부(26)에 대해서는, 후술한다.
또한, 본 실시예의 설명에 있어서는, 상기 펄스 신호(SRn)를 출력하는 플립플롭 (FFn)이, 특허청구범위에 기재된 제1 소정단의 플립플롭에 해당한다. 또한, 상기 펄스 신호(SR1)를 출력하는 플립플롭(FF1)이, 특허청구범위에 기재된 제2 소정단의 플립플롭에 해당한다. 단, 상기 제1 소정단 및 제2 소정단의 플립플롭은, 각각, 상기 펄스 신호(SRn)를 출력하는 플립플롭(FFn) 및 펄스 신호(SR1)를 출력하는 플립플롭(FF1)에 한정되는 것은 아니다.
상기 주사 신호선 구동 회로(3)는, 쌍방향 시프트 레지스터(31) 및 버퍼부(32)를 구비하고 있다. 또한, 이 버퍼부(32)는, 종래의 기술에서 나타낸 버퍼부(72)와 동일하기 때문에, 설명을 생략한다.
상기 쌍방향 시프트 레지스터(31)는, 시프트 레지스터부(시프트 레지스터 수단)(34), 검사 신호 절환부(제1 절환 수단)(35) 및 파형 변경부(제1 파형 변경 수단) (36)을 구비하고 있다.
또한, 상기 쌍방향 시프트 레지스터(31)에서는, 시프트 레지스터부(34)의 최종 출력단(또는 최초 출력단)의 펄스 신호(GLm)가, 상기 파형 변경부(36)를 통하여, 검사 신호 절환부(35)에 입력되는 구성으로 되어 있다. 요컨대, 수직 방향 지시 신호(UD)가 하이(High) 상태인 경우에는, 최종 출력단의 펄스 신호(GLm)가, 일단, 파형 변경부(36)에 입력되고, 수직 방향 지시 신호(UD)가 로우(Low) 상태인 경우에는, 최초 출력단의 펄스 신호(GLm)가, 일단 파형 변경부(36)에 입력된다.
상기 최종 출력단(또는 최초 출력단)의 펄스 신호(GLm)가, 상기 파형 변경부 (36)를 통해, 검사 신호 절환부(35)에 입력되는 점을 제외하면, 상기 쌍방향 시프트 레지스터(31)는, 종래 기술에서 도시한 쌍방향 시프트 레지스터(71)와 동일하다. 요컨대, 상기 시프트 레지스터부(34)는, 종래 기술에서 도시한 시프트 레지스터부(74)와 동일하고, 상기 검사 신호 절환부(35)는, 종래 기술에서 도시한 검사 신호 절환부(75)와 동일하다. 또한, 상기 파형 변경부(36)는, 상기 파형 변경부(26)와 동일한 구성을 갖는다.
그런데, 상술한 바와 같이, 상기 쌍방향 시프트 레지스터(21)와 쌍방향 시프트 레지스터(21)는, 출력 신호의 수가 다른 점을 제외하고, 동일한 구성을 갖고 있다. 또한, 종래 기술에서 도시한 표시 장치(51)와 비교한 경우, 상기 표시 장치(1)에 있어서는, 파형 변경부(26, 36)가 새로운 구성으로 되어 있다. 게다가, 상술한 바와 같이, 상기 파형 변경부(36)는, 상기 파형 변경부(26)와 동일한 구성이다.
따라서, 이하의 설명에 있어서는, 이러한 파형 변경부(26)를 갖는 쌍방향 시프트 레지스터(21)를 예로 들어 설명한다.
도2는, 상기 파형 변경부(26)의 구성을 도시한 회로도이다.
상기 파형 변경부(26)는, 도2에 도시되어 있고, 1단의 인버터(41)에 의해 구성되어 있다. 그리고, 상기 파형 변경부(26)는, IN 측에 입력되는 신호를, 상기 인버터 (41)에서 반전시켜, OUT 측에 출력한다. 더욱이, 상기 파형 변경부(26)는, 이상과 같이 IN 측에 입력되는 신호를 반전할 수 있는 구성이라면 좋고, 상기 1단의인버터에 한정되는 것은 아니다.
파형 변경부(26)가 상기의 구성을 채택함으로써, 도1에 도시하는 쌍방향 시프트 레지스터(21)에서는, 시프트 레지스터부(24)의 최종 출력단 또는 최초 출력단의 펄스 신호(SRn)가, 상기 파형 변경부(26)에서 반전되어, 검사 신호 절환부(25)의 IN1측(도23 참조)에 대해 출력된다.
더욱 상세히는, 수평 방향 지시 신호(LR)가 하이 상태인 경우에는, 시프트 레지스터부(24)의 최종 출력단의 펄스 신호(SRn)가, 상기 파형 변경부(26)에서 반전되어, 검사 신호 절환부(25)에 출력된다. 한편, 수평 방향 지시 신호(LR)가 로우 상태인 경우에는, 시프트 레지스터부(24)의 최초 출력단의 펄스 신호(SRn)가, 상기 파형 변경부 (25)에서 반전되어, 검사 신호 절환부(25)에 출력된다.
또한, 이하에 있어서는, 상기 파형 변경부(26)로부터 출력되는 신호를, 펄스 신호(afSRn)라 칭한다.
도3은, 상기 쌍방향 시프트 레지스터(21)의 동작을 도시한 타이밍 차트이다. 더욱 상세하게는, 동작 중에 수평 방향 지시 신호(LR)의 상태가 하이 상태로부터 로우 상태로 변경된 경우의 타이밍 차트이다.
상기 펄스 신호(SRn)를 반전시킨 펄스 신호(afSRn)가 검사 신호 절환부(25)에 입력되기 때문에, 상기 도면에 도시되어 있고, 시프트 종료 신호(ADOUT)의 파형은, 수평 방향 지시 신호(LR)의 상태(하이 또는 로우)에 따라, 다르게 된다. 이것은 이하의 이유에 의한다.
먼저, 수평 방향 지시 신호(LR)가 하이 상태인 경우는, 도3 및 도1에 도시된대로, 상기 펄스 신호(afSRn)가, 검사 신호 절환부(25)를 통해, 그 상태의 시프트 종료 신호(ADOUT)로서 외부에 출력된다. 이것은, 상술한 바와 같이, 펄스 신호(SRn)가 출력되는 단이 검사 신호 절환부(25)의 IN1측에 접속되어 있고, 동시에, 검사 신호 절환부 (25)가, 수평 방향 지시 신호(LR)가 하이 상태인 경우에, IN1측에 입력된 신호를 그 상태로 OUT 측에 출력하기 때문이다.
또한, 수평 방향 지시 신호(LR)가 로우 상태인 경우는, 상기 펄스 신호(SR1)가, 그 상태로 시프트 종료 신호(ADOUT)로서 외부에 출력된다. 이것은, 상술한 바와 같이, 펄스 신호(SR1)가 출력되는 단이 검사 신호 절환부(25)가, 수평 방향 지시 신호(LR)가 로우 상태인 경우에, IN2측에 입력된 신호를 그 상태로 OUT 측에 출력하기 때문이다.
이상과 같이, 수평 방향 지시 신호(LR)가 하이 상태인 경우는, 펄스 신호 (afSRn)가 시프트 종료 신호(ADOUT)로 되고, 수평 방향 지시 신호(LR)가 로우 상태인 경우는, 펄스 신호(SR1)가 시프트 종료 신호(ADOUT)로 된다.
그리고, 상기 펄스 신호(SR1)와 펄스 신호(SRn)는 동일한 파형으로 되기 때문에, 펄스 신호(SR1)와, 펄스 신호(SRn)를 반전시킨 펄스 신호(afSRn)는 서로 다른파형으로 된다.
이상에 의해, 시프트 종료 신호(ADOUT)의 파형은, 수평 방향 지시 신호(LR)의 상태에 따라, 서로 다르게 된다.
따라서, 본 실시 형태에 관련되는 쌍방향 시프트 레지스터(21)를 사용함으로써, 후술하는 효과를 얻을 수 있다.
도4는, 외부로부터 수평 방향 지시 신호(LR)의 상태를 변경하는 지령을 수신할 필요없이, 상기 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 되는 경우의 타이밍 차트이다.
이 경우에는, 도4에도 도시하고 있고, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻어지는 시프트 종료 신호(ADOUT)(도3 참조)와는, 파형이 다르게 된 시프트 종료 신호(ADOUT)를 얻을 수 있다.
이것은, 상술한 바와 같이, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에는, 시프트 종료 신호(ADOUT)의 파형이, 수평 방향 지시 신호(LR)의 상태에 따라 다르게 되는 한편, 수평 방향 지시 신호(LR)가 로우 상태를 유지한 상태에서는, 시프트 종료 신호(ADOUT)의 파형이 항상 일정하게 되기 때문이다.
따라서, 상기 도3에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상적인 파형으로 인식하여 두면, 도4에 도시한 시프트 종료 신호(ADOUT)의 파형이 얻어진 경우에는, 쌍방향 시프트 레지스터(21)가 불량인 것을 판단할 수 있다.
도5는, 외부로부터 수평 방향 지시 신호(LR)의 상태를 변경하는 지령을 수신할 필요없이, 상기 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지한 상태로 되는 경우의 타이밍 차트이다.
이 경우에도, 도5에도 도시하고 있고, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻어지는 시프트 종료 신호(ADOUT)(도3 참조)와는, 파형이 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
따라서, 상기 도3에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도5에 도시한 시프트 종료 신호(ADOUT)의 파형이 얻어진 경우에는, 쌍방향 시프트 레지스터(21)가 불량인 것을 판단할 수 있다.
그러므로, 검사 단자를 늘리지 않고, 쌍방향의 어느쪽으로도 정상으로 동작하는지를 판단할 수 있는 쌍방향 시프트 레지스터를 실현할 수 있다. 또한, 종래 기술에서 기술한 액정 공정의 전단계로, 쌍방향 시프트 레지스터(21)가 쌍방향에 정상으로 동작하는지 여부를 판단할 수 있다. 따라서, 상기 쌍방향 시프트 레지스터(21)를 구비하는 표시 장치(1)의 제조 비용을 삭감할 수 있다.
그런데, 상기 파형 변경부(26)의 구성은, 도2에 도시한 1단의 인버터의 구성에 한정되는 것은 아니다. 이하에, 상기 파형 변경부(26)의 다른 구성예에 대해, 도6 ~ 도13에 기초하여 설명한다.
도6은 상기 파형 변경부(26)의 다른 구성예인 파형 변경부(26')를 도시한 회로도이다.
도6에 도시하고 있는, 파형 변경부(26')는, 콘덴서(C)와 저항(R)으로 구성되어 있다. 더욱 상세하게는, 상기 파형 변경부(26')에 입력된 신호가, 일단, 상기 저항(R)을 통해 출력되는 구성이면서, 동시에, 상기 저항(R)의 하류측에, 상기 콘덴서(C)가 타단을 접지한 상태로 접속된 구성이다.
도7은, 상기 파형 변경부(26')를 구비한 쌍방향 시프트 레지스터(21)의 동작을 도시한 타이밍 차트이다. 또한, 도7은, 동작 도중에 수평 방향 지시 신호(LR)의 상태가 하이 상태로부터 로우 상태로 변경된 경우의 타이밍 차트이다.
이 경우, 파형 변경부(26')로부터 출력되는 펄스 신호(afSRn)는, 파형 변경부 (26')에 입력되는 펄스 신호(SRn)와 파형이 서로 다르게 된다. 이것은, 파형 변경부 (26')가, 상술한 저항(R)과 콘덴서(용량성 부가부)(C)를 갖는 구성이기 때문에, 파형 변경부(26')에 입력되는 파형이 변화하여, 파형 변경부(26')로부터 출력되기 때문이다. 구체적으로는, 구형파의 신호가 파형 변경부(26')에 입력되기 때문에, 상승부 및 하강부가 완만하게 된 파형(이하, 왜곡된 파형으로 칭함)의 신호가 출력되게 된다. 더구나, 상기 파형 변경부(26')는, 이상과 같이 IN측에 입력되는 신호의 파형을 왜곡시키는 구성이면 좋고, 상기 저항(R) 및 콘덴서(C)에 한정되는 것이 아니다.
이에 의해, 수평 방향 지시 신호(LR)가 하이 상태인 경우에는, 상기 왜곡된 파형의 펄스 신호(afSRn)가, 시프트 종료 신호(ADOUT)로서 출력된다. 한편, 수평 방향 지시 신호(LR)가 로우 상태인 경우는, 구형파의 펄스 신호(SR1)가 출력되게 된다.
이상에 의해, 시프트 종료 신호(ADOUT)의 파형은, 수평 방향 지시 신호(LR)의 상태에 따라, 서로 다르게 된다.
따라서, 상기 파형 변경부(26')를 구비한 쌍방향 시프트 레지스터(21)를 사용하여도, 후술하는 효과를 얻을 수 있다.
도8은, 외부로부터 수평 방향 지시 신호(LR)의 상태를 변경하는 지령을 받을 필요 없이, 상기 파형 변경부(26')를 구비한 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 되는 경우의 타이밍 차트이다.
이 경우에도, 도8에 도시한대로, 상기 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻어지는 시프트 종료 신호(ADOUT)(도7 참조)로는, 파형이 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
이것은, 상술한 바와 같이, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에는, 시프트 종료 신호(ADOUT)의 파형이, 수평 방향 지시 신호(LR)의 상태에 따라 다르게 되는 한편, 수평 방향 지시 신호(LR)가 로우 상태를 유지하는 상태에서는, 시프트 종료 신호(ADOUT)의 파형이 항상 일정하게 되기 때문이다.
따라서, 상기 도7에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상의 파형으로 인식하여 두면, 도8에 도시한 시프트 종료 신호(ADOUT)의 파형을 얻을 수 있는 경우에는, 쌍방향 시프트 레지스터(21)가 불량인 것을 판단할 수 있다.
도9는, 외부로부터 수평 방향 지시 신호(LR)의 상태를 변경하는 지령을 받을 필요없이, 상기 파형 변경부(26')를 구비한 쌍방향 시프트 레지스터(21)내에서의회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 되는 경우의 타이밍 차트이다.
이 경우에도, 상기 도9에도 도시한 대로, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻을 수 있는 시프트 종료 신호(ADOUT)(도7 참조)로는, 파형이 다르게 된 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
따라서, 상기 도7에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도9에 도시한 시프트 종료 신호(ADOUT)의 파형이 얻어진 경우에는, 쌍방향 시프트 레지스터(21)가 불량인 것을 판단할 수 있다.
그러므로, 상기 파형 변경부(26')의 검사 단자를 늘리지 않고, 쌍방향 중 어느쪽으로도 정상으로 동작하는지 여부를 판단가능한 쌍방향 시프트 레지스터를 실현할 수 있다. 또한, 종래 기술에서 기술한 액정 공정의 전단계로, 쌍방향 시프트 레지스터(21)가 쌍방향에 정상으로 동작하는지 여부를 판단할 수 있다. 따라서, 상기 쌍방향 시프트 레지스터(21)를 구비하는 표시 장치(1)의 제조 비용을 삭감할 수 있다.
도10은, 상기 파형 변경부(26)의 다른 구성인 파형 변경부(26")를 도시한 회로도이다.
상기 도면에 도시한대로, 파형 변경부(26")는, 2개의 플립플롭(FFa·FFb)과, 2개의 인버터(42a·42b)로 구성되어 있다. 그리고, 더욱이, 상기 수평 방향 클록 신호 (SCK)가 파형 변경부(26")에 입력되는 구성으로 되어 있다.
상기의 구성에 의해, 수평 방향 클록 신호(SCK)가 2분주되고, 상기 2분주된신호(2TSCK)에 의해, 파형 변경부(26")에 입력된 펄스 신호의 펄스폭이 2배로 된다. 더욱 상세하게는, 상기 플립플롭(FFa)과 인버터(42a)로 이루어지는 제1 회로(분주 수단)에 의해, 수평 방향 클록 신호(SCK)가 2분주된다. 그리고, 상기 2분주된 신호에 의해, 플립플롭 (FFb)과 인버터(42b)로 구성되는 제2 회로에 의해 파형 변경부(26")에 입력된 펄스 신호의 펄스폭이 2배로 된다.
도11은, 상기 파형 변경부(26")를 구비한 쌍방향 시프트 레지스터(21)의 동작을 도시한 타이밍 차트이다. 또한, 상기 도11은, 동작 도중에 수평 방향 지시 신호(LR)의 상태가 하이 상태로부터 로우 상태로 변경된 경우의 타이밍 차트이다.
상기의 파형 변경부(26")의 구성에 의해, 상기 도11에 도시한대로, 상기 파형 변경부(26")로부터 출력되는 펄스 신호(afSRn)의 펄스폭이, 파형 변경부(26")에 입력되는 펄스 신호(SRn)의 펄스폭의 2배로 된다. 더구나, 상기 파형 변경부(26")는, 이상과 같이 IN 측에 입력되는 신호의 펄스폭을 변경할 수 있는 구성이라면 좋고, 상기의 구성에 한정되는 것이 아니다.
따라서, 수평 방향 지시 신호(LR)가 하이 상태인 경우에는, 상기 펄스 신호 (SRn)의 펄스폭의 2배의 펄스폭을 갖는 펄스 신호(afSRn)가, 시프트 종료 신호(ADOUT)로서 출력된다. 한편, 수평 방향 지시 신호(LR)가 로우 상태인 경우는, 상기 펄스 신호 (SRn)의 펄스폭과 동일한 펄스폭을 갖는 펄스 신호(SR1)가 출력되게 된다.
이상에 의해, 시프트 종료 신호(ADOUT)의 파형은, 수평 방향 지시 신호(LR)의 상태에 따라, 서로 다르게 된다.
따라서, 상기 파형 변경부(26")를 구비한 쌍방향 시프트 레지스터(21)를 사용하여도, 후술하는 효과를 얻을 수 있다.
도12는, 수평 방향 지시 신호(LR)의 상태를 변경하는 지시를 받을 필요없이, 상기 파형 변경부(26")를 구비한 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 된 경우의 타이밍 차트이다.
이 경우에도, 상기 도12에 도시한대로, 상기 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻을 수 있는 시프트 종료 신호(ADOUT)(도11 참조)로는, 파형이 서로 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
이것은, 상술한 바와 같이, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에는, 시프트 종료 신호(ADOUT)의 파형이, 수평 방향 지시 신호(LR)의 상태에 따라 다르게 되는 한편, 수평 방향 지시 신호(LR)가 로우 상태를 유지한 상태에서는, 시프트 종료 신호(ADOUT)의 파형이 항상 일정하게 되기 때문이다.
따라서, 상기 도11에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도12에 도시한 시프트 종료 신호(ADOUT)의 파형이 얻어진 경우에는, 쌍방향 시프트 레지스터(21)가 불량인 것을 판단할 수 있다.
도13은, 수평 방향 지시 신호(LR)의 상태를 변경하는 지시를 받을 필요 없이, 상기 파형 변경부(26")를 구비한 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 된 경우의 타이밍 차트이다.
이 경우에도, 상기 도13에 도시한대로, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻을 수 있는 시프트 종료 신호(ADOUT)(도11 참조)로는, 파형이 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
따라서, 상기 도11에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도13에 도시한 시프트 종료 신호(ADOUT)의 파형이 얻어진 경우에는, 쌍방향 시프트 레지스터(21)를 불량인 것으로 판단할 수 있다.
더욱이, 상기 파형 변경부(26")의 검사 단자를 늘리지 않고, 쌍방향 중 어느쪽으로도 정상으로 동작하는지 여부를 판단가능한 쌍방향 시프트 레지스터를 실현할 수 있다. 또한, 종래 기술에서 기술한 액정 공정의 전단계로, 쌍방향 시프트 레지스터(21)가 쌍방향에 정상으로 동작하는지 여부를 판단할 수 있다. 따라서, 상기 쌍방향 시프트 레지스터(21)를 구비하는 표시 장치(1)의 제조 비용을 삭감할 수 있다.
그러나, 상기에 있어서는, 시프트 레지스터부(24)로부터 출력되는 펄스 신호 (SRn)가, 파형 변경부(26·26'·26")에 입력되는 구성을 도시하지만, 이것에 한정되는 것은 아니다.
예를 들어, 도14에 도시한대로, 시프트 레지스터부(24)에 대한 파형 변경부(26·26'·26")의 접속을 변경하여, 시프트 레지스터부(24)로부터 출력되는 펄스 신호 (SR1)가, 파형 변경부(26·26'·26")에 입력되는 구성으로 하여도 좋다.
더욱이, 도15에 도시한대로, 쌍방향 시프트 레지스터(21)를 파형 변경부가 2개 구비할 수 있는 구성으로서, 시프트 레지스터부(24)로부터 출력되는 펄스 신호(SR1) 및 펄스 신호(SRn)의 양쪽이, 상기 각각의 파형 변경부에 입력되는 구성으로서도 좋다.
다만, 이 경우에는, 예를 들어, 일방의 파형 변경부(제1 파형 변경부)를 상기 파형 변경부(26)로, 타방의 파형 변경부(제2 파형 변경부)를 상기 파형 변경부(26')로 하여, 양방의 파형 변경부로부터 출력되는 신호를 구별할 수 있도록 해둘 필요가 있다.
또한, 이 경우, 일방의 파형 변경부가 특허청구범위에 기재된 제1 파형 변경 수단에, 타방의 파형 변경부가 특허청구범위에 기재된 제2 파형 변경 수단에 해당한다. 또한, 이와 같은 2개의 파형 변경 수단을 갖는 구성으로 한 경우에서의 검사 신호 절환부(25)가, 특허청구범위에 기재된 제2 절환 수단에 해당한다.
도29는, 상기 파형 변경부(26)의 또 다른 구성예인 파형 변경부(126)를 도시한 회로도이다.
상기 파형 변경부(126)는, 상기 도29에 도시한대로, 3개의 인버터(126a·126b· 126c)와, 레벨 시프터(126d)로 구성되어 있다. 상기 인버터(126a)는, IN 측에 입력되는 신호를 반전한다. 또한, 상기 레벨 시프터(126d)는, 인버터(126a)로 반전된 신호의 신호 레벨을 시프트한다. 더욱이, 상기 인버터(126b)와 인버터(126c)로 구성된 2단의 인버터에 의해, 레벨시프터(126d)에서 신호 레벨이 시프트된 신호를 버퍼링하고, OUT측에 출력한다.
상기의 구성에 의해, 상기 파형 변경부(126)는, 도30에 도시한대로, IN측에 입력되는 신호의 진폭(GND에 대해 VDD)을, 소정치(GND에 대해 VCC)까지 높여서, OUT측에 출력한다. 더욱 상세하게는, 상기 파형 변경부(126)는, 로우 상태인 경우의 신호 레벨(GND)를 변화시키지 않고, 하이 상태인 경우의 신호 레벨만을 VDD로부터 VCC로 승압시킨다. 게다가, 도30은, 상기 파형 변경부(126)의 IN측에, 진폭이 VDD로 되는 펄스 신호를 입력하려 할 때, OUT측에서 얻을 수 있는 신호를 도시한 타이밍 차트이다.
또한, 상기 도29에 도시하는 구성의 경우, 설명의 편의상, 시프트 레지스터부 (24)로부터 출력된 직후의 각 펄스 신호는, GND-VDD간의 진폭을 갖는 것으로 한다.
도31은, 상기 파형 변경부(126)를 사용하려 할 때에 이용되는 검사 신호 절환부(제1 절환 수단)(25')를 도시한 회로도이다. 다시 말하면, 상기 파형 변경부(26)를 대신하여 파형 변경부(126)를 사용하는 경우에는, 검사 신호 절환부의 구성에 대해서도 변경한다.
다만, 상기 검사 신호 절환부(25')도, 상술한 검사 신호 절환부(25)와 동일하게, 수평 방향 지시 신호(LR)가 그 상태로 OUT측에 출력된다. 한편, 상기 수평 방향 지시 신호(LR)가 로우 상태로 제어선(CTL)에 입력되면, IN2측에 입력된 신호가 그 상태로 OUT측에 출력된다. 또한, 검사 신호 절환부(25')의 IN2측에는, 시프트 레지스터부(24)로부터 출력된 펄스 신호(SR1)가 직접 입력된다.
도32는, 상기 파형 변경부(126)를 구비한 쌍방향 시프트 레지스터(21)의 동작을 도시한 타이밍 차트이다. 또한, 도32는, 동작 도중에 수평 방향 지시 신호(LR)의 상태가 하이 상태로부터 로우 상태로 변경된 경우의 타이밍 차트이다.
상기의 파형 변경부(126)의 구성에 의해, 상기 도32에 도시한대로, 상기 파형 변경부(126)로부터 출력되는 펄스 신호(afSRn)의 진폭은, 파형 변경부(126)에 입력되는 펄스 신호(SRn)의 진폭보다 크게 된다.
따라서, 수평 방향 지시 신호(LR)가 하이 상태인 경우에는, 상기 펄스 신호 (SRn)의 진폭보다 큰 진폭을 갖는 펄스 신호(afSRn)가, 시프트 종료 신호(ADOUT)로서 출력된다. 한편, 수평 방향 지시 신호(LR)가 로우 상태인 경우는, 상기 펄스 신호(SRn)의 진폭과 동일한 진폭을 갖는 펄스 신호(SR1)가 출력되게 된다.
이상에 의해, 시프트 종료 신호(ADOUT)의 파형은, 수평 방향 지시 신호(LR)의 상태에 따라, 서로 다르게 된다.
따라서, 상기 파형 변경부(126)를 구비한 쌍방향 시프트 레지스터(21)를 사용하여도, 후술하는 효과를 얻을 수 있다.
도33은, 수평 방향 지시 신호(LR)의 상태를 변경하는 지시를 받을 필요 없이, 상기 파형 변경부(126)를 구비한 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 되는 경우의 타이밍 차트이다.
이 경우에도, 상기 도33에 도시한대로, 상기 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻을 수 있는 시프트 종료 신호(ADOUT)(도32 참조)로는, 파형이 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
이것은, 상술한 바와 같이, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에는, 시프트 종료 신호(ADOUT)의 파형이, 수평 방향 지시 신호(LR)의 상태에 따라 다르게 되는 한편, 수평 방향 지시 신호(LR)가 로우 상태를 유지한 상태에서는, 시프트 종료 신호(ADOUT)의 파형이 항상 일정하게 되기 때문이다.
따라서, 상기 도32에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도33에 도시한 시프트 종료 신호(ADOUT)의 파형을 얻을 수 있는 경우에는, 쌍방향 시프트 레지스터(21)를 불량인 것으로 판단할 수 있다.
도34는, 수평 방향 지시 신호(LR)의 상태를 변경하는 지시를 받을 필요없이, 상기 파형 변경부(126)를 구비한 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 되는 경우의 타이밍 차트이다.
이 경우에도, 상기 도34에 도시한대로, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻을 수 있는 시프트 종료 신호(ADOUT)(도32 참조)로는, 파형이 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
따라서, 상기 도32에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도34에 도시한 시프트 종료 신호(ADOUT)의 파형을 얻을 수 있는 경우에는, 쌍방향 시프트 레지스터(21)를 불량인 것으로 판단할 수 있다.
게다가, 상기 파형 변경부(126)의 검사 단자를 증가시키지 않고, 쌍방향 중 어느쪽으로도 정상으로 동작하는지 여부를 판단가능한 쌍방향 시프트 레지스터를 실현할 수 있다. 또한, 종래 기술에서 기술한 액정 공정의 전단계로, 쌍방향 시프트 레지스터 (21)가 쌍방향에 정상으로 동작하는지 여부를 판단할 수 있다. 따라서, 상기 쌍방향 시프트 레지스터(21)를 구비하는 표시 장치(1)의 제조 비용을 삭감할 수 있다.
또한, 상기 파형 변경부(126)를 대신하여, 다른 구성의 파형 변경부를 사용해도 좋다. 도35는, 상기 파형 변경부(126)의 다른 구성예인 파형 변경부(126')를 도시한 회로도이다.
상기 파형 변경부(126')는, 상기 도35에 도시한대로, 3개의 인버터(126A'· 126b'·126c')와, 레벨 시프터(126d')로 구성되어 있다. 상기 인버터(126a')는, IN 측에 입력되는 신호를 반전한다. 또한, 상기 레벨 시프터(126d')는, 인버터(126a')에서 반전된 신호의 신호 레벨을 시프트한다. 더구나, 상기 인버터(126b')와 인버터(126c')로 구성된 2단의 인버터에 의해, 레벨 시프터(126d')에서 신호 레벨이 시프트된 신호를 버퍼링하고, OUT측에 출력한다.
상기의 구성에 의해, 상기 파형 변경부(126')는, 도36에 도시한대로, 하이 상태일 때의 신호 레벨(VDD)을 변화시키지 않고, 로우 상태인 경우의 신호 레벨만을 VSS로부터 VEE로 강압시킨다. 더욱이, 도36은, 상기 파형 변경부(126')의 IN측에, 진폭이 VDD와 VSS의 차이로 되는 펄스 신호를 입력하려 한 때에, OUT측에서 얻을 수 있는 신호를 도시한 타이밍 차트이다.
게다가, 상기 도35에 도시한 구성의 경우, 설명의 편의상, 시프트 레지스터부 (24)로부터 출력된 직후의 각 펄스 신호는, VSS-VDD 사이의 진폭을 갖는것으로 한다.
도37은, 상기 파형 변경부(126')를 사용하려 할 때에 이용되는 검사 신호 절환부(제1 절환 수단)(25")를 도시한 회로도이다. 다시 말하면, 상기 파형 변경부(126) 대신에 파형 변경부(126')를 사용하는 경우에는, 검사 신호 절환부의 구성에 대해서도 변경한다.
다만, 상기 검사 신호 절환부(25")도, 상술한 검사 신호 절환부(25')와 동일하게, 수평 방향 지시 신호(LR)가 하이 상태에서 제어선(CTL)에 입력되면, IN1측에 입력된 신호가 그 상태로 OUT측에 출력된다. 한편, 상기 수평 방향 지시 신호(LR)가 로우 상태에서 제어선(CTL)에 입력되면, IN2측에 입력된 신호가 그 상태로 OUT측에 출력된다. 또한, 검사 신호 절환부(25')의 IN2측에는, 시프트 레지스터부(24)로부터 출력된 펄스 신호(SR1)가 직접 입력된다.
도38은, 상기 파형 변경부(126')를 구비한 쌍방향 시프트 레지스터(21)의 동작을 도시한 타이밍 차트이다. 또한, 도38은, 동작 도중에 수평 방향 지시 신호(LR)의 상태가 하이 상태로부터 로우 상태로 변경된 경우의 타이밍 차트이다.
상기의 파형 변경부(126')의 구성에 의해, 상기 도38에 도시한대로, 상기 파형 변경부(126')로부터 출력되는 펄스 신호(afSRn)의 진폭은, 파형 변경부(126')에 입력되는 펄스 신호(SRn)의 진폭보다 크게 된다.
따라서, 수평 방향 지시 신호(LR)가 하이 상태인 경우에는, 상기 펄스 신호 (SRn)의 진폭보다 큰 진폭을 갖는 펄스 신호(afSRn)가, 시프트 종료 신호(ADOUT)로서 출력된다. 한편, 수평 방향 지시 신호(LR)가 로우 상태인 경우는, 상기 펄스 신호(SRn)의 진폭과 동일한 진폭을 갖는 펄스 신호(SR1)가 출력되게 된다.
이상에 의해, 시프트 종료 신호(ADOUT)의 파형은, 수평 방향 지시 신호(LR)의 상태에 따라, 서로 다르게 된다.
따라서, 상기 파형 변경부(126')를 구비한 쌍방향 시프트 레지스터(21)를 사용하여도, 후술하는 효과를 얻을 수 있다.
도39는, 수평 방향 지시 신호(LR)의 상태를 변경하는 지시를 받을 필요 없이, 상기 파형 변경부(126')를 구비한 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 로우 상태를 유지하게 되는 경우의 타이밍 차트이다.
이 경우에도, 상기 도39에 도시한대로, 상기 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻을 수 있는 시프트 종료 신호(ADOUT)(도38 참조)로는, 파형이 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
이것은, 상술한 바와 같이, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에는, 시프트 종료 신호(ADOUT)의 파형이, 수평 방향 지시 신호(LR)의 상태에 따라 다르게 되는 한편, 수평 방향 지시 신호(LR)가 로우 상태를 유지한 상태에서는, 시프트 종료 신호(ADOUT)의 파형이 항상 일정하게 되기 때문이다.
따라서, 상기 도38에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도39에 도시한 시프트 종료 신호(ADOUT)의 파형이 얻어진 경우에는, 쌍방향 시프트 레지스터(21)를 불량인 것으로 판단할 수 있다.
도40은, 수평 방향 지시 신호(LR)의 상태를 변경하라는 지시를 받을 필요없이, 상기 파형 변경부(126')를 구비한 쌍방향 시프트 레지스터(21)내에서의 회로의 부적합 등에 의해, 항상 수평 방향 지시 신호(LR)가 하이 상태를 유지하게 된 경우의 타이밍 차트이다.
이 경우에도, 상기 도40에 도시한대로, 쌍방향 시프트 레지스터(21)가 정상으로 동작하는 경우에 얻을 수 있는 시프트 종료 신호(ADOUT)(도38 참조)로는, 파형이 다른 시프트 종료 신호(ADOUT)를 얻을 수 있게 된다.
따라서, 상기 도38에 도시한 시프트 종료 신호(ADOUT)의 파형을, 미리 정상인 파형으로 인식하여 두면, 도40에 도시한 시프트 종료 신호(ADOUT)의 파형이 얻어진 경우에는, 쌍방향 시프트 레지스터(21)를 불량인 것으로 판단할 수 있다.
게다가, 상기 파형 변경부(126')의 검사 단자를 늘리지 않고, 쌍방향 중 어느 쪽으로도 정상으로 동작하는지를 판단가능한 쌍방향 시프트 레지스터를 실현할 수 있다. 또한, 종래 기술에서 기술한 액정 공정의 전단계로, 쌍방향 시프트 레지스터(21)가 쌍방향에 정상으로 동작하는지 여부를 판단할 수 있다. 따라서, 상기쌍방향 시프트 레지스터(21)를 구비하는 표시 장치(1)의 제조 비용을 삭감할 수 있다.
그러나, 상기에 있어서는, 시프트 레지스터부(24)로부터 출력되는 펄스 신호 (SRn)가, 파형 변경부(126·126')에 입력되는 구성을 도시하였지만, 이것에 한정되는 것은 아니다. 예를 들어, 도14에 도시한대로, 시프트 레지스터부(24)에 대한 파형 변경부(126·126')의 접속을 변경하여, 시프트 레지스터부(24)로부터 출력되는 펄스 신호 (SR1)가, 파형 변경부(126·126')에 입력되는 구성으로서도 좋다.
또한, 상기의 실시 형태에 있어서는, 펄스 신호(SRn) 또는/및 펄스 신호(SR1)가 파형 변경부에 입력되는 구성을 도시하였지만, 이것에 한정되는 것은 아니다. 예를 들어, 펄스 신호(SRi)(1<i<n)가 파형 변경부에 입력되는 구성으로 있어도 좋다. 더욱이, 이 경우에는, 상기 펄스 신호(SRi)를 출력하는 플립플롭(FFi)이, 특허청구범위에 기재되는 제1 소정단의 플립플롭에 해당한다.
또한, 상기 i는, n 또는 1에 가까운 수치인 것이 바람직하다. 이것은, i가 n 또는 1에 가까운 수치이면, 최종 출력단 부근의 출력단까지, 쌍방향 시프트 레지스터(21)의 각 플립플롭이, 정상으로 동작하는 것을 확인할 수 있기 때문이다.
다만, 펄스 신호(SRn) 또는/및 펄스 신호(SR1)가 파형 변경부에 입력되는 구성 방식이 바람직하다. 이것은, 쌍방향 시프트 레지스터(21)의 각 플립플롭이, 쌍방향에 있어서 최종 출력단에 도달할 때까지, 정상으로 동작하는 것을 확인할 수있기 때문이다.
또한, 본 실시 형태에 있어서는, 펄스 신호(SR1)를 검사 신호 절환부(25)의 IN2측에 직접 입력하였지만, 이것에 한정되는 것은 아니다. 예를 들어, 펄스 신호(SRj) (1<j<n)가 검사 신호 절환부(25)에 직접 입력되는 구성으로 있어도 좋다. 더욱이, 이 경우에는, 상기 펄스 신호(SRj)를 출력하는 플립플롭(FFj)이, 특허청구범위에 기재된 제2 소정단의 플립플롭에 해당한다.
또한, 상기 j는, n 또는 1에 가까운 수치인 것이 바람직하다. 이것은, j가 n 또는 1에 가까운 수치인 경우, 최종 출력단 부근의 출력단까지, 쌍방향 시프트 레지스터 (21)의 각 플립플롭이, 정상으로 동작하는 것을 확인할 수 있기 때문이다.
다만, 펄스 신호(SRn) 또는/및 펄스 신호(SR1)가 검사 신호 절환부(25)에 입력되는 구성 방식이 바람직하다. 이것은, 쌍방향 시프트 레지스터(21)의 각 플립플롭이, 쌍방향에서의 최종 출력단에 도달할 때까지, 정상으로 동작하는 것을 확인할 수 있기 때문이다.
그러나, 이상에 있어서는, 데이터 신호선 구동 회로(2)를 구성하는 쌍방향 시프트 레지스터(21)를 예로 들어 설명하였지만, 상기에 있어서 설명을 생략하고, 주사 신호선 구동 회로(3)를 구성하는 쌍방향 시프트 레지스터(31)에 대해서도, 동일하다.
또한, 상기 표시 장치(1)에 있어서, 예를 들어, 표시부(4)에 대해 데이터 신호선 구동 회로(2)와는 반대측으로 되는 위치에, 개별의 데이터 신호선 구동 회로를 설정하고, 상기 개별 데이터 신호선 구동 회로에 상기 쌍방향 시프트 레지스터를 구비한 구성으로서도 좋다. 또는, 상기 표시 장치(1)에 있어서, 예를 들어, 표시부(4)에 대해 주사 신호선 구동 회로(3)와는 반대측으로 되는 위치에, 개별의 주사 신호선 구동 회로를 설정하고, 상기 개별의 주사 신호선 구동 회로에 상기 쌍방향 시프트 레지스터를 구비한 구성으로서도 좋다. 더욱더, 상기 표시 장치(1)에, 상술한 개별의 데이터 신호선 구동 회로 및 개별의 주사 신호선 구동 회로를 설정하여, 각각의 구동 회로에, 상기 쌍방향 시프트 레지스터를 구비한 구성으로서도 좋다.
또한, 상술한 이용 방법이외에도, 본 실시 형태에 관련된 쌍방향 시프트 레지스터(21·31)는, 여러가지의 드라이버 및 구동 회로에 사용될 수 있다. 게다가, 본 발명의 쌍방향 시프트 레지스터는, 액정 표시 장치, EL 표시 장치, 플라즈마 표시 장치 등의 여러가지 표시 장치에 적용할 수 있다.
본 발명의 쌍방향 시프트 레지스터는, 이상과 같이, 클록 신호에 동기하여 동작하는 복수단의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터 수단과, 상기 복수단의 플립플롭 중에, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하여, 상기 취득한 신호의 파형을 변경하는 제1 파형 변경 수단과, 상기 취득한 신호의 파형을 변경하는 제1 파형 변경 수단과, 상기 제1 파형 변경 수단에 의해 파형이 변경된 신호와, 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이들 취득한 신호 중에 어느 신호를, 상기 방향 지시 신호에 따라 절환하여 출력하는 제1 절환 수단을 구비하는 구성이다.
또한, 본 발명의 쌍방향 시프트 레지스터는, 상기 쌍방향 시프트 레지스터에 있어서, 상기 복수단의 플립플롭을, 각각 순서대로 제1 플립플롭으로부터 제n 플립플롭으로 하고, 더욱이, 제1 플립플롭 근처의 플립플롭을 제p 플립플롭으로, 제n 플립플롭 근처의 플립플롭을 제q 플립플롭으로 한 경우, 상기 제1 소정단의 플립플롭은, 제p 플립플롭, 또는, 제q 플립플롭이고, 상기 제2 소정단의 플립플롭은, 상기 제1 소정단의 플립플롭이 제p 플립플롭인 경우에는, 제q 플립플롭이고, 상기 제1 소정단의 플립플롭이 제q 플립플롭인 경우에는, 제p 플립플롭인 것이 바람직하다.
상기의 구성에 의하면, 제1 파형 변경 수단이 취득하는 신호는, 상기 복수단의 플립플롭에서의 1단의 플립플롭 부근에 설정된 플립플롭으로부터 출력되는 신호이다. 그리고, 상기 제1 절환 수단은, 상기 1단의 플립플롭 부근에 설정된 플립플롭으로부터 출력되는 신호를 취득한다.
또한, 상기 제1 절환 수단이, 제1 파형 변경 수단을 통하지 않고 취득하는 신호는, 상기 복수단의 플립플롭에서의 타단의 플립플롭 부근에 설정된 플립플롭으로부터 출력되는 신호이다.
따라서, 쌍방향으로 시프트 방향의 절환을 행하는 경우, 어느 방향에서도, 초기 출력단의 플립플롭(제1 플립플롭 또는 제n 플립플롭)으로부터 거의 최종 출력단의 플립플롭까지의 플립플롭이 정상으로 동작하는지 여부를 확인할 수 있는 효과를 갖는다.
또한, 본 발명의 쌍방향 시프트 레지스터는, 상기의 쌍방향 시프트 레지스터에 있어서, 상기 복수의 플립플롭을, 각각 순서대로, 제1 플립플롭으로부터 제n 플립플롭으로 하는 경우, 상기 제1 소정단의 플립플롭은, 제1 플립플롭 또는 제n 플립플롭이고, 상기 제2 소정단의 플립플롭은, 상기 제1 소정단의 플립플롭이 제1 플립플롭인 경우에는, 제n 플립플롭이고, 상기 제1 소정단의 플립플롭이 제n 플립플롭인 경우에는, 제1 플립플롭인 것이 바람직하다.
상기의 구성에 의하면, 제1 파형 변경 수단이 취득하는 신호는, 상기 복수단의 플립플롭에서의 1단의 플립플롭으로부터 출력되는 신호이다. 그리고, 상기 제1 절환 수단은, 상기 1단의 플립플롭으로부터 출력되는 신호를 취득한다.
또한, 상기 제1 절환 수단이, 제1 파형 변경 수단을 통하지 않고 취득하는 신호는, 상기 복수단의 플립플롭에서의 타단의 플립플롭 부근에 설정된 플립플롭으로부터 출력되는 신호이다.
따라서, 쌍방향으로 시프트 방향의 절환을 행한 경우, 어느 방향에서도, 초기 출력단의 플립플롭(제1 플립플롭 또는 제n 플립플롭)으로부터 최종 출력단의 플립플롭(제 n플립플롭 또는 제1 플립플롭)까지의 전부의 플립플롭이 정상으로 동작하는지 여부를 확인할 수 있는 효과를 갖는다.
또한, 본 발명의 쌍방향 시프트 레지스터는, 상기 쌍방향 시프트 레지스터에 있어서, 상기 제1 파형 변경 수단은, 상기 취득한 신호의 신호 레벨을 반전시키는 것이 바람직하다.
상기의 구성에 의하면, 상기 제1 파형 변경 수단은, 취득한 신호의 신호 레벨을 반전한다.
따라서, 상기 제1 소정단의 플립플롭으로부터 취득한 신호의 신호 레벨을 반전시켜두면, 제1 절환 수단은, 서로 다른 파형의 신호를 취득할 수 있다는 효과를 갖는다. 게다가, 상기 방향 지시 신호에 따라, 서로 다른 신호를 제1 절환 수단으로부터 출력할 수 있다.
또한, 본 발명의 쌍방향 시프트 레지스터는, 상기 쌍방향 시프트 레지스터에 있어서, 상기 제1 파형 변경 수단은, 상기 취득한 신호의 파형을 왜곡시키는 것이 바람직하다.
상기의 구성에 의하면, 상기 제1 파형 변경 수단은, 취득한 신호의 파형을 왜곡시킨다.
따라서, 상기 제1 소정단의 플립플롭으로부터 취득한 신호의 파형을 왜곡시켜두면, 제1 절환 수단은, 서로 다른 파형의 신호를 취득할 수 있다는 효과를 갖는다. 게다가, 상기 방향 지시 신호에 따라, 서로 다른 신호를 제1 절환 수단으로부터 출력할 수 있다.
또한, 본 발명의 쌍방향 시프트 레지스터는, 상기 쌍방향 시프트 레지스터에 있어서, 상기 제1 파형 변경 수단은, 상기 취득한 신호의 진폭을 변경하는 것이 바람직하다.
상기의 구성에 의하면, 상기 제1 파형 변경 수단은, 취득한 신호의 진폭을 변경한다.
따라서, 상기 제1 소정단의 플립플롭으로부터 취득한 신호의 진폭을 변경함으로써, 제1 절환 수단은, 서로 다른 파형의 신호를 취득할 수 있다는 효과를 갖는다. 게다가, 상기 방향 지시 신호에 따라, 서로 다른 신호를 제1 절환 수단으로부터 출력할 수 있다.
또한, 본 발명의 쌍방향 시프트 레지스터는, 상기 쌍방향 시프트 레지스터에 있어서, 상기 취득한 신호는 펄스 신호여서, 상기 제1 파형 변경 수단은, 상기 취득한 신호의 펄스폭을 변경하는 것이 바람직하다.
상기의 구성에 의하면, 상기 제1 파형 변경 수단은, 취득한 펄스 신호의 펄스폭을 변경한다.
따라서, 상기 제1 소정단의 플립플롭으로부터 취득한 펄스 신호의 펄스폭을 변경함으로써, 제1 절환 수단은, 서로 다른 파형의 신호를 취득할 수 있다는 효과를 갖는다. 게다가, 상기 방향 지시 신호에 따라, 서로 다른 신호를 제1 절환 수단으로부터 출력할 수 있다.
본 발명의 쌍방향 시프트 레지스터는, 이상과 같이, 클록 신호에 동기하여 동작하는 복수단의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터 수단과, 상기 복수단의 플립플롭 중에, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 상기 취득한 신호의 파형을 변경하는 제1 파형 변경 수단과, 상기 복수단의 플립플롭 중에, 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 상기 취득한 신호의 파형을, 상기 제1 파형 변경 수단에 의해 변경된 신호의 파형과는 서로 다른 파형으로 변경하는제2 파형 변경 수단과, 상기 제1 파형 변경 수단에 의해 파형이 변경된 신호와, 상기 제2 파형 변경 수단에 의해 파형이 변경된 신호를 취득하고, 이들 취득한 신호 중 어느 신호를, 상기 방향 지시 신호에 따라 절환하여 출력하는 제2 절환 수단을 구비하는 구성이다.
본 발명의 표시 장치는, 이상과 같이, 매트릭스상으로 배치된 복수의 화소와, 상기 각 화소의 각 행에 배치된 복수의 데이터 신호선과, 상기 각 화소의 각 열에 배치된 복수의 주사 신호선과, 서로 다른 타이밍의 주사 신호를, 상기 각 주사 신호선에 대해 순차적으도 제공하는 주사 신호선 구동 회로와, 상기 각 화소의 표시 상태를 나타내는 영상 신호로부터, 상기 주사 신호가 제공된 주사 신호선의 각 화소로의 데이터 신호를 추출하여, 상기 추출한 데이터 신호를 상기 각 데이터 신호선에 대해 제공하는 데이터 신호선 구동 회로를 구비한 표시 장치에 있어서, 상기 주사 신호선 구동 회로 및 상기 데이터 신호선 구동 회로 중에, 적어도 일방은, 상기 쌍방향 시프트 레지스터를 구비하는 구성이다.
본 발명은 검사 단자를 증가시키지 않고, 쌍방향 중 어느쪽이라도 정상적으로 동작하고 있는지를 판단할 수 있는 쌍방향 시프트 레지스터 및 이 쌍방향 시프트 레지스터를 구비한 표시 장치를 제공하는 효과를 갖는다.
본 발명의 상세한 설명에서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명확하게 하는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되어서는 안되고, 본 발명의 정신과 이후에 기재하는 특허청구범위내에서, 여러가지로 변경하여 실시할 수 있다.

Claims (19)

  1. 클록 신호에 동기하여 동작하는 복수단의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터 수단과,
    상기 복수단의 플립플롭 중, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하여, 상기 취득한 신호의 파형을 변경하는 제1 파형 변경 수단과,
    상기 제1 파형 변경 수단에 의해 파형이 변경된 신호와, 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이들 취득한 신호 중 어느 신호를, 상기 방향 지시 신호에 따라 절환하여 출력하는 제1 절환 수단을 구비하는 쌍방향 시프트 레지스터.
  2. 제1항에 있어서,
    상기 복수단의 플립플롭을, 각각 순서대로 제1 플립플롭으로부터 제n 플립플롭으로 하고,
    또한, 제1 플립플롭 근방의 플립플롭을 제p 플립플롭으로, 제n 플립플롭 근방의 플립플롭을 제q 플립플롭으로 한 경우,
    상기 제1 소정단의 플립플롭은, 제p 플립플롭, 또는, 제q 플립플롭이고,
    상기 제2 소정단의 플립플롭은, 상기 제1 소정단의 플립플롭이 제p 플립플롭인 경우에는 제q 플립플롭이고, 상기 제1 소정단의 플립플롭이 제q 플립플롭인 경우에는 제p 플립플롭인 쌍방향 시프트 레지스터.
  3. 제1항에 있어서,
    상기 복수단의 플립플롭을, 각각 순서대로, 제1 플립플롭으로부터 제n 플립플롭으로 한 경우,
    상기 제1 소정단의 플립플롭은, 제1 플립플롭 또는 제n 플립플롭이고,
    상기 제2 소정단의 플립플롭은, 상기 제1 소정단의 플립플롭이 제1 플립플롭인 경우에는 제n 플립플롭이고, 상기 제1 소정단의 플립플롭이 제n 플립플롭인 경우에는 제1 플립플롭인 쌍방향 시프트 레지스터.
  4. 제1항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 신호 레벨을 반전시키는 쌍방향 시프트 레지스터.
  5. 제2항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 신호 레벨을 반전시키는 쌍방향 시프트 레지스터.
  6. 제3항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 신호 레벨을 반전시키는 쌍방향 시프트 레지스터.
  7. 제1항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 파형을 왜곡시키는 쌍방향 시프트 레지스터.
  8. 제2항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 파형을 왜곡시키는 쌍방향 시프트 레지스터.
  9. 제3항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 파형을 왜곡시키는 쌍방향 시프트 레지스터.
  10. 제1항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 진폭을 변경하는 쌍방향 시프트 레지스터.
  11. 제2항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 진폭을 변경하는 쌍방향 시프트 레지스터.
  12. 제3항에 있어서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 진폭을 변경하는 쌍방향 시프트 레지스터.
  13. 제1항에 있어서,
    상기 취득한 신호는 펄스 신호로서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 펄스폭을 변경하는 쌍방향 시프트 레지스터.
  14. 제2항에 있어서,
    상기 취득한 신호는 펄스 신호로서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 펄스폭을 변경하는 쌍방향 시프트 레지스터.
  15. 제3항에 있어서,
    상기 취득한 신호는 펄스 신호로서,
    상기 제1 파형 변경 수단은, 상기 취득한 신호의 펄스폭을 변경하는 쌍방향 시프트 레지스터.
  16. 클록 신호에 동기하여 동작하는 복수단의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터 수단과,
    상기 복수단의 플립플롭 중에, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 상기 취득한 신호의 파형을 변경하는 제1 파형 변경 수단과,
    상기 복수단의 플립플롭 중에, 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 상기 취득한 신호의 파형을, 상기 제1 파형 변경 수단에 의해 변경된 신호의 파형과는 다른 파형으로 변경하는 제2 파형 변경 수단과,
    상기 제1 파형 변경 수단에 의해 파형이 변경된 신호와, 상기 제2 파형 변경 수단에 의해 파형이 변경된 신호를 취득하고, 이들 취득한 신호 중에 어느 신호를, 상기 방향 지시 신호에 따라 절환하여 출력하는 제2 절환 수단을 구비하는 쌍방향 시프트 레지스터.
  17. 매트릭스상으로 배치된 복수의 화소와,
    상기 각 화소의 각 행에 배치된 복수의 데이터 신호선과,
    상기 각 화소의 각 열에 배치된 복수의 주사 신호선과,
    서로 다른 타이밍의 주사 신호를, 상기 각 주사 신호선에 대해 순차적으로 제공하는 주사 신호선 구동 회로와,
    상기 각 화소의 표시 상태를 나타내는 영상 신호로부터, 상기 주사 신호가 제공된 주사 신호선의 각 화소에의 데이터 신호를 추출하여, 상기 추출한 데이터 신호를 상기 각 데이터 신호선에 대해 제공하는 데이터 신호선 구동 회로를 구비한표시 장치에 있어서,
    상기 주사 신호선 구동 회로 및 상기 데이터 신호선 구동 회로 중에, 적어도 일방은,
    클록 신호에 동기하여 동작하는 복수단의 플립플롭을 갖고, 외부로부터 입력되는 방향 지시 신호에 따라 시프트 방향을 절환하는 시프트 레지스터 수단과, 상기 복수단의 플립플롭 중에, 제1 소정단의 플립플롭으로부터 출력되는 신호를 취득하여, 상기 취득한 신호의 파형을 변경하는 제1 파형 변경 수단과, 상기 제1 파형 변경 수단에 의해 파형이 변경된 신호와, 제2 소정단의 플립플롭으로부터 출력되는 신호를 취득하고, 이들 취득한 신호 중 어느 신호를, 상기 방향 지시 신호에 따라 절환하여 출력하는 제1 절환 수단을 구비하는 쌍방향 시프트 레지스터를 구비하는 표시 장치.
  18. 제17항에 있어서,
    상기 복수단의 플립플롭을, 각각 순서대로 제1 플립플롭으로부터 제n 플립플롭으로 하고,
    또한, 제1 플립플롭 근방의 플립플롭을 제p 플립플롭으로, 제n 플립플롭 근방의 플립플롭을 제q 플립플롭으로 한 경우,
    상기 제1 소정단의 플립플롭은, 제p 플립플롭, 또는, 제q 플립플롭이고,
    상기 제2 소정단의 플립플롭은, 상기 제1 소정단의 플립플롭이 제p 플립플롭인 경우에는 제q 플립플롭이고, 상기 제1 소정단의 플립플롭이 제q 플립플롭인 경우에는 제p 플립플롭인 표시 장치.
  19. 제17항에 있어서,
    상기 복수단의 플립플롭을, 각각 순서대로, 제1 플립플롭으로부터 제n 플립플롭으로 한 경우,
    상기 제1 소정단의 플립플롭은, 제1 플립플롭 또는 제n 플립플롭이고,
    상기 제2 소정단의 플립플롭은, 상기 제1 소정단의 플립플롭이 제1 플립플롭인 경우에는, 제n 플립플롭이고, 상기 제1 소정단의 플립플롭이 제n 플립플롭인 경우에는, 제1 플립플롭인 표시 장치.
KR1020040042271A 2003-06-10 2004-06-09 쌍방향 시프트 레지스터 및 이를 구비한 표시 장치 KR100607053B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00165531 2003-06-10
JP2003165531 2003-06-10
JPJP-P-2003-00315813 2003-09-08
JP2003315813A JP4044020B2 (ja) 2003-06-10 2003-09-08 双方向シフトレジスタ、および、それを備えた表示装置

Publications (2)

Publication Number Publication Date
KR20040111017A true KR20040111017A (ko) 2004-12-31
KR100607053B1 KR100607053B1 (ko) 2006-08-01

Family

ID=34082285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042271A KR100607053B1 (ko) 2003-06-10 2004-06-09 쌍방향 시프트 레지스터 및 이를 구비한 표시 장치

Country Status (5)

Country Link
US (1) US6996203B2 (ko)
JP (1) JP4044020B2 (ko)
KR (1) KR100607053B1 (ko)
CN (1) CN100377259C (ko)
TW (1) TWI239535B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164562B2 (en) 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
US8619070B2 (en) 2010-02-17 2013-12-31 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8395426B2 (en) * 2005-05-19 2013-03-12 Broadcom Corporation Digital power-on reset controller
KR100669471B1 (ko) 2005-12-20 2007-01-16 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
TWI376658B (en) * 2007-10-29 2012-11-11 Novatek Microelectronics Corp Shift register circuit
GB2459451A (en) * 2008-04-22 2009-10-28 Sharp Kk A scan pulse shift register for an active matrix display
US8023611B2 (en) 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
KR101254473B1 (ko) * 2010-03-15 2013-04-12 샤프 가부시키가이샤 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
CN103155027B (zh) * 2010-10-21 2015-10-14 夏普株式会社 显示装置
KR101481675B1 (ko) * 2011-10-04 2015-01-22 엘지디스플레이 주식회사 양 방향 쉬프트 레지스터
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
JP6948116B2 (ja) * 2016-07-25 2021-10-13 キヤノン株式会社 記録素子基板、記録ヘッド、及び記録装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3051848A (en) * 1957-06-03 1962-08-28 Burroughs Corp Shift register using bidirectional pushpull gates whose output is determined by state of associated flip-flop
US3584308A (en) * 1969-06-11 1971-06-08 Atomic Energy Commission Bidirectional logic circuits employing dual standard arrays of bistable multivibrators
JPH0812982B2 (ja) * 1990-06-08 1996-02-07 シャープ株式会社 ディジタルディシメーションフィルタ
JP3203971B2 (ja) 1994-08-19 2001-09-04 ソニー株式会社 表示素子
JP3361925B2 (ja) * 1995-03-24 2003-01-07 シャープ株式会社 集積回路
JPH0962232A (ja) * 1995-08-29 1997-03-07 Sony Corp 液晶表示装置
JP3512939B2 (ja) * 1996-03-12 2004-03-31 株式会社ルネサステクノロジ 疑似乱数発生回路及び双方向シフトレジスタ
JP3037252B2 (ja) * 1998-01-28 2000-04-24 日本電気アイシーマイコンシステム株式会社 アドレス選択回路
JP3588007B2 (ja) * 1999-05-14 2004-11-10 シャープ株式会社 双方向シフトレジスタ、および、それを用いた画像表示装置
JP2000352726A (ja) * 1999-06-14 2000-12-19 Matsushita Electric Ind Co Ltd アクティブマトリックス液晶表示装置およびその検査回路
JP2001228830A (ja) 2000-02-17 2001-08-24 Seiko Epson Corp 電気光学装置の駆動装置、電気光学装置、及び電子機器
JP3822060B2 (ja) 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
US6427158B1 (en) * 2000-12-14 2002-07-30 Texas Instruments Incorporated FIR decimation filter and method
JP2004177492A (ja) * 2002-11-25 2004-06-24 Sony Corp 双方向信号伝送回路及び表示装置
JP3711985B2 (ja) * 2003-03-12 2005-11-02 セイコーエプソン株式会社 表示ドライバ及び電気光学装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164562B2 (en) 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
US8619070B2 (en) 2010-02-17 2013-12-31 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same

Also Published As

Publication number Publication date
TW200501172A (en) 2005-01-01
JP2005025151A (ja) 2005-01-27
JP4044020B2 (ja) 2008-02-06
US20050017065A1 (en) 2005-01-27
KR100607053B1 (ko) 2006-08-01
TWI239535B (en) 2005-09-11
US6996203B2 (en) 2006-02-07
CN1574099A (zh) 2005-02-02
CN100377259C (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
KR100772617B1 (ko) 액정 표시 장치
KR100883812B1 (ko) 화상표시장치
KR100607053B1 (ko) 쌍방향 시프트 레지스터 및 이를 구비한 표시 장치
KR100951357B1 (ko) 액정 표시 장치
KR100248127B1 (ko) 검사회로를 갖는 액정표시장치
KR101093229B1 (ko) 어레이 기판 및 이를 갖는 표시장치
CN100517432C (zh) 测试电路及具有该测试电路的显示装置
US7505022B2 (en) Shift register and display device
US7342410B2 (en) Display device and pixel testing method thereof
US20090219048A1 (en) Image Display Device and Testing Method of the Same
CN102144253A (zh) 显示装置及其驱动方法
US7554359B2 (en) Circuit for inspecting semiconductor device and inspecting method
JPH0318891A (ja) 画像表示装置の検査方法
KR20100124617A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
JPH0862580A (ja) 表示素子
US20070132702A1 (en) Display driving integrated circuit and method for determining wire configuration of the same
US6363508B1 (en) Method for testing reflection LCD projector and display panel pixel area thereof
CN111399676B (zh) 触控显示装置及其检测方法
JP2009025426A (ja) 表示装置、表示パネルの検査装置および検査方法
JPH04288588A (ja) アクティブマトリクス型液晶表示装置
CN100526902C (zh) 半导体装置的检查电路及检查方法
CN111643106A (zh) 一种利用部分信号实现双模驱动的牙科用x射线探测器
JP2009210835A (ja) 液晶パネルおよび液晶表示装置
JPH10153758A (ja) 画像表示装置の駆動パルス遅延量測定方法
JPH06138449A (ja) 液晶表示器用基板検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee