TWI591538B

TWI591538B - 微控制器

Info

Publication number: TWI591538B
Application number: TW106101639A
Authority: TW
Inventors: 張寶樹; 蔡文浩
Original assignee: 新唐科技股份有限公司
Priority date: 2017-01-18
Filing date: 2017-01-18
Publication date: 2017-07-11
Also published as: CN108319179A; TW201828045A; US9998112B1; CN108319179B

Description

微控制器

本發明有關於一種微控制器，特別是有關於一種用於微控制器的重置電路。

在微控制器中，有一些暫存器在微控制器上電與系統重置後會進行初始化操作以設定初始值，而有另一些暫存器僅會在微控制器上電後進行初始化操作。對於後者而言，當微控制器重置後，其所儲存的值不會回復成初始值。因此，目前具有一種上電重置電路，其僅於微控制器上電後致能特定暫存器執行初始化操作。然而，在某些情況下，例如，上電速度太慢導致上電重置電路不操作，對應的暫存器沒有進行初始化，導致系統誤動作。

本發明一實施例提供一種微控制器，包括重置接腳、重置電路、以及第一邏輯電路。當微控制器上電時，重置接腳上具有第一重置信號。重置電路接收第一重置信號以及產生一第二重置信號。重置電路包括複數個正反器。在微控制器上電後，當複數個正反器的複數輸出值的輸出組合不為特定數值時，重置電路根據第一重置信號來切換第二重置信號的狀態。第一邏輯電路接收第二重置信號，且當第二重置信號的狀態被切換時，執行第一初始化操作。當第二重置信號的狀態被切換時，重置電路將正反器的輸出值的輸出組合設定為特定數值。

本發明另一實施例提供一種微控制器，包括重置接腳、重置電路、以及第一邏輯電路。當供應電壓提供至微控制器時，重置接腳上的第一重置信號的位準由初始位準逐漸上升。重置電路耦接重置接腳且產生第二重置信號。在第一重置信號的位準由初始位準逐漸上升的期間，於第一時間點，重置電路將第二重置信號的位準由第一位準切換為第二位準。第一邏輯電路接收第二重置信號，且當第二重置信號的位準由第一位準切換為第二位準被切換時，執行第一初始化操作。在供應電壓持續地提供至微控制器的期間，在第一時間點之後，當第一重置信號的位準切換回初始位準且再次逐漸上升時，重置電路將第二重置信號的位準維持在第二位準。

1‧‧‧微控制器

10‧‧‧重置電路

11‧‧‧一次性重置邏輯電路

12‧‧‧一般邏輯電路

13‧‧‧電阻器

14‧‧‧電容器

15‧‧‧開關

21‧‧‧判斷邏輯電路

201...208‧‧‧正反器

210‧‧‧及閘

211‧‧‧或閘

CK‧‧‧時脈端

D‧‧‧輸入端

GND‧‧‧接地端

LVini‧‧‧初始位準

NQ‧‧‧負輸出端

Q‧‧‧正輸出端

QOUT‧‧‧輸出組合

RESB、OT_RESB‧‧‧重置信號

RST‧‧‧重置接腳

S210‧‧‧判斷信號

Vsupply‧‧‧電源接腳

VDD‧‧‧電源接腳

VTH‧‧‧臨界位準

第1圖表示根據本發明一實施例的微控制器。

第2圖表示根據本發明一實施例的重置電路。

第3圖表示根據本發明一實施例，第1圖中微控制器的電源接腳的電壓位準、重置信號、以及正反器的輸出組合的變化。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。

第1圖係表示根據本發明一實施例的微控制器。參閱第1圖，微控制器1包括重置電路10、一次性重置邏輯電路11、以及一般邏輯電路12。在本發明的實施例中，一次性重置邏輯電路11是指僅於微控制器1上電後進行初始化操作的電路，而一般邏輯電路12是指於微控制器1上電後以及微控制器1重置後皆會執行初始化操作的電路。在一實施例中，一次性重置邏輯電路11包括一暫存器或者多個暫存器，例如，用於電源控制的暫存器。一般邏輯電路12也包括一暫存器或者多個暫存器。關於微控制器1的上電與重置將於下文中說明。參閱第1圖，微控制器1還包括電阻器13、重置接腳RST、以及電源接腳VDD。電阻器13之一端耦接電源接腳VDD，而另一端耦接重置接腳RST。第1圖也顯示了電容器14與開關15。電容器14配置在微控制器1的外部，其耦接於重置接腳RST與接地端GND之間。同樣地，開關15也配置在微控制器1的外部，其耦接於重置接腳RST與接地端GND之間。如此一來，重置接腳RST上的重置信號RESB的位準將取決於電源接腳VDD上的電壓大小以及開關15的導通/關閉狀態。重置信號RESB提供至重置電路10以及一般邏輯電路12。

第2圖係表示根據本發明實施例的重置電路。參閱第2圖，重置電路10包括複數正反器以及判斷邏輯電路21。在第2圖的實施例中，係以8個正反器201-208為例來說明，且正反器201-208為正緣觸發的正反器。每一正反器具有輸入端D、時脈端CK、正輸出端Q、以及負輸出端NQ。正反器201、203、205、與207的輸入端D耦接電源接腳VDD，而正反器202、204、206、與208的輸入端D耦接接地端GND。正反器201-208的正輸出端Q上的輸出值一起形成一輸出組合。判斷邏輯電路21耦接正反器201、203、205、與207的正輸出端Q以及耦接正反器202、204、206、與208的負輸出端NQ。對於每一正反器而言，正輸出端Q上的數值與負輸出端NQ上的數值彼此相反。因此，判斷邏輯電路21透過接收正反器201、203、205、與207的正輸出端Q上的輸出值以及正反器202、204、206、與208的負輸出端NQ上的輸出值來判斷正反器201-208的正輸出端Q上的輸出值的輸出組合是否為預設的特定數值。在此實施例中，此特定組合預設為”10101010”。在第2圖的實施例中，判斷邏輯電路21包括及閘210以及或閘211。及閘210的複數輸入端耦接正反器201、203、205、與207的正輸出端Q以及正反器202、204、206、與208的負輸出端NQ以接收輸出值。及閘210的輸出端產生一判斷信號S210，以表示正反器201-208的輸出值的輸出組合是否為特定數值。或閘211的兩輸入端分別接收重置信號RESB與判斷信號S210，且其輸出端產生另一重置信號OT_RESB。重置信號OT_RESB提供至一次性重置邏輯電路11。重置信號OT_RESB也提供至正反器201-208的時脈端CK，以作為其觸發信號。

在一實施例中，微控制器1系配置在一基板上，且正反器201-208在此基板上所在位置彼此接近。此外，耦接正反器201-208與及閘210的導線L21-L28以對稱的方式配置，如第2圖所示。

第3圖係表示根據本發明一實施例，接電源接腳VDD的電壓位準、重置信號RESB與OT_RESB、以及正反器201-208的輸出組合QOUT的變化。以下將參閱第2與3圖來說明重置電路10的操作。當微控制器1接收到具有相對高位準的一供應電壓Vsupply時，電源接腳VDD的電壓位準提高，而接地端GND具有相對低位準的電壓。在本案的實施例中，微控制器1上電是指原本沒有接收任何供應電壓的微控制器1接收一供應電。在一實施例中，當微控制器1所在的電子裝置的電源線或電源輸入端接收到來自供應電源的電力時，此電力作為供應電壓Vsupply，或者此電力經電子裝置中的一功率轉換器轉換後做為供應電壓Vsupply。供應電源可以是市電插座或行動電源等可提供電力的裝置或設備。

參閱第3圖，由於電阻器13與電容器14的RC效應，重置信號RESB的電壓位準在期間P20中隨著電源接腳VDD的電壓位準提高，而從初始位準LVini逐漸地上升。由於，如上所述，正反器201-208鄰近的配置位置以及對稱的導線L21-L28，且由於正反器201-208尚未被觸發，因此，基於正反器201-208的特性，在期間P20中，正反器201-208的正輸出端Q的電壓位準趨近於相同，也就是正反器201-208的輸出值(Q)趨近於相同，即輸出組合QOUT為邏輯”00000000”(邏輯”0”表示一相對低電壓位準)。及閘210根據正反器201、203、205、與207的正輸出端Q的數值(皆為”0”)以及正反器202、204、206、與208的負輸出端NQ的數值(皆為”1”，邏輯”1”表示一相對高電壓位準)來產生低電壓位準的判斷信號S210(即具有邏輯”0”的判斷信號S210)。換句話說，及閘210判斷出此時的正反器201-208的輸出值(Q)的輸出組合QOUT(”00000000”)不為特定數值(”10101010”)。由於判斷信號S210處於低電壓位準，此時的重置信號OT_RESB的位準狀態(或邏輯狀態)是取決於重置信號RESB。因此，在期間P20中，或閘211根據尚未到達臨界位準VTH的重置信號RESB，而產生低電壓位準(邏輯”0”)的重置信號OT_RESB。在此實施例中，臨界位準VTH係由或閘211的電路特性來決定。一旦重置信號RESB上升至臨界位準VTH(於時間點T30)，重置信號OT_RESB的位準狀態由低電壓位準切換為高電壓位準(即邏輯狀態由邏輯”0”換為邏輯”1”)。

重置信號OT_RESB在時間點T30由低電壓位準切換為電壓位準表示在重置信號OT_RESB上發生上升緣。此上升緣透過正反器201-208的時脈端CK來觸發正反器201-208。正反器201-208被觸發後，其輸入端D透過電源接腳VDD接收供應電壓Vsupply的正反器201、203、205、與207，在各正自輸出端Q產生具有邏輯”1”的數值，而其輸入端D耦接接地端GND的正反器202、204、206、與208，在各自正輸出端Q產生具有邏輯”0”的數值。如此一來，正反器201-208的正輸出值(Q)的輸出組合QOUT被設定為”10101010”，與特定數值(”10101010”)相同。根據上述，在期間P20中，正反器201-208的輸出值(Q)的輸出組合QOUT(”00000000”)不為特定數值(”10101010”)，直到時間點T30，正反器201-208的輸出值(Q)的輸出組合QOUT變為”10101010”。及閘210根據正反器201、203、205、與207的正輸出端Q的數值(皆為”1”)以及正反器202、204、206、與208的負輸出端NQ的數值(皆為”1”)來產生高電壓位準的判斷信號S210(即具有邏輯”1”的判斷信號S210)。換句話說，及閘210判斷出此時的正反器201-208的輸出值(Q)的輸出組合QOUT為特定數值(”10101010”)。此時，由於判斷信號S210 處於高電壓位準，不論重置接腳RST的重置信號RESB的電壓位準如何改變，在時間點T30之後，透過或閘211的邏輯操作，重置信號OT_RESB將維持在高電壓位準。

舉例來說，參閱第3圖，在電源接腳VDD持續接收供應電壓Vsupply的期間，假使透過在時間點T31將開關15導通一段時間後接著於時間點T32關閉開關15來重置微控制器1(即使重置信號RESB的電壓位準切換為初始位準LVini而再次逐漸上升時)，由於判斷信號S210處於高電壓位準，或閘211所產生的重置信號OT_RESB維持在高電壓位準而不受重置信號RESB的電壓位準變化而影響。如此一來，微控制器1上電後，一次性重置邏輯電路11僅於時間點T30根據重置信號OT_RESB來進行初始化操作以設定初始值。於時間點T30之後，即使微控制器1被重置，一次性重置邏輯電路11不會再次進行初始化操作。只有在微控制器1再次上電之後(即只有在供應電壓Vsupply停止提供至電源接腳VDD後再次提供至電源接腳VDD後)，一次性重置邏輯電路11才會再次進行初始化操作。因此，在一次性重置邏輯電路11中，微控制器1操作時所改變的設定值，將不會在微控制器1被重置後被設定回初始值。

對於一般邏輯電路12而言，每當重置信號RESB的電壓位準由初始位準LVini逐漸上升至一特定電壓位準，重置信號RESB由禁能狀態切換為致能狀態。此時，一般邏輯電路12皆會根據重置信號RESB的狀態改變而執行初始化操作以設定初始值。因此可得知，一般邏輯電路12於微控制器1上電後以及微控制器1重置後皆會執行初始化操作的電路。

根據本發明實施例，透過本案的重置電路10的操作，能確保在微控制器1上電後一次性重置邏輯電路11與一般邏輯電路12執行各自的初始化操作，使得系統能正常操作。此外，透過本案的重置電路10，在微控制器1被重置後，一次性重置邏輯電路11中由微控制器1所改變的設定值不會被設定回初始值。

在上述實施例中，重置電路10內正反器的數量、正反器201-208與判斷邏輯電路21之間的連接關係、以及判斷邏輯電路21內的電路架構僅是一示範的實施例。在其他實施例中，判斷邏輯電路21可耦接所有正反器201-208的正輸出端Q，以判斷輸出值(Q)的輸出組合QOUT是否為特定數值。在此情況下，判斷邏輯電路21則具有不同的電路架構。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。