CN104216737A - 微控制器的重置系统和其重置方法 - Google Patents

Abstract

一种微控制器的重置系统和其重置方法，该重置系统包含一致能电路、一降压变换器以及一重置电路。致能电路电性连接一系统供电电源，当系统供电电源的电压上升至大于一第一电压时，致能电路输出一上升沿陡峭的一致能信号。降压变换器，根据此致能信号，将系统供电电源降压以输出一微控制器供电电源该微控制器供电。重置电路电性连接系统供电电源及微控制器供电电源，当系统供电电源之电压下降至小于一第二电压时，重置电路输出一重置信号重置微控制器。其中，第一电压小于第二电压。

Description

微控制器的重置系统和其重置方法

技术领域

本发明是有关于一种重置系统，且特别是有关于一种微控制器的重置系统及其重置方法。

背景技术

在今日的电子装置中，为确保再次开机时，系统程序可正常执行，需要设置一个重置系统用来对电子装置执行重置工作。举例来说，当开始供电到一个电子装置时，会先透过重置系统的输出使电子装置的微控制器维持在重置状态一段时间，以执行重置工作。传统上，重置系统是透过一个内置的定时器来完成这个重置工作，此定时器在此段设定的时间中会持续将微器维持在重置状态。并再经过此段设定的时间后，让微控制器离开重置状态以开始操作。

然而，传统上的重置系统均是在开机前执行。但是有部分的微控制器，在关机前亦须执行重置程序，否则将造成再次开机后，无法正常执行系统程序。因此，对于一种可在关机前让电子装置的微控制器自动执行重置程序的重置系统具有一定的需求。

发明内容

本发明内容的一目的是在提供一种重置系统及其方法，藉以在关机前让电子系统的微控制器在工作的状态下自动执行重置程序。

本发明内容的一技术实施例是在提供一种微控制器的重置系统。此重置系统包含一致能电路、一降压变换器以及一重置电路。其中，致能电路电性连接一系统供电电源，当系统供电电源的电压上升至大于一第一电压时，致能电路输出一上升沿陡峭的一致能信号。降压变换器，根据此致能信号，将系统供电电源降压变换以输出一微控制器供电电源给该微控制器供电。重置电路，电性连接系统供电电源及微控制器供电电源，当系统供电电源的电压下降至小于一第二电压时，重置电路输出一重置信号重置该微控制器。其中，第一电压小于第二电压，当重置系统进入掉电状态时，系统供电电源的电压开始下降，然后微控制器供电电源的电压开始下降，当系统供电电源的电压下降至小于第二电压且大于第一电压时，重置电路输出重置信号且致能电路仍保持输出致能信号，由于致能信号控制降压变换器输出该微控制器供电电源给微控制器供电，使得微控制器仍处于工作状态，并且该微控制器接收该重置信号进行重置，从而实现对该微控制器掉电前进行重置。

在一实施例中，重置电路包含：一第一晶体管以及一电压比较器。第一晶体管，电性连接微控制器。电压比较器，电性连接第一晶体管，当该系统供电电源的电压下降至小于该第二电压时，该电压比较器输出一正电压信号以导通该第一晶体管，当该第一晶体管导通时，该第一晶体管输出一重置信号以重置该微控制器。

在一实施例中，电压比较器的一正向输入端电性连接该微控制器供电电源的分压，而该电压比较器的一反向输入端电性连接该系统供电电源的分压，当该正向输入端接收的电压小于该反向输入端接收的电压时，该电压比较器输出一负电压信号以截止该第一晶体管。

在一实施例中，重置电路更包含一电阻，该电阻一端电性连接该电压比较器的该正向输入端，该电路的另一端电性连接该电压比较器的一输出端，该电阻加快该电压比较器的正反馈的速度。

在一实施例中，致能电路包含一第二晶体管以及一第三晶体管。第二晶体管，电性连接该系统供电电源。第三晶体管，电性连接该第二晶体管、该系统供电电源及该降压变换器。其中当该系统供电电源的电压上升至大于该第一电压时，该第二晶体管导通并且该第三晶体管截止，该致能电路输出该致能信号。

在一实施例中，当该系统供电电源小于一第三电压时，该第二晶体管和该第三晶体管截止，由该系统供电电源分压得到该致能信号；当该系统供电电源上升到大于该第三电压但小于该第一电压时，该第三晶体管导通，该致能信号为0伏特；以及当该系统供电电源上升到大于该第一电压时，该第二晶体管导通，该第三晶体管截止，输出有效的该致能信号。

在一实施例中，致能电路更包含一延时电路，电性连接该第二晶体管及该系统供电电源，用以延时导通该第二晶体管。

本发明内容的另一技术实施例是在提供一种微控制器的重置方法。首先，当一系统供电电源的电压上升至大于一第一电压时，触发一致能电路以输出一上升沿陡峭的一致能信号。其此，根据接收的该致能信号，触发一降压变换电路将该系统供电电源降压变换以输出一微控制器供电电源给一微控制器供电。最后，当该系统供电电源的电压下降至小于一第二电压但大于该第一电压时，触发一重置电路输出一重置信号给该微控制器进行重置且该致能电路保持输出该致能信号以控制该降压变换器输出该微控制器供电电源给该微控制器供电，使得该微控制器仍处于工作状态。

在一实施例中，重置电路包含：一第一晶体管以及一电压比较器。第一晶体管，电性连接微控制器。电压比较器，电性连接第一晶体管，当该系统供电电源的电压下降至小于该第二电压时，该电压比较器输出一正电压信号以导通该第一晶体管，当该第一晶体管导通时，该第一晶体管输出一重置信号以重置该微控制器。

在一实施例中，致能电路包含一第二晶体管以及一第三晶体管。第二晶体管，电性连接该系统供电电源。第三晶体管，电性连接该第二晶体管、该系统供电电源及该降压变换器。其中当该系统供电电源的电压上升至大于该第一电压时，该第二晶体管导通并且该第三晶体管截止，该致能电路输出该致能信号。

综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。藉由上述技术方案，可在系统关机，系统供电电源的电压开始下降至小于一特定电压时，依重置电路输出一重置信号让微控制器开始进行重置程序，同时致能电路仍保持输出致能信号，让微控制器仍处于工作状态。让微控制器在处于工作状态下，进行重置。

以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1所示是依照本发明一较佳实施例的一种微控制器的重置系统示意图；

图2所示是依照本发明一较佳实施例的一种重置电路的示意图；

图3所示是依照本发明一较佳实施例的一种致能电路的示意图；以及

图4所示是依照本发明一实施例的一种重置方法的流程图。组件标号说明：

100                         重置系统

110                         系统供电电源

120                         致能电路

121                         第二晶体管

122                         第三晶体管

123                         延时电路

130                         降压变换器

140                         重置电路

141                         第一晶体管

142                         电压比较器

143                         电阻

150                         微控制器供电电源

160                         微控制器

401,402,403                 步骤

R1、R2、R3、R4、R5和R6      电阻

具体实施方式

为了使本发明内容的叙述更加详尽与完备，可参照所附的图式及以下所述各种实施例，图式中相同的号码代表相同或相似的组件。但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。

其中图式仅以说明为目的，并未依照原尺寸作图。另一方面，众所周知的组件与步骤并未描述于实施例中，以避免对本发明造成不必要的限制。

图1所示是依照本发明一较佳实施例的一种微控制器的重置系统示意图。本发明微控制器的重置系统100包括一致能电路120、一降压变换器(buck converter)130以及一重置电路140。其中，致能电路120是和一系统供电电源110电性连接，并在系统供电电源110的电压上升至大于一第一电压时，此致能电路120会输出一陡峭的致能信号(En)。降压变换器130，亦是和此系统供电电源110电性连接，此降压变换器130可接收致能电路120输出的致能信号(En)，以将系统供电电源110输出的电压(V1)进行降压变换，来输出一电压(V2)给微控制器供电电源150对一微控制器160进行供电。重置电路140，电性连接系统供电电源110和微控制器供电电源150，当系统供电电源110的电压下降至小于一第二电压时，重置电路140会输出一重置信号(Reset)，以重置微控制器160。其中，第一电压小于第二电压。

换言之，根据本发明上述的重置系统100，当重置系统100进入掉电状态时，系统供电电源110的输出电压(V1)会开始下降。因此透过降压变换器130进行降压变换提供给微控制器供电电源150的输出电压(V2)也开始下降。当系统供电电源110的输出电压(V1)下降至小于第二电压但大于第一电压时，重置电路140输出重置信号(Reset)，且因为此时系统供电电源110的输出电压(V1)仍是大于第一电压，因此致能电路120仍会保持输出此致能信号(En)。由于降压变换器130会受此致能信号(En)控制，因此降压变换器130仍会持续运作，来将系统供电电源110的输出电压(V1)进行降压变换以提供输出电压(V2)给微控制器供电电源150，使得该微控制器160仍处于工作状态，并接收重置电路140输出的重置信号(Reset)而进行重置，从而实现在微控制器断电前执行一重置程序的目标。

图2所示是依照本发明一较佳实施例的一种重置电路的示意图。重置电路140更包含一第一晶体管141以及一电压比较器142。其中第一晶体管141为一包括一控制端的三端组件，其中的一端电性连接微控制器160，另一端接地，控制端则电性连接电压比较器142的输出端。电压比较器142包括一正向输入端(+)、一反向输入端(-)以及一输出端。其中，正向输入端(+)电性连接微控制器供电电源150的分压，反向输入端(-)电性连接系统供电电源110的分压，输出端则电性连接第一晶体管141的控制端。当正向输入端(+)接收的微控制器供电电源150透过电阻R1和R2形成的分压电压小于反向输入端(-)接收的系统供电电源110透过电阻R3和R4形成的分压电压时，电压比较器142输出一负电压信号给第一晶体管141的控制端以截止第一晶体管141。反之，当正向输入端(+)接收的微控制器供电电源150透过电阻R1和R2形成的分压电压大于反向输入端(-)接收的系统供电电源110透过电阻R3和R4形成的分压电压时，电压比较器142输出一正电压信号给第一晶体管141的控制端以导通第一晶体管141。在一实施例中，当系统供电电源110的电压下降至小于第二电压时，藉由对电阻R1、R2、R3和R4适当设计，使得正向输入端(+)接收的微控制器供电电源150的分压电压大于反向输入端(-)接收的系统供电电源110的分压电压时，电压比较器142输出一正电压信号给第一晶体管141的控制端以导通第一晶体管141。当第一晶体管141导通时，第一晶体管141输出重置信号(Reset)给微控制器160以进行重置程序。此外，重置电路140更包含一电阻143，其中此电阻143一端电性连接电压比较器142的正向输入端(+)，电阻143的另一端电性连接电压比较器142的输出端，电阻143主要用以加快电压比较器142的正回馈速度。

图3所示是依照本发明一较佳实施例的一种致能电路的示意图。此致能电路120更包含一第二晶体管121以及一第三晶体管122。其中第二晶体管121为一包括一控制端的三端组件，其中的一端电性连接第三晶体管122的控制端，另一端接地，控制端则电性连接系统供电电源110。第三晶体管122也为一包括一控制端的三端组件，其中的一端电性连接系统供电电源110及降压变换器130，另一端接地，控制端则电性连接第二晶体管121。

在一实施例中，致能信号En的电压为2伏特左右时，才能让降压变换器130完全致能。而致能信号En是透过第三晶体管122的输出和分压电阻R5和R6根据系统供电电源110输出的电压而获得。在此实施例中，电阻R5的电阻值为11K，电阻R6的电阻值为2K。依此，当系统供电电源110输出的电压(V1)小于一第三电压，例如2伏特时，第二晶体管121和第三晶体管122均处于截止状态，此时系统供电电源110透过电阻R5和R6分压提供给降压变换器130的电压一定小于2伏特，在本实施例中，为0～0.36伏特，因此无法使降压变换器130致能。而当该系统供电电源110上升到大于第三电压但小于第一电压，在本实施例中为大于2伏特而小于9.83伏特时，此时第三晶体管122导通，但第二晶体管121不导通，此时降压变换器130的致能信号En经由导通的第三晶体管122接地，因此为0伏特，此时致能信号En处于无效状态，因此降压变换器130不能被致能。当系统供电电源110的电压上升至大于第一电压，9.83伏特时，系统供电电源110形成的分压电压使得第二晶体管121导通，同时透过第二晶体管121将第三晶体管122控制端拉至接地电压致使第三晶体管122截止，此时系统供电电源110透过电阻R5和R6分压提供致能信号En，在本实施例中，分压得到的电压为1.8～2伏特(由于电阻本身的阻值精度的特性，此处实际获取的电压值为接近2伏特)。依此，致能信号En从0到2伏特，而形成一上升沿陡峭的致能信号，能够导致降压变换器130的迅速启动。在另一实施例中，致能电路120更包含一延时电路123，电性连接第二晶体管121及系统供电电源110，用以延时导通第二晶体管121，让第三晶体管122延时截止，从而能够得到由电阻R5和R6分压提供所得到的致能信号En。

图4所示是依照本发明一实施例的一种重置方法的流程图。本发明的微控制器的重置方法。首先于步骤401，当一系统供电电源的电压上升至大于一第一电压时，触发一致能电路以输出一上升沿陡峭的一致能信号。接着，于步骤402，根据接收的该致能信号，触发一降压变换电路。在一实施例中，此降压变换电路会将该系统供电电源降压变换以输出一微控制器供电电源给一微控制器供电。其后于步骤403，当该系统供电电源的电压下降至小于一第二电压但大于该第一电压时，触发一重置电路输出一重置信号给该微控制器进行重置，同时该致能电路保持输出该致能信号以控制该降压变换器输出该微控制器供电电源给该微控制器供电。依此，可让微控制器在处于工作状态下，进行重置。

综上所述，本发明在系统关机，系统供电电源的电压开始下降至小于一特定电压时，依重置电路输出一重置信号让微控制器开始进行重置程序，同时致能电路仍保持输出致能信号，让微控制器仍处于工作状态。让微控制器在处于工作状态下，进行重置。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种微控制器的重置系统，包含：

一致能电路，电性连接一系统供电电源，当该系统供电电源的电压上升至大于一第一电压时，该致能电路输出一上升沿陡峭的一致能信号；

一降压变换器(buck converter)，根据接收的该致能信号,将该系统供电电源降压变换输出一微控制器供电电源给该微控制器供电；以及

一重置电路，电性连接该系统供电电源及该微控制器供电电源，当该系统供电电源的电压下降至小于一第二电压时，该重置电路输出一重置信号,该重置信号重置该微控制器；

其中，该第一电压小于该第二电压，当该重置系统进入掉电状态时，该系统供电电源的电压开始下降，然后该微控制器供电电源的电压开始下降，当该系统供电电源的电压下降至小于该第二电压且大于该第一电压时，该重置电路输出该重置信号且该致能电路仍保持输出该致能信号，由于该致能信号控制该降压变换器输出该微控制器供电电源给该微控制器供电，使得该微控制器仍处于工作状态，并且该微控制器接收该重置信号进行重置，从而实现对该微控制器掉电前进行重置。

2.如权利要求1所述的重置系统，其特征为，该重置电路包含：

一第一晶体管，电性连接该微控制器；以及

一电压比较器，电性连接该第一晶体管，当该系统供电电源的电压下降至小于该第二电压时，该电压比较器输出一正电压信号以导通该第一晶体管，当该第一晶体管导通时，该第一晶体管输出一重置信号以重置该微控制器。

3.如权利要求2所述的重置系统，其特征为，该电压比较器的一正向输入端电性连接该微控制器供电电源的分压，而该电压比较器的一反向输入端电性连接该系统供电电源的分压，当该正向输入端接收的电压小于该反向输入端接收的电压时，该电压比较器输出一负电压信号以截止该第一晶体管。

4.如权利要求3所述的重置系统，其特征为，该重置电路更包含一电阻，该电阻一端电性连接该电压比较器的该正向输入端，该电路的另一端电性连接该电压比较器的一输出端，该电阻加快该电压比较器的正反馈的速度。

5.如权利要求1所述的重置系统，其特征为，该致能电路包含：

一第二晶体管，电性连接该系统供电电源；以及

一第三晶体管，电性连接该第二晶体管、该系统供电电源及该降压变换器；

其中当该系统供电电源的电压上升至大于该第一电压时，该第二晶体管导通并且该第三晶体管截止，该致能电路输出该致能信号。

6.如权利要求5所述的重置系统，其特征为，当该系统供电电源小于一第三电压时，该第二晶体管和该第三晶体管截止，由该系统供电电源分压得到该致能信号；当该系统供电电源上升到大于该第三电压但小于该第一电压时，该第三晶体管导通，该致能信号为0伏特；以及当该系统供电电源上升到大于该第一电压时，该第二晶体管导通，该第三晶体管截止，输出有效的该致能信号。

7.如权利要求6所述的重置系统，其特征为，该致能电路更包含：

一延时电路，电性连接该第二晶体管及该系统供电电源，用以延时导通该第二晶体管。

8.一种微控制器的重置方法，包含：

当一系统供电电源的电压上升至大于一第一电压时，触发一致能电路以输出一上升沿陡峭的一致能信号；

根据接收的该致能信号，触发一降压变换电路将该系统供电电源降压变换以输出一微控制器供电电源给一微控制器供电；

当该系统供电电源的电压下降至小于一第二电压但大于该第一电压时，触发一重置电路输出一重置信号给该微控制器进行重置且该致能电路保持输出该致能信号以控制该降压变换器输出该微控制器供电电源给该微控制器供电，使得该微控制器仍处于工作状态。

9.如权利要求8所述的重置方法，其特征为，该重置电路包含：

一第一晶体管，电性连接该微控制器；以及

一电压比较器，电性连接该第一晶体管，当该系统供电电源的电压下降至小于该第二电压时，触发该电压比较器输出一正电压信号以导通该第一晶体管，当该第一晶体管导通时，该第一晶体管输出一重置信号以重置该微控制器。

10.如权利要求8所述的重置方法，其特征为，该致能电路包含：

一第二晶体管，电性连接该系统供电电源；以及

一第三晶体管，电性连接该第二晶体管、该系统供电电源及该降压变换器；

其中当该系统供电电源的电压上升至大于该第一电压时，该第二晶体管导通并且该第三晶体管截止，该致能电路输出该致能信号。