TWI778601B - 微控制器、操作系統及控制方法 - Google Patents

微控制器、操作系統及控制方法 Download PDF

Info

Publication number
TWI778601B
TWI778601B TW110115512A TW110115512A TWI778601B TW I778601 B TWI778601 B TW I778601B TW 110115512 A TW110115512 A TW 110115512A TW 110115512 A TW110115512 A TW 110115512A TW I778601 B TWI778601 B TW I778601B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
output
latch
processing circuit
Prior art date
Application number
TW110115512A
Other languages
English (en)
Other versions
TW202242606A (zh
Inventor
張圖尹
蔡德宗
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110115512A priority Critical patent/TWI778601B/zh
Priority to US17/708,689 priority patent/US11700003B2/en
Priority to CN202210330388.6A priority patent/CN115268614A/zh
Application granted granted Critical
Publication of TWI778601B publication Critical patent/TWI778601B/zh
Publication of TW202242606A publication Critical patent/TW202242606A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Control By Computers (AREA)
  • Saccharide Compounds (AREA)

Abstract

一種微控制器，耦接一感測電路。感測電路產生一感測信號。微控制器包括一處理電路以及一輸入輸出電路。處理電路根據感測信號，產生一輸出信號。當輸出信號為一特定位準時，處理電路致能一重置信號。輸入輸出電路包括一閂鎖電路以及一計數電路。閂鎖電路閂鎖輸出信號，用以產生一閂鎖信號。當重置信號被致能時，計數電路開始調整一計數值。當計數值等於一預設值時，計數電路改變閂鎖信號的位準。

Description

微控制器、操作系統及控制方法
本發明係有關於一種微控制器，特別是有關於一種具有可程式化時間回覆(programmable time recovery)功能的輸入輸出電路的微控制器。
隨著科技的進步，電子裝置的種類及功能愈來愈多。一般而言，電子裝置的內部具有許多電子元件。大部分的電子元件可能操作於一操作模式或是一省電模式。在操作模式下，電子元件正常動作。然而，當電子元件進入一省電模式時，電子元件暫停動作。此時，電子元件的輸出信號可能固定在一特定位準。當電子元件的輸出信號長時間固定於同一位準時，可能造成後續的電路無法正常動作。
本發明之一實施例提供一種微控制器，耦接一感測電路。感測電路產生一感測信號。本發明之微控制器包括一處理電路以及一輸入輸出電路。處理電路根據感測信號，產生一輸出信號。當輸出信號為一特定位準時，處理電路致能一重置信號。輸入輸出電路包括一閂鎖電路以及一計數電路。閂鎖電路閂鎖輸出信號，用以產生一閂鎖信號。當重置信號被致能時，計數電路開始調整一計數值。當計數值等於一預設值時，計數電路改變閂鎖信號的位準。
本發明另提供一種操作系統，包括一感測電路、一微控制器、一第一感應線圈、一二極體、一第二感應線圈以及一讀取電路。感測電路用以產生一感測信號。微控制器包括一處理電路以及一輸入輸出電路。處理電路根據感測信號，產生一輸出信號。當輸出信號為一特定位準時，處理電路致能一重置信號。輸入輸出電路包括一閂鎖電路以及一計數電路。閂鎖電路閂鎖輸出信號，用以產生一閂鎖信號。當重置信號被致能時，計數電路開始調整一計數值。當計數值等於一預設值時，計數電路改變閂鎖信號的位準。第一感應線圈用以感測一外部信號，並將閂鎖信號加載至外部信號，用以產生一加載信號。二極體耦接於輸入輸出電路與第一感應線圈之間。第二感應線圈用以輸出外部信號，並接收加載信號。讀取電路產生外部信號，並根據加載信號而動作。
本發明更提供一種控制方法，適用於一輸入輸出電路。輸入輸出電路包括一閂鎖電路以及一計數電路。閂鎖電路閂鎖一輸出信號，用以產生一閂鎖信號。本發明之控制方法包括，設定一預設值，其中預設值儲存於計數電路中；執行一計數操作，用以調整一計數值；判斷計數值是否大於預設值；當計數值未大於預設值時，不致能一溢位信號；以及當計數值大於預設值時，致能溢位信號，用以改變閂鎖信號的位準。
本發明之控制方法可經由本發明之微控制器及操作系統來實作，其為可執行特定功能之硬體或韌體，亦可以透過程式碼方式收錄於一紀錄媒體中，並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時，電子裝置、處理器、電腦或機器變成用以實行本發明之微控制器或操作系統。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1圖為本發明之操作系統的示意圖。如圖所示，操作系統100包括一感測電路110、一微控制器120、一二極體130、感應線圈140、150以及一讀取電路160。感測電路110用以產生一感測信號SD。在一可能實施例中，感測電路110具有一感測器，用以感測一特定狀態的變化，如溫度狀態、聲音狀態、光線狀態、壓力狀態。本發明並不限定感測電路110的架構。在本實施例中，感測電路110包括一電阻111以及一電容式感測器112。電阻111與電容式感測器112串聯於微控制器120與一接地源GND之間。當外部環境的物理現象產生變化時，電容式感測器112的容值產生相對應的變化量。在一可能實施例中，電容式感測器112係為一壓電感測器。
微控制器120包括一輸入輸出(input/output)電路121以及一處理電路122。處理電路122根據感測信號SD，產生一輸出信號SO。在本實施例中，當輸出信號SO為一特定位準(如一高位準或是一低位準)時，處理電路122致能一重置信號SRT。在致能重置信號SRT後，處理電路122可能離開一操作模式並進入一省電(power down)模式。在省電模式下，處理電路122為閒置狀態(idle)。因此，處理電路122停止提供輸出信號SO。在其它實施例中，當處理電路122接收到一喚醒信號(未顯示)時，處理電路122離開省電模式，並進入操作模式。在操作模式下，處理電路122再度根據感測信號SD，產生輸出信號SO。本發明並不限定處理電路122的架構。在一可能實施例中，處理電路122係為一中央處理器(CPU)。
輸入輸出電路121閂鎖輸出信號SO，用以產生一閂鎖信號SLH。在本實施例中，當重置信號SRT被致能時，輸入輸出電路121執行一計數操作。當輸入輸出電路121執行計數操作的時間達一預設時間時，輸入輸出電路121改變閂鎖信號SLH的位準。在一可能實施例中，預設時間係由處理電路122所設定。
在本實施例中，每當處理電路122產生輸出信號SO後，處理電路122進入一省電模式。在省電模式下，處理電路122為閒置狀態。此時，由於輸出信號SO暫存於輸入輸出電路121中，故即使處理電路122為閒置狀態，輸入輸出電路121仍可維持閂鎖信號SLH的位準。然而，如果閂鎖信號SLH長時間維持在一特定位準時，後續的電路將發生誤動作，因此，在進入省電模式前，處理電路122判斷輸出信號SO的位準是否等於一特定位準(如一高位準或是一低位準)。當輸出信號SO的位準等於一特定位準時，處理電路122致能一重置信號SRT。輸入輸出電路121執行一計數操作，並在完成計數操作後，改變閂鎖信號SLH的位準。
舉例而言，如果特定位準為一低位準時，則處理電路122在輸出低位準的輸出信號SO後，處理電路122便致能重置信號SRT，並進入省電模式。此時，輸入輸出電路121執行一計數操作，並在完成計數操作後，改變閂鎖信號SLH的位準。因此，閂鎖信號SLH不會長時間維持在低位準。在此例中，處理電路122在輸出高位準的輸出信號SO後，處理電路122進入省電模式，但不致能重置信號SRT。因此，輸入輸出電路121停止執行一計數操作。
在其它實施例中，處理電路122不判斷輸出信號SO的位準是否等於一特定位準。在此例中，不論輸出信號SO為高位準或低位準，每當處理電路122產生一輸出信號SO後，處理電路122便立即致能重置信號SRT，並進入省電模式。當重置信號SRT被致能時，輸入輸出電路121執行一計數操作。當輸出電路121執行計數操作的時間達一預設時間時，輸入輸出電路121改變閂鎖信號SLH的位準。因此，閂鎖信號SLH不會長時間維持在高位準或低位準。
在其它實施例中，微控制器120更包括一輸入輸出電路123。在此例中，處理電路122提供一充電電壓VC予輸入輸出電路123。輸入輸出電路123輸出充電電壓VC予感測電路110，用以對電容式感測器112充電。處理電路122根據電容式感測器112的電壓變化(即感測信號SD)，得知一特定狀態的變化量。
在一些實施例中，微控制器120更包括一輸入輸出電路124。輸入輸出電路124耦接感測電路110，用以接收感測信號SD。輸入輸出電路124提供感測信號SD予處理電路122。處理電路122根據感測信號SD，得知外部環境的一特定狀態的變化量。在其它實施例中，處理電路122提供一放電電壓VD予輸入輸出電路124。輸入輸出電路124輸出放電電壓VD予感測電路110，用以釋放電容式感測器112的電荷。
在其它實施例中，微控制器120更包括一匯流排(未顯示)。該匯流排耦接於處理電路122與輸入輸出電路121、123及124之間。在此例中，處理電路122透過該匯流排，與輸入輸出電路121、123及124進行信號或電壓傳輸。在一些實施例中，該匯流排具有許多傳輸路徑(未顯示)。每一傳輸路徑耦接於一輸入輸出電路(121、123或124)與處理電路122之間。
二極體130耦接於輸入輸出電路121與感應線圈140之間。二極體130的陰極(cathode)耦接輸入輸出電路121。二極體130的陽極(anode)耦接感應線圈140。本發明並不限定二極體130的種類。在一可能實施例中，二極體130為一齊納二極體。
感應線圈140感測一外部信號SEX，並將閂鎖信號SLH加載(carry)至外部信號SEX，用以產生一加載信號SRY。在一可能實施例中，感應線圈140根據閂鎖信號SLH，改變外部信號SEX的振幅。改變後的信號係為加載信號SRY。另外，感應線圈150輸出外部信號SEX，並接收加載信號SRY。在一可能實施例中，感應線圈140及150均為天線(antenna)。
讀取電路160產生外部信號SEX，並透過感應線圈150輸出外部信號SEX。在本實施例中，讀取電路160也透過感應線圈150，接收加載信號SRY。在此例中，讀取電路160根據加載信號SRY而動作。讀取電路160可能解碼加載信號SRY，用以得知一特定狀態的變化量，再根據變化量，再進行一相對應的動作，如調整喇叭的音量、呈現一畫面、或是調整一光源的亮度。
在一些實施例中，感測電路110、微控制器120、二極體130及感應線圈140整合成一週邊輸入裝置，如滑鼠、觸控面板。為了得知外部環境的一特定狀態的變化，微控制器120解碼感測信號SD，用以產生輸出信號SO。因此，微控制器120的功耗很大。為了減少功耗，微控制器120在產生輸出信號SO後，微控制器120立即進入一省電模式。在省電模式下，微控制器120為閒置狀態。當微控制器120接收到一喚醒信號時，微控制器120離開省電模式並進入操作模式。在操作模式下，微控制器120解碼感測信號SD，用以產生新的輸出信號SO。在產生新的輸出信號SO後，微控制器120再度進入省電模式。
第2圖為本發明之輸入輸出電路121的示意圖。如圖所示，輸入輸出電路121包括一閂鎖電路210以及一計數電路220。閂鎖電路210閂鎖輸出信號SO，用以產生閂鎖信號SLH。在本實施例中，閂鎖電路210包括一D型正反器211。D型正反器211包括一輸入端D、一時脈端CK、一輸出端Q以及一設定端SET。輸入端D接收輸出信號SO。時脈端CK接收一時脈信號CLK2。輸出端Q輸出閂鎖信號SLH。設定端SET接收一溢位信號OC。
本發明並不限定時脈信號CLK2的來源。在一可能實施例中，時脈信脈CLK2係由處理電路122提供。在此例中，當處理電路122操作於一操作模式時，處理電路122提供時脈信脈CLK2予D型正反器211。因此，D型正反器211根據時脈信脈CLK2，讀取輸出信號SO。舉例而言，每當時脈信脈CLK2由一第一位準變化至一第二位準時，D型正反器211被觸發。因此，D型正反器211讀取輸出信號SO，並將讀取結果作為閂鎖信號SLH。然而，當處理電路122操作於一省電模式時，處理電路122停止提供時脈信脈CLK2予D型正反器211。此時，D型正反器211維持閂鎖信號SLH的位準。閂鎖信號SLH可能被維持在高位準或低位準。
在其它實施例中，時脈信號CLK2係由一時脈產生電路(未顯示)提供。在此例中，當處理電路122進入一操作模式時，處理電路122致能該時脈產生電路。因此，時脈產生電路產生時脈信號CLK2。然而，當處理電路122進入一省電模式時，處理電路122不致能時脈產生電路。因此，時脈產生電路停止提供時脈信號CLK2。在一些實施例中，時脈產生電路可能整合於輸入輸出電路121之中，或獨立於輸入輸出電路121之外。
計數電路220耦接閂鎖電路210，並接收重置信號SRT。當重置信號SRT被致能，計數電路220執行一計數操作。在一可能實施例中，計數電路220計數一時脈信號CLK1的脈衝數量，並根據計數結果調整一計數值TCNT。在此例中，當處理電路122進入操作模式以及省電模式時，時脈信號CLK1的頻率維持不變。因此，即使處理電路122進入省電模式，計數電路220仍可正常運作。另外，當處理電路122進入操作模式時，時脈信號CLK1的頻率小於時脈信號CLK2的頻率。然而，當處理電路122進入省電模式時，時脈信號CLK1的頻率大於時脈信號CLK2的頻率。
當計數值TCNT等於預設值TOUT時，表示計數電路220執行計時操作的時間達一預設時間。因此，計數電路220改變閂鎖信號SLH的位準。本發明並不限定計數電路220如何改變閂鎖信號SLH的位準。在本實施例中，當計數值TCNT等於預設值TOUT時，計數電路220致能溢位信號OC。由於D型正反器211的設定端SET接收溢位信號OC，故當溢位信號OC被致能時，D型正反器211改變閂鎖信號SLH的位準。此時，閂鎖信號SLH可能由一低位準變化至一高位準。在其它實施例中，當溢位信號OC係提供予D型正反器211的一清除端(未顯示)時，則在溢位信號OC被致能時，D型正反器211改變閂鎖信號SLH的位準。此時，閂鎖信號SLH可能由一高位準變化至一低位準。
在本實施例中，為了減少處理電路122的功耗，在處理電路122產生輸出信號SO後，處理電路122進入一省電模式。此時，由於處理電路122不再提供時脈信號CLK2，故閂鎖信號SLH的位準維持不變。然而，當閂鎖信號SLH的位準長時間不變時，可能影響後續電路的運作。因此，處理電路122在進入省電模式前，先判斷輸出信號SO是否等於一特定位準。如果輸出信號SO等於特定位準時，處理電路122致能重置信號SRT。在致能重置信號SRT後，處理電路122進入省電模式。此時，由於重置信號SRT被致能，故計數電路220開始調整計數值TCNT。當計數值TCNT等於預設值TOUT時，計數電路220改變閂鎖信號SLH的位準，如由一低位準變化至一高位準，或是由一高位準變化至一低位準。
本發明並不限定計數電路220的架構。在本實施例中，計數電路220包括一暫存器221、一計數器(counter)222以及一比較電路223。暫存器221用以儲存預設值TOUT。在一可能實施例中，處理電路122寫入預設值TOUT至暫存器221中。
計數器222計數時脈信號CLK1的脈衝數量，用以產生一計數結果，並將計數結果作為計數值TCNT。在本實施例中，當重置信號SRT被致能時，計數器222重置計數值TCNT，使得計數值TCNT等於一初始值，如0。然後，計數器222再根據時脈信號CLK1的脈衝數量，改變計數值TCNT。
比較電路223比較計數值TCNT及預設值TOUT。當計數值TCNT大於預設值TOUT時，比較電路223致能溢位信號OC。此時，溢位信號OC可能等於一高位準。然而，當計數值TCNT未大於預設值TOUT時，比較電路223不致能溢位信號OC。此時，溢位信號OC可能等於一低位準。
在其它實施例中，輸入輸出電路121更包括一緩衝電路230。緩衝電路230包括反相器231、234、235、一P型電晶體232以及一N型電晶體233。反相器231反相閂鎖信號SLH，用以產生一反相信號SIV。當閂鎖信號SLH為一低位準時，反相信號SIV為一高位準。因此，N型電晶體233導通。此時，一接腳236的電壓等於接地源GND的電壓，如0V。然而，當閂鎖信號SLH為一高位準時，反相信號SIV為一低位準。因此，P型電晶體232導通。此時，接腳236的電壓等於一操作電壓VDD。
反相器234的輸入端耦接接腳236。反相器234的輸出端耦接反相器235的輸入端。反相器235的輸出端提供一輸入信號IN。在一可能實施例中，反相器235提供輸入信號IN予處理電路122。在此例中，處理電路122根據輸入信號IN，處理感測信號SD，用以產生輸出信號SO。
在一些實施例中，緩衝電路230可省略。當緩衝電路230被省略時，D型正反器211的輸出端Q直接耦接二極體130的陰極。當輸入輸出電路121具有緩衝電路230時，則接腳236耦接二極體130的陰極。
第3圖為本發明之輸入輸出電路121的控制流程示意圖。首先，設定一預設值TOUT(步驟S311)。在一可能實施例中，預設值TOUT係由處理電路122提供。在此例中，處理電路122寫入預設值TOUT於暫存器221中。
接著，執行一計數操作，用以調整計數值TCNT(步驟S312)。在一可能實施例中，當處理電路122致能重置信號SRT時，計數器222開始執行一計數操作。在此例中，每當處理電路122提供一輸出信號SO予閂鎖電路210時，處理電路122根據輸出信號SO，決定是否致能重置信號SRT。當輸出信號SO的位準等於特定位準時，處理電路122致能重置信號SRT。在致能重置信號SRT後，處理電路122進入一省電模式。然而，當輸出信號SO的位準不等於特定位準時，處理電路122不致能重置信號SRT。此時，處理電路122也會進入省電模式。在此例中，由於處理電路122不致能重置信號SRT，故計數器222不執行計數操作。在其它實施例中，處理電路122不判斷輸出信號SO的位準是否等於特定位準。在此例中，每當處理電路122提供輸出信號SO予閂鎖電路210時，處理電路122立即致能重置信號SR，用以命令計數器222執行計數操作。
接著，判斷計數值TCNT是否大於預設值TOUT(步驟S313)。當計數值TCNT未大於預設值TOUT時，比較電路223不致能溢位信號OC(步驟S314)，並回到步驟S312，繼續執行計數操作。然而，當計數值TCNT大於預設值TOUT時，比較電路223致能溢位信號OC(步驟S315)。因此，改變閂鎖信號SLH的位準(步驟S316)。在一可能實施例中，閂鎖信號SLH的位準可能由一低位準改變至一高位準，或是由一高位準改變至一低位準。
在一些實施例中，當處理電路122進入一操作模式時，輸入輸出電路121執行步驟S311，用以儲存預設值TOUNT。在操作模式下，輸入輸出電路121閂鎖處理電路122所產生的輸出信號SO，並輸出閂鎖信號SLH。此時，閂鎖信號SLH等於輸出信號SO。
在處理電路122離開操作模式並進入省電模式時，輸入輸出電路121開始執行步驟S312。在省電模式下，由於處理電路122停止產生輸出信號SO，故輸入輸出電路121根據處理電路122在進入省電模式前所提供的最後一輸出信號的位準，維持閂鎖信號SLH的位準。如果閂鎖信號SLH長時間維持在一特定位準時，後續的電路可能誤動作。因此，處理電路122在進入省電模式前，致能重置信號SRT，用以命令輸入輸出電路121在一預設時間後，改變閂鎖信號SLH的位準。
第4圖為本發明之操作系統的另一示意圖。如圖所示，操作系統400包括一感測電路410、一微控制器420、一二極體430、感應線圈440、450以及一讀取電路460。由於感測電路410、二極體430、感應線圈440、450以及讀取電路460的特性相似於第1圖的感測電路110、二極體130、感應線圈140、150以及讀取電路160的特性，故不再贅述。
微控制器420包括輸入輸出電路421、423、424、一處理電路422、一比較電路425以及一計數電路426。輸入輸出電路421接收輸出信號SO及重置信號SRT。輸入輸出電路421閂鎖輸出信號SO，用以產生閂鎖信號SLH。當重置信號SRT被致能時，輸入輸出電路421改變閂鎖信號SLH的位準。由於輸入輸出電路421的特性相似於第1圖的輸入輸出電路121，故不再贅述。
處理電路422透過輸入輸出電路423，輸出充電電壓VC予感測電路410。輸入輸出電路424接收感測信號SD，並提供感測信號SD予比較電路425。比較電路425比較感測信號SD與一參考信號vref，用以產生一比較信號SCM。本發明並不限定比較電路425的架構。在一可能實施例中，比較電路425係為一類比比較器(analog comparator；ACMP)。計數電路426計算比較信號SCM由一初始位準到達一預設位準的時間，用以產生一計數結果。在產生計數結果後，計數電路426發出一中斷信號INT。處理電路422根據中斷信號INT，讀取並處理計數電路426所產生的計數結果，用以產生輸出信號SO。在此例中，由於計數電路426所產生的計數結果與感測信號SD有關，而感測信號SD與外部環境的物理量的變化有關，故處理電路422根據計數電路426所產生的計數結果，便可推得外部環境的物理量。
在其它實施例中，微控制器420更包括記憶體427及428。記憶體427係為一非揮發性記憶體，如唯讀記憶體(Read Only Memory；ROM)。記憶體428係為一揮發性記憶體，如一靜態隨機存取記憶體 (SRAM)。微控制器420根據記憶體427及428所儲存的程式碼而動作。
本發明之控制方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之輸入輸出電路。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之輸入輸出電路。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、400:操作系統 110、410:感測電路 111:電阻 112:電容式感測器 120、420:微控制器 121、123、124、421、423、424:輸入輸出電路 122、422:處理電路 130、430:二極體 140、150、440、450:感應線圈 160、460:讀取電路 SD:感測信號 GND:接地源 SO:輸出信號 SRT:重置信號 SLH:閂鎖信號 VC:充電電壓 VD:放電電壓 SEX:外部信號 SRY:加載信號 210:閂鎖電路 220、426:計數電路 211:D型正反器 OC:溢位信號 CLK1、CLK2:時脈信號 TCNT:計數值 TOUT:預設值 221:暫存器 222:計數器 223、425:比較電路 230:緩衝電路 231、234、235:反相器 232:P型電晶體 233:N型電晶體 236:接腳 VDD:操作電壓 SIV:反相信號 IN:輸入信號 S311~S316:步驟
第1圖為本發明之操作系統的示意圖。 第2圖為本發明之輸入輸出電路的示意圖。 第3圖為本發明之輸入輸出電路的控制流程示意圖。 第4圖為本發明之操作系統的另一示意圖。
100:操作系統
110:感測電路
111:電阻
112:電容式感測器
120:微控制器
121、123、124:輸入輸出電路
122:處理電路
130:二極體
140、150:感應線圈
160:讀取電路
SD:感測信號
GND:接地源
SO:輸出信號
SRT:重置信號
SLH:閂鎖信號
VC:充電電壓
VD:放電電壓
SEX:外部信號
SRY:加載信號

Claims (10)

  1. 一種微控制器，耦接一感測電路，該感測電路產生一感測信號，該微控制器包括： 一處理電路，根據該感測信號，產生一輸出信號，其中當該輸出信號為一特定位準時，該處理電路致能一重置信號；以及 一輸入輸出電路，包括： 一閂鎖電路，閂鎖該輸出信號，用以產生一閂鎖信號；以及 一第一計數電路，當該重置信號被致能時，該第一計數電路開始調整一計數值，當該計數值等於一預設值時，該第一計數電路改變該閂鎖信號的位準。
  2. 如請求項1之微控制器，其中該感測電路具有一壓電感測器。
  3. 如請求項1之微控制器，其中當該重置信號被致能時，該第一計數電路計數一第一時脈信號的脈衝，用以調整該計數值。
  4. 如請求項3之微控制器，其中該閂鎖電路包括： 一D型正反器，包括一輸入端、一時脈端、一輸出端以及一設定端，該輸入端接收該輸出信號，該時脈端接收一第二時脈信號，該輸出端輸出該閂鎖信號，該設定端接收一溢位信號。
  5. 如請求項4之微控制器，其中當該計數值等於該預設值時，該第一計數電路致能該溢位信號，用以改變該閂鎖信號的位準。
  6. 如請求項4之微控制器，其中該處理電路致能該重置信號後，該處理電路離開一操作模式並進入一省電模式，在該操作模式下，該處理電路根據該感測信號，產生該輸出信號，在該省電模式下，該處理電路停止產生該輸出信號。
  7. 如請求項6之微控制器，其中在該操作模式下，該處理電路提供該第二時脈信號，在該省電模式下，該處理電路停止提供該第二時脈信號。
  8. 一種操作系統，包括： 一感測電路，用以產生一感測信號； 一微控制器，包括： 一處理電路，根據該感測信號，產生一輸出信號，其中當該輸出信號為一特定位準時，該處理電路致能一重置信號；以及 一輸入輸出電路，包括： 一閂鎖電路，閂鎖該輸出信號，用以產生一閂鎖信號；以及 一第一計數電路，當該重置信號被致能時，該第一計數電路開始調整一計數值，當該計數值等於一預設值時，該第一計數電路改變該閂鎖信號的位準； 一第一感應線圈，用以感測一外部信號，並將該閂鎖信號加載至該外部信號，用以產生一加載信號； 一二極體，耦接於該輸入輸出電路與該第一感應線圈之間； 一第二感應線圈，用以輸出該外部信號，並接收該加載信號；以及 一讀取電路，產生該外部信號，並根據該加載信號而動作。
  9. 如請求項8之操作系統，更包括： 一比較電路，比較該感測信號與一參考信號，用以產生一比較信號；以及 一第二計數電路，計算該比較信號由一初始位準到達一預設位準的時間，用以產生一計數結果； 其中該處理電路處理該計數結果，用以產生該輸出信號。
  10. 一種控制方法，適用於一輸入輸出電路，該輸入輸出電路包括一閂鎖電路以及一計數電路，該閂鎖電路閂鎖一輸出信號，用以產生一閂鎖信號，該控制方法包括： 設定一預設值，其中該預設值儲存於該計數電路中； 執行一計數操作，用以調整一計數值； 判斷該計數值是否大於該預設值； 當該計數值未大於該預設值時，不致能一溢位信號；以及 當該計數值大於該預設值時，致能該溢位信號，用以改變該閂鎖信號的位準。
TW110115512A 2021-04-29 2021-04-29 微控制器、操作系統及控制方法 TWI778601B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110115512A TWI778601B (zh) 2021-04-29 2021-04-29 微控制器、操作系統及控制方法
US17/708,689 US11700003B2 (en) 2021-04-29 2022-03-30 Microcontroller, operation system and control method thereof
CN202210330388.6A CN115268614A (zh) 2021-04-29 2022-03-31 微控制器、操作系统及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110115512A TWI778601B (zh) 2021-04-29 2021-04-29 微控制器、操作系統及控制方法

Publications (2)

Publication Number Publication Date
TWI778601B true TWI778601B (zh) 2022-09-21
TW202242606A TW202242606A (zh) 2022-11-01

Family

ID=83758590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115512A TWI778601B (zh) 2021-04-29 2021-04-29 微控制器、操作系統及控制方法

Country Status (3)

Country Link
US (1) US11700003B2 (zh)
CN (1) CN115268614A (zh)
TW (1) TWI778601B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040210780A1 (en) * 2003-04-03 2004-10-21 Renesas Technology Corp. Micro controller unit
TW200935302A (en) * 2007-11-30 2009-08-16 Microchip Tech Inc Enhanced microprocessor or microcontroller
TWI356306B (en) * 2003-11-26 2012-01-11 Analog Devices Inc A method for placing a device in a selected mode o
TW201716926A (zh) * 2015-11-10 2017-05-16 英特爾公司 動態最佳化處理器之電源管理操作參數

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393870B2 (en) * 2018-12-18 2022-07-19 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040210780A1 (en) * 2003-04-03 2004-10-21 Renesas Technology Corp. Micro controller unit
TWI356306B (en) * 2003-11-26 2012-01-11 Analog Devices Inc A method for placing a device in a selected mode o
TW200935302A (en) * 2007-11-30 2009-08-16 Microchip Tech Inc Enhanced microprocessor or microcontroller
TW201716926A (zh) * 2015-11-10 2017-05-16 英特爾公司 動態最佳化處理器之電源管理操作參數

Also Published As

Publication number Publication date
US11700003B2 (en) 2023-07-11
TW202242606A (zh) 2022-11-01
US20220352895A1 (en) 2022-11-03
CN115268614A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US7233213B2 (en) Oscillator of semiconductor device
US7459983B2 (en) Temperature detecting semiconductor device
KR100965198B1 (ko) 웨이크-업 리셋 회로
US7180211B2 (en) Temperature sensor
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
JP2014068124A (ja) 半導体装置
US5959487A (en) Integrated circuit with speed detector
CN103871459A (zh) 降低存储器器件的功率消耗
TWI778601B (zh) 微控制器、操作系統及控制方法
US6765432B2 (en) Semiconductor device with a low-power operation mode
US20110032776A1 (en) Memory circuit and voltage detection circuit including the same
US10631248B2 (en) Mid-cycle adjustment of internal clock signal timing
KR20130050853A (ko) 초기화신호 생성회로를 포함하는 반도체 메모리 장치
US7795932B2 (en) Reset signal generator and a method for generating reset signal of a semiconductor integrated circuit
US9030246B2 (en) Semiconductor device
US7768866B2 (en) Method and system for preventing noise disturbance in high speed, low power memory
US7012846B2 (en) Sense amplifier for a memory array
JP2830799B2 (ja) 半導体集積回路装置
JP2001036008A (ja) 半導体集積回路
CN103413568A (zh) 参考电压提供电路
US11784635B1 (en) Control circuit and operation system
US11327598B1 (en) Touch detection circuit chip with reduced power consumption
TWI844207B (zh) 非揮發性記憶體及其電壓偵測電路
TWI792864B (zh) 測試系統以及測試方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent