CN115268614A - 微控制器、操作系统及控制方法 - Google Patents

微控制器、操作系统及控制方法 Download PDF

Info

Publication number
CN115268614A
CN115268614A CN202210330388.6A CN202210330388A CN115268614A CN 115268614 A CN115268614 A CN 115268614A CN 202210330388 A CN202210330388 A CN 202210330388A CN 115268614 A CN115268614 A CN 115268614A
Authority
CN
China
Prior art keywords
signal
circuit
output
latch
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210330388.6A
Other languages
English (en)
Inventor
张图尹
蔡德宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN115268614A publication Critical patent/CN115268614A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Saccharide Compounds (AREA)
  • Control By Computers (AREA)

Abstract

一种微控制器、操作系统及控制方法。所述微控制器耦接一感测电路。感测电路产生一感测信号。微控制器包括一处理电路以及一输入输出电路。处理电路根据感测信号，产生一输出信号。当输出信号为一特定电平时，处理电路使能一重置信号。输入输出电路包括一闩锁电路以及一计数电路。闩锁电路闩锁输出信号，用以产生一闩锁信号。当重置信号被使能时，计数电路开始调整一计数值。当计数值等于一预设值时，计数电路改变闩锁信号的电平。

Description

微控制器、操作系统及控制方法
技术领域
本发明有关于一种微控制器、操作系统及控制方法，特别是有关于一种具有可程序化时间回复(programmable time recovery)功能的输入输出电路的微控制器。
背景技术
随着科技的进步，电子装置的种类及功能愈来愈多。一般而言，电子装置的内部具有许多电子元件。大部分的电子元件可能操作于一操作模式或是一省电模式。在操作模式下，电子元件正常动作。然而，当电子元件进入一省电模式时，电子元件暂停动作。此时，电子元件的输出信号可能固定在一特定电平。当电子元件的输出信号长时间固定于同一电平时，可能造成后续的电路无法正常动作。
发明内容
本发明的一实施例提供一种微控制器，耦接一感测电路。感测电路产生一感测信号。本发明的微控制器包括一处理电路以及一输入输出电路。处理电路根据感测信号，产生一输出信号。当输出信号为一特定电平时，处理电路使能一重置信号。输入输出电路包括一闩锁电路以及一计数电路。闩锁电路闩锁输出信号，用以产生一闩锁信号。当重置信号被使能时，计数电路开始调整一计数值。当计数值等于一预设值时，计数电路改变闩锁信号的电平。
本发明另提供一种操作系统，包括一感测电路、一微控制器、一第一感应线圈、一二极管、一第二感应线圈以及一读取电路。感测电路用以产生一感测信号。微控制器包括一处理电路以及一输入输出电路。处理电路根据感测信号，产生一输出信号。当输出信号为一特定电平时，处理电路使能一重置信号。输入输出电路包括一闩锁电路以及一计数电路。闩锁电路闩锁输出信号，用以产生一闩锁信号。当重置信号被使能时，计数电路开始调整一计数值。当计数值等于一预设值时，计数电路改变闩锁信号的电平。第一感应线圈用以感测一外部信号，并将闩锁信号加载至外部信号，用以产生一加载信号。二极管耦接于输入输出电路与第一感应线圈之间。第二感应线圈用以输出外部信号，并接收加载信号。读取电路产生外部信号，并根据加载信号而动作。
本发明还提供一种控制方法，适用于一输入输出电路。输入输出电路包括一闩锁电路以及一计数电路。闩锁电路闩锁一输出信号，用以产生一闩锁信号。本发明的控制方法包括，设定一预设值，其中预设值存储于计数电路中；执行一计数操作，用以调整一计数值；判断计数值是否大于预设值；当计数值未大于预设值时，不使能一溢位信号；以及当计数值大于预设值时，使能溢位信号，用以改变闩锁信号的电平。
本发明的控制方法可经由本发明的微控制器及操作系统来实作，其为可执行特定功能的硬件或固件，亦可以通过程序码方式收录于一存储介质中，并结合特定硬件来实作。当程序码被电子装置、处理器、电脑或机器载入且执行时，电子装置、处理器、电脑或机器变成用以实行本发明的微控制器或操作系统。
附图说明
图1为本发明的操作系统的示意图。
图2为本发明的输入输出电路的示意图。
图3为本发明的输入输出电路的控制流程示意图。
图4为本发明的操作系统的另一示意图。
附图标号：
100、400：操作系统
110、410：感测电路
111：电阻
112：电容式感测器
120、420：微控制器
121、123、124、421、423、424：输入输出电路
122、422：处理电路
130、430：二极管
140、150、440、450：感应线圈
160、460：读取电路
SD：感测信号
GND：接地源
SO：输出信号
SRT：重置信号
SLH：闩锁信号
VC：充电电压
VD：放电电压
SEX：外部信号
SRY：加载信号
210：闩锁电路
220、426：计数电路
211：D型正反器
OC：溢位信号
CLK1、CLK2：时钟信号
TCNT：计数值
TOUT：预设值
221：暂存器
222：计数器
223、425：比较电路
230：缓冲电路
231、234、235：反相器
232：P型晶体管
233：N型晶体管
236：接脚
VDD：操作电压
SIV：反相信号
IN：输入信号
S311～S316：步骤
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的操作系统的示意图。如图1所示，操作系统100包括一感测电路110、一微控制器120、一二极管130、感应线圈140、150以及一读取电路160。感测电路110用以产生一感测信号SD。在一可能实施例中，感测电路110具有一感测器，用以感测一特定状态的变化，如温度状态、声音状态、光线状态、压力状态。本发明并不限定感测电路110的架构。在本实施例中，感测电路110包括一电阻111以及一电容式感测器112。电阻111与电容式感测器112串联于微控制器120与一接地源GND之间。当外部环境的物理现象产生变化时，电容式感测器112的容值产生相对应的变化量。在一可能实施例中，电容式感测器112为一压电感测器。
微控制器120包括一输入输出(input/output)电路121以及一处理电路122。处理电路122根据感测信号SD，产生一输出信号SO。在本实施例中，当输出信号SO为一特定电平(如一高电平或是一低电平)时，处理电路122使能一重置信号SRT。在使能重置信号SRT后，处理电路122可能离开一操作模式并进入一省电(power down)模式。在省电模式下，处理电路122为闲置状态(idle)。因此，处理电路122停止提供输出信号SO。在其它实施例中，当处理电路122接收到一唤醒信号(未显示)时，处理电路122离开省电模式，并进入操作模式。在操作模式下，处理电路122再度根据感测信号SD，产生输出信号SO。本发明并不限定处理电路122的架构。在一可能实施例中，处理电路122为一中央处理器(CPU)。
输入输出电路121闩锁输出信号SO，用以产生一闩锁信号SLH。在本实施例中，当重置信号SRT被使能时，输入输出电路121执行一计数操作。当输入输出电路121执行计数操作的时间达一预设时间时，输入输出电路121改变闩锁信号SLH的电平。在一可能实施例中，预设时间由处理电路122所设定。
在本实施例中，每当处理电路122产生输出信号SO后，处理电路122进入一省电模式。在省电模式下，处理电路122为闲置状态。此时，由于输出信号SO暂存于输入输出电路121中，故即使处理电路122为闲置状态，输入输出电路121仍可维持闩锁信号SLH的电平。然而，如果闩锁信号SLH长时间维持在一特定电平时，后续的电路将发生误动作，因此，在进入省电模式前，处理电路122判断输出信号SO的电平是否等于一特定电平(如一高电平或是一低电平)。当输出信号SO的电平等于一特定电平时，处理电路122使能一重置信号SRT。输入输出电路121执行一计数操作，并在完成计数操作后，改变闩锁信号SLH的电平。
举例而言，如果特定电平为一低电平时，则处理电路122在输出低电平的输出信号SO后，处理电路122便使能重置信号SRT，并进入省电模式。此时，输入输出电路121执行一计数操作，并在完成计数操作后，改变闩锁信号SLH的电平。因此，闩锁信号SLH不会长时间维持在低电平。在此例中，处理电路122在输出高电平的输出信号SO后，处理电路122进入省电模式，但不使能重置信号SRT。因此，输入输出电路121停止执行一计数操作。
在其它实施例中，处理电路122不判断输出信号SO的电平是否等于一特定电平。在此例中，不论输出信号SO为高电平或低电平，每当处理电路122产生一输出信号SO后，处理电路122便立即使能重置信号SRT，并进入省电模式。当重置信号SRT被使能时，输入输出电路121执行一计数操作。当输出电路121执行计数操作的时间达一预设时间时，输入输出电路121改变闩锁信号SLH的电平。因此，闩锁信号SLH不会长时间维持在高电平或低电平。
在其它实施例中，微控制器120还包括一输入输出电路123。在此例中，处理电路122提供一充电电压VC予输入输出电路123。输入输出电路123输出充电电压VC予感测电路110，用以对电容式感测器112充电。处理电路122根据电容式感测器112的电压变化(即感测信号SD)，得知一特定状态的变化量。
在一些实施例中，微控制器120还包括一输入输出电路124。输入输出电路124耦接感测电路110，用以接收感测信号SD。输入输出电路124提供感测信号SD予处理电路122。处理电路122根据感测信号SD，得知外部环境的一特定状态的变化量。在其它实施例中，处理电路122提供一放电电压VD予输入输出电路124。输入输出电路124输出放电电压VD予感测电路110，用以释放电容式感测器112的电荷。
在其它实施例中，微控制器120还包括一汇流排(未显示)。该汇流排耦接于处理电路122与输入输出电路121、123及124之间。在此例中，处理电路122通过该汇流排，与输入输出电路121、123及124进行信号或电压传输。在一些实施例中，该汇流排具有许多传输路径(未显示)。每一传输路径耦接于一输入输出电路(121、123或124)与处理电路122之间。
二极管130耦接于输入输出电路121与感应线圈140之间。二极管130的阴极(cathode)耦接输入输出电路121。二极管130的阳极(anode)耦接感应线圈140。本发明并不限定二极管130的种类。在一可能实施例中，二极管130为一齐纳二极管。
感应线圈140感测一外部信号SEX，并将闩锁信号SLH加载(carry)至外部信号SEX，用以产生一加载信号SRY。在一可能实施例中，感应线圈140根据闩锁信号SLH，改变外部信号SEX的振幅。改变后的信号为加载信号SRY。另外，感应线圈150输出外部信号SEX，并接收加载信号SRY。在一可能实施例中，感应线圈140及150均为天线(antenna)。
读取电路160产生外部信号SEX，并通过感应线圈150输出外部信号SEX。在本实施例中，读取电路160也通过感应线圈150，接收加载信号SRY。在此例中，读取电路160根据加载信号SRY而动作。读取电路160可能解码加载信号SRY，用以得知一特定状态的变化量，再根据变化量，再进行一相对应的动作，如调整喇叭的音量、呈现一画面、或是调整一光源的亮度。
在一些实施例中，感测电路110、微控制器120、二极管130及感应线圈140整合成一周边输入装置，如鼠标、触控面板。为了得知外部环境的一特定状态的变化，微控制器120解码感测信号SD，用以产生输出信号SO。因此，微控制器120的功耗很大。为了减少功耗，微控制器120在产生输出信号SO后，微控制器120立即进入一省电模式。在省电模式下，微控制器120为闲置状态。当微控制器120接收到一唤醒信号时，微控制器120离开省电模式并进入操作模式。在操作模式下，微控制器120解码感测信号SD，用以产生新的输出信号SO。在产生新的输出信号SO后，微控制器120再度进入省电模式。
图2为本发明的输入输出电路121的示意图。如图2所示，输入输出电路121包括一闩锁电路210以及一计数电路220。闩锁电路210闩锁输出信号SO，用以产生闩锁信号SLH。在本实施例中，闩锁电路210包括一D型正反器211。D型正反器211包括一输入端D、一时钟端CK、一输出端Q以及一设定端SET。输入端D接收输出信号SO。时钟端CK接收一时钟信号CLK2。输出端Q输出闩锁信号SLH。设定端SET接收一溢位信号OC。
本发明并不限定时钟信号CLK2的来源。在一可能实施例中，时钟信脉CLK2由处理电路122提供。在此例中，当处理电路122操作于一操作模式时，处理电路122提供时钟信脉CLK2予D型正反器211。因此，D型正反器211根据时钟信脉CLK2，读取输出信号SO。举例而言，每当时钟信脉CLK2由一第一电平变化至一第二电平时，D型正反器211被触发。因此，D型正反器211读取输出信号SO，并将读取结果作为闩锁信号SLH。然而，当处理电路122操作于一省电模式时，处理电路122停止提供时钟信脉CLK2予D型正反器211。此时，D型正反器211维持闩锁信号SLH的电平。闩锁信号SLH可能被维持在高电平或低电平。
在其它实施例中，时钟信号CLK2由一时钟产生电路(未显示)提供。在此例中，当处理电路122进入一操作模式时，处理电路122使能该时钟产生电路。因此，时钟产生电路产生时钟信号CLK2。然而，当处理电路122进入一省电模式时，处理电路122不使能时钟产生电路。因此，时钟产生电路停止提供时钟信号CLK2。在一些实施例中，时钟产生电路可能整合于输入输出电路121之中，或独立于输入输出电路121之外。
计数电路220耦接闩锁电路210，并接收重置信号SRT。当重置信号SRT被使能，计数电路220执行一计数操作。在一可能实施例中，计数电路220计数一时钟信号CLK1的脉冲数量，并根据计数结果调整一计数值TCNT。在此例中，当处理电路122进入操作模式以及省电模式时，时钟信号CLK1的频率维持不变。因此，即使处理电路122进入省电模式，计数电路220仍可正常运作。另外，当处理电路122进入操作模式时，时钟信号CLK1的频率小于时钟信号CLK2的频率。然而，当处理电路122进入省电模式时，时钟信号CLK1的频率大于时钟信号CLK2的频率。
当计数值TCNT等于预设值TOUT时，表示计数电路220执行计时操作的时间达一预设时间。因此，计数电路220改变闩锁信号SLH的电平。本发明并不限定计数电路220如何改变闩锁信号SLH的电平。在本实施例中，当计数值TCNT等于预设值TOUT时，计数电路220使能溢位信号OC。由于D型正反器211的设定端SET接收溢位信号OC，故当溢位信号OC被使能时，D型正反器211改变闩锁信号SLH的电平。此时，闩锁信号SLH可能由一低电平变化至一高电平。在其它实施例中，当溢位信号OC提供予D型正反器211的一清除端(未显示)时，则在溢位信号OC被使能时，D型正反器211改变闩锁信号SLH的电平。此时，闩锁信号SLH可能由一高电平变化至一低电平。
在本实施例中，为了减少处理电路122的功耗，在处理电路122产生输出信号SO后，处理电路122进入一省电模式。此时，由于处理电路122不再提供时钟信号CLK2，故闩锁信号SLH的电平维持不变。然而，当闩锁信号SLH的电平长时间不变时，可能影响后续电路的运作。因此，处理电路122在进入省电模式前，先判断输出信号SO是否等于一特定电平。如果输出信号SO等于特定电平时，处理电路122使能重置信号SRT。在使能重置信号SRT后，处理电路122进入省电模式。此时，由于重置信号SRT被使能，故计数电路220开始调整计数值TCNT。当计数值TCNT等于预设值TOUT时，计数电路220改变闩锁信号SLH的电平，如由一低电平变化至一高电平，或是由一高电平变化至一低电平。
本发明并不限定计数电路220的架构。在本实施例中，计数电路220包括一暂存器221、一计数器(counter)222以及一比较电路223。暂存器221用以存储预设值TOUT。在一可能实施例中，处理电路122写入预设值TOUT至暂存器221中。
计数器222计数时钟信号CLK1的脉冲数量，用以产生一计数结果，并将计数结果作为计数值TCNT。在本实施例中，当重置信号SRT被使能时，计数器222重置计数值TCNT，使得计数值TCNT等于一初始值，如0。然后，计数器222再根据时钟信号CLK1的脉冲数量，改变计数值TCNT。
比较电路223比较计数值TCNT及预设值TOUT。当计数值TCNT大于预设值TOUT时，比较电路223使能溢位信号OC。此时，溢位信号OC可能等于一高电平。然而，当计数值TCNT未大于预设值TOUT时，比较电路223不使能溢位信号OC。此时，溢位信号OC可能等于一低电平。
在其它实施例中，输入输出电路121还包括一缓冲电路230。缓冲电路230包括反相器231、234、235、一P型晶体管232以及一N型晶体管233。反相器231反相闩锁信号SLH，用以产生一反相信号SIV。当闩锁信号SLH为一低电平时，反相信号SIV为一高电平。因此，N型晶体管233导通。此时，一接脚236的电压等于接地源GND的电压，如0V。然而，当闩锁信号SLH为一高电平时，反相信号SIV为一低电平。因此，P型晶体管232导通。此时，接脚236的电压等于一操作电压VDD。
反相器234的输入端耦接接脚236。反相器234的输出端耦接反相器235的输入端。反相器235的输出端提供一输入信号IN。在一可能实施例中，反相器235提供输入信号IN予处理电路122。在此例中，处理电路122根据输入信号IN，处理感测信号SD，用以产生输出信号SO。
在一些实施例中，缓冲电路230可省略。当缓冲电路230被省略时，D型正反器211的输出端Q直接耦接二极管130的阴极。当输入输出电路121具有缓冲电路230时，则接脚236耦接二极管130的阴极。
图3为本发明的输入输出电路121的控制流程示意图。首先，设定一预设值TOUT(步骤S311)。在一可能实施例中，预设值TOUT由处理电路122提供。在此例中，处理电路122写入预设值TOUT于暂存器221中。
接着，执行一计数操作，用以调整计数值TCNT(步骤S312)。在一可能实施例中，当处理电路122使能重置信号SRT时，计数器222开始执行一计数操作。在此例中，每当处理电路122提供一输出信号SO予闩锁电路210时，处理电路122根据输出信号SO，决定是否使能重置信号SRT。当输出信号SO的电平等于特定电平时，处理电路122使能重置信号SRT。在使能重置信号SRT后，处理电路122进入一省电模式。然而，当输出信号SO的电平不等于特定电平时，处理电路122不使能重置信号SRT。此时，处理电路122也会进入省电模式。在此例中，由于处理电路122不使能重置信号SRT，故计数器222不执行计数操作。在其它实施例中，处理电路122不判断输出信号SO的电平是否等于特定电平。在此例中，每当处理电路122提供输出信号SO予闩锁电路210时，处理电路122立即使能重置信号SR，用以命令计数器222执行计数操作。
接着，判断计数值TCNT是否大于预设值TOUT(步骤S313)。当计数值TCNT未大于预设值TOUT时，比较电路223不使能溢位信号OC(步骤S314)，并回到步骤S312，继续执行计数操作。然而，当计数值TCNT大于预设值TOUT时，比较电路223使能溢位信号OC(步骤S315)。因此，改变闩锁信号SLH的电平(步骤S316)。在一可能实施例中，闩锁信号SLH的电平可能由一低电平改变至一高电平，或是由一高电平改变至一低电平。
在一些实施例中，当处理电路122进入一操作模式时，输入输出电路121执行步骤S311，用以存储预设值TOUNT。在操作模式下，输入输出电路121闩锁处理电路122所产生的输出信号SO，并输出闩锁信号SLH。此时，闩锁信号SLH等于输出信号SO。
在处理电路122离开操作模式并进入省电模式时，输入输出电路121开始执行步骤S312。在省电模式下，由于处理电路122停止产生输出信号SO，故输入输出电路121根据处理电路122在进入省电模式前所提供的最后一输出信号的电平，维持闩锁信号SLH的电平。如果闩锁信号SLH长时间维持在一特定电平时，后续的电路可能误动作。因此，处理电路122在进入省电模式前，使能重置信号SRT，用以命令输入输出电路121在一预设时间后，改变闩锁信号SLH的电平。
图4为本发明的操作系统的另一示意图。如图所示，操作系统400包括一感测电路410、一微控制器420、一二极管430、感应线圈440、450以及一读取电路460。由于感测电路410、二极管430、感应线圈440、450以及读取电路460的特性相似于图1的感测电路110、二极管130、感应线圈140、150以及读取电路160的特性，故不再赘述。
微控制器420包括输入输出电路421、423、424、一处理电路422、一比较电路425以及一计数电路426。输入输出电路421接收输出信号SO及重置信号SRT。输入输出电路421闩锁输出信号SO，用以产生闩锁信号SLH。当重置信号SRT被使能时，输入输出电路421改变闩锁信号SLH的电平。由于输入输出电路421的特性相似于图1的输入输出电路121，故不再赘述。
处理电路422通过输入输出电路423，输出充电电压VC予感测电路410。输入输出电路424接收感测信号SD，并提供感测信号SD予比较电路425。比较电路425比较感测信号SD与一参考信号vref，用以产生一比较信号SCM。本发明并不限定比较电路425的架构。在一可能实施例中，比较电路425为一类比比较器(analog comparator；ACMP)。计数电路426计算比较信号SCM由一初始电平到达一预设电平的时间，用以产生一计数结果。在产生计数结果后，计数电路426发出一中断信号INT。处理电路422根据中断信号INT，读取并处理计数电路426所产生的计数结果，用以产生输出信号SO。在此例中，由于计数电路426所产生的计数结果与感测信号SD有关，而感测信号SD与外部环境的物理量的变化有关，故处理电路422根据计数电路426所产生的计数结果，便可推得外部环境的物理量。
在其它实施例中，微控制器420还包括存储器427及428。存储器427为一非易失性存储器，如只读存储器(Read Only Memory；ROM)。存储器428为一易失性存储器，如一静态随机存取存储器(SRAM)。微控制器420根据存储器427及428所存储的程序码而动作。
本发明的控制方法，或特定型态或其部分，可以以程序码的型态存在。程序码可存储于实体存储介质，如软盘、光盘、硬盘、或是任何其他机器可读取(如电脑可读取)的存储介质，亦或不限于外在形式的电脑程序产品，其中，当程序码被机器，如电脑载入且执行时，此机器变成用以参与本发明的输入输出电路。程序码也可通过一些传送介质，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的输入输出电路。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域的技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。虽然“第一”、“第二”等术语可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语只是用以区分一个元件和另一个元件。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视本申请的权利要求所界定者为准。

Claims (10)

1.一种微控制器，其特征在于，耦接一感测电路，所述感测电路产生一感测信号，所述微控制器包括：
一处理电路，根据所述感测信号，产生一输出信号，其中当所述输出信号为一特定电平时，所述处理电路使能一重置信号；以及
一输入输出电路，包括：
一闩锁电路，闩锁所述输出信号，用以产生一闩锁信号；以及
一第一计数电路，当所述重置信号被使能时，所述第一计数电路开始调整一计数值，当所述计数值等于一预设值时，所述第一计数电路改变所述闩锁信号的电平。
2.根据权利要求1所述的微控制器，其特征在于，所述感测电路具有一压电感测器。
3.根据权利要求1所述的微控制器，其特征在于，当所述重置信号被使能时，所述第一计数电路计数一第一时钟信号的脉冲，用以调整所述计数值。
4.根据权利要求3所述的微控制器，其特征在于，所述闩锁电路包括：
一D型正反器，包括一输入端、一时钟端、一输出端以及一设定端，所述输入端接收所述输出信号，所述时钟端接收一第二时钟信号，所述输出端输出所述闩锁信号，所述设定端接收一溢位信号。
5.根据权利要求4所述的微控制器，其特征在于，当所述计数值等于所述预设值时，所述第一计数电路使能所述溢位信号，用以改变所述闩锁信号的电平。
6.根据权利要求4所述的微控制器，其特征在于，所述处理电路使能所述重置信号后，所述处理电路离开一操作模式并进入一省电模式，在所述操作模式下，所述处理电路根据所述感测信号，产生所述输出信号，在所述省电模式下，所述处理电路停止产生所述输出信号。
7.根据权利要求6所述的微控制器，其特征在于，在所述操作模式下，所述处理电路提供所述第二时钟信号，在所述省电模式下，所述处理电路停止提供所述第二时钟信号。
8.一种操作系统，其特征在于，包括：
一感测电路，用以产生一感测信号；
一微控制器，包括：
一处理电路，根据所述感测信号，产生一输出信号，其中当所述输出信号为一特定电平时，所述处理电路使能一重置信号；以及
一输入输出电路，包括：
一闩锁电路，闩锁所述输出信号，用以产生一闩锁信号；以及
一第一计数电路，当所述重置信号被使能时，所述第一计数电路开始调整一计数值，当所述计数值等于一预设值时，所述第一计数电路改变所述闩锁信号的电平；
一第一感应线圈，用以感测一外部信号，并将所述闩锁信号加载至所述外部信号，用以产生一加载信号；
一二极管，耦接于所述输入输出电路与所述第一感应线圈之间；
一第二感应线圈，用以输出所述外部信号，并接收所述加载信号；以及
一读取电路，产生所述外部信号，并根据所述加载信号而动作。
9.根据权利要求8所述的操作系统，其特征在于，还包括：
一比较电路，比较所述感测信号与一参考信号，用以产生一比较信号；以及
一第二计数电路，计算所述比较信号由一初始电平到达一预设电平的时间，用以产生一计数结果；
其中所述处理电路处理所述计数结果，用以产生所述输出信号。
10.一种控制方法，其特征在于，适用于一输入输出电路，所述输入输出电路包括一闩锁电路以及一计数电路，所述闩锁电路闩锁一输出信号，用以产生一闩锁信号，所述控制方法包括：
设定一预设值，其中所述预设值存储于所述计数电路中；
执行一计数操作，用以调整一计数值；
判断所述计数值是否大于所述预设值；
当所述计数值未大于所述预设值时，不使能一溢位信号；以及
当所述计数值大于所述预设值时，使能所述溢位信号，用以改变所述闩锁信号的电平。
CN202210330388.6A 2021-04-29 2022-03-31 微控制器、操作系统及控制方法 Pending CN115268614A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110115512 2021-04-29
TW110115512A TWI778601B (zh) 2021-04-29 2021-04-29 微控制器、操作系統及控制方法

Publications (1)

Publication Number Publication Date
CN115268614A true CN115268614A (zh) 2022-11-01

Family

ID=83758590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210330388.6A Pending CN115268614A (zh) 2021-04-29 2022-03-31 微控制器、操作系统及控制方法

Country Status (3)

Country Link
US (1) US11700003B2 (zh)
CN (1) CN115268614A (zh)
TW (1) TWI778601B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7181635B2 (en) * 2000-03-13 2007-02-20 Analog Devices, Inc. Method for placing a device in a selected mode of operation
JP4152795B2 (ja) * 2003-04-03 2008-09-17 株式会社ルネサステクノロジ マイクロコントローラ
US8539210B2 (en) * 2007-11-30 2013-09-17 Microchip Technology Incorporated Context switching with automatic saving of special function registers memory-mapped to all banks
US9983644B2 (en) * 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US11393870B2 (en) * 2018-12-18 2022-07-19 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus

Also Published As

Publication number Publication date
US11700003B2 (en) 2023-07-11
US20220352895A1 (en) 2022-11-03
TW202242606A (zh) 2022-11-01
TWI778601B (zh) 2022-09-21

Similar Documents

Publication Publication Date Title
US10386875B2 (en) Bandgap reference circuit and sensor chip using the same
US7233213B2 (en) Oscillator of semiconductor device
US7459983B2 (en) Temperature detecting semiconductor device
US8847649B2 (en) Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit
US10915122B2 (en) Sensor chip using having low power consumption
KR20060127039A (ko) 웨이크-업 리셋 회로
US20050169078A1 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
US7372760B2 (en) Semiconductor device and entry into test mode without use of unnecessary terminal
CN115268614A (zh) 微控制器、操作系统及控制方法
US11758076B2 (en) Clock generator device, image processing chip, and clock signal calibration method
US10631248B2 (en) Mid-cycle adjustment of internal clock signal timing
US9030246B2 (en) Semiconductor device
US9294078B1 (en) Voltage-driver circuit with dynamic slew rate control
CN111382822A (zh) 芯片
US11327598B1 (en) Touch detection circuit chip with reduced power consumption
US8120983B2 (en) Semiconductor device having plurality of operation modes
US11784635B1 (en) Control circuit and operation system
CN110992866A (zh) 显示面板的驱动电路和电子设备的逻辑电路
CN103413568A (zh) 参考电压提供电路
KR20140127767A (ko) 반도체 장치
CN211653694U (zh) 芯片
CN103413567A (zh) 参考电压提供电路
CN219122665U (zh) 电源上电复位系统
CN109283966B (zh) 一种时钟电路及终端
CN116094509A (zh) 触摸状态检测电路、方法及电子系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination