CN108010556A - 一种用于精确定位大尺寸器件的小缺陷失效地址的方法 - Google Patents

一种用于精确定位大尺寸器件的小缺陷失效地址的方法 Download PDF

Info

Publication number
CN108010556A
CN108010556A CN201711182111.9A CN201711182111A CN108010556A CN 108010556 A CN108010556 A CN 108010556A CN 201711182111 A CN201711182111 A CN 201711182111A CN 108010556 A CN108010556 A CN 108010556A
Authority
CN
China
Prior art keywords
size device
small defect
accurately positioned
failure address
defect failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711182111.9A
Other languages
English (en)
Inventor
周莹
张顺勇
卢勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711182111.9A priority Critical patent/CN108010556A/zh
Publication of CN108010556A publication Critical patent/CN108010556A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种用于精确定位大尺寸器件的小缺陷失效地址的方法，所述方法包括如下步骤：步骤一，将有缺陷的样品处理到钨栓塞层，使用扫描电镜观察存在缺陷的区域器件表面结构；步骤二，扫描电镜记录大尺寸器件栅极/源极/漏极/衬底的表面电压衬度；步骤三，使用纳米点针台对大尺寸器件栅极和源极/漏极的两端进行电流量测，得到测量电流数据；步骤四，通过对比各测量电流数据，取电流最大的一组作为存在小缺陷失效地址。本发明用于精确定位大尺寸器件的小缺陷失效地址的新方法，能够克服传统分析方法在含有小缺陷的大尺寸器件精确定位中的困难，使得小缺陷的大尺寸器件失效位置的定位更加精确，便捷。

Description

一种用于精确定位大尺寸器件的小缺陷失效地址的方法
技术领域
本发明涉及一种用于精确定位大尺寸器件的小缺陷失效地址的方法，涉及3DNAND存储器失效分析技术领域。
背景技术
随着半导体技术的发展，提出了各种半导体存储器件。相对于常规存储装置如磁存储器件，半导体存储器件具有访问速度快、存储密度高等优点。这当中，NAND结构正受到越来越多的关注。为进一步提升存储密度，出现了多种三维(3D)NAND器件。
失效分析对于3D NAND半导体技术的发展具有举足轻重的作用。失效分析过程中，对于常规的失效器件通常采用以下方式进行缺陷分析：1)采用热点分析(Hotspot)确定失效位置；2)通过扫描电子显微镜(SEM)从顶层金属层(top metal)到钨栓塞层(CT)逐层观察失效位置的形貌及电压衬度(Voltage Contrast)以确定失效器件(device)；3)聚焦离子束(FIB)制样；4)透射电子显微镜(TEM)观察失效器件的截面形貌(Cross Section)确定失效器件的具体失效位置。然而，针对含有小缺陷的大尺寸(large Channel width)器件精确定位问题，以上方法已经不能满足分析要求。原因是失效的缺陷通常很小，而观察的范围又过大，这种状况会导致分析工程师无法集中精力观察目标位置，容易错失掉缺陷，导致成功率较低。
因此，开发一种有效的针对含有微小缺陷的大尺寸器件进行精确定位的新方法具有非常重要的现实意义。
发明内容
为了解决上述技术问题，本发明的目的是设计一种新型的借助于纳米点针台的，对含有小缺陷的大尺寸器件进行精确定位的方法。
根据本发明的一个方面，提供了一种用于精确定位大尺寸器件的小缺陷失效地址的方法，包含以下步骤：
步骤一，将有缺陷的样品处理到钨栓塞层，使用扫描电镜观察存在缺陷的区域器件表面结构；
步骤二，扫描电镜记录大尺寸器件栅极/源极/漏极/衬底的表面电压衬度；
步骤三，使用纳米点针台对大尺寸器件栅极和源极/漏极的两端进行电流量测，得到测量电流数据；
步骤四，通过对比各测量电流数据，取电流最大的一组作为存在小缺陷失效地址。
优选的，其中，所述将有缺陷的样品处理到钨栓塞层包括如下过程：
使用反应离子刻蚀机将所述样品从上表面进行处理，去除样品上表面的钝化层；
使用硝酸和盐酸去除所述样品中的金属层；
使用研磨方法去除氧化层。
优选的，所述研磨方法为化学机械研磨法。
优选的，所述栅极具有亮电压衬度。
优选的，所述电流量测的过程如下：将纳米点针台的一端扎在栅极端对应的钨栓塞上，另一端扎在源极或漏极对应的每一个钨栓塞上，测试其一一对应的电流数据。
优选的，所述方法进一步包括如下步骤：
步骤五，通过聚焦离子束将所述失效地址切截面制成超薄样品，然后通过透射电子显微镜观察失效缺陷。
本发明的用于精确定位大尺寸器件的小缺陷失效地址的新方法，能够克服传统分析方法在含有小缺陷的大尺寸器件精确定位中的困难，使得小缺陷的大尺寸器件失效位置的定位更加精确，便捷。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为不存在器件缺陷的大尺寸器件正视图；
图2为不存在器件缺陷的大尺寸器件俯视图；
图3为本发明使用纳米点针台对失效器件进行电流量测的正视图；
图4为本发明使用纳米点针台对失效器件进行电流量测的俯视图；
图5为本发明使用纳米点针台对失效器件进行电流量测的过程示意图；
图6为本发明使用纳米点针台对失效器件进行电流量测的结果示意图；
图7为本发明精确定位失效地址后制作TEM薄片示意图；
图8为本发明的一种用于精确定位大尺寸器件的小缺陷失效地址的方法流程图。
具体实施方式
下文将参照附图更充分地描述本发明的实施例，本发明的优选实施例在附图中示出。然而，本发明可以以不同的方式实施，而不应被解释为仅限于此处所述的实施例。在整个说明书中相同的附图标记始终指代相同的元件。
应当理解，虽然这里可使用术语第一、第二等描述各种元件，但这些元件不应受限于这些术语。这些术语用于使一个元件区别于另一个元件。例如，第一元件可以称为第二元件，类似地，第二元件可以称为第一元件，而不背离本发明的范围。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任意及所有组合。
应当理解，当称一个元件在另一元件“上”、“连接到”或“耦合到”另一元件时，它可以直接在另一元件上或者连接到或耦合到另一元件，或者还可以存在插入的元件。相反，当称一个元件“直接在”另一元件上或者“直接连接到”或“直接耦合到”另一元件时，不存在插入的元件。其他的用于描述元件之间关系的词语应当以类似的方式解释(例如，“在...之间”相对于“直接在...之间”、“相邻”相对于“直接相邻”等)。这里当称一个元件在另一元件上时，它可以在另一元件上或下，直接耦合到另一元件，或者可以存在插入的元件，或者元件可以通过空隙或间隙分隔开。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。还应当理解，术语“包括”、“包括”、“包括”和/或“包括”，当在此处使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他的特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
本发明设计的解决方案原理如下：
1)如图1所示，为不存在器件缺陷的大尺寸器件正视图，图2为不存在器件缺陷的大尺寸器件俯视图。不存在缺陷的大尺寸器件的栅极1不会出现亮电压衬度。图中2为钨栓塞(CT)，通常钨栓塞2形成大尺寸器件的源极/漏极。
针对器件小缺陷为小短路的情况，扫描电镜记录大尺寸器件的栅极/源极/漏极/衬底(Gate/Source/Drain/Bulk)的表面电压衬度(Voltage Contrast),可观察到栅极存在亮电压衬度。
2)借助于纳米点针台对失效器件进行电流量测。采取两根针进行量测，一端扎栅极，一端扎源极或漏极(即CT，也就是图中的钨栓塞2)进行电流量测。图3为纳米点针台对失效器件进行电流量测的正视图，图4为纳米点针台对失效器件进行电流量测的俯视图。
3)如图5所示，扎在栅极上的一个纳米点针10始终不动，而另一个纳米点针11依次扎在不同的CT位置，从而测得不同的电流量测结果，如图6所示。其中，N+1代表第N个测量位置下方的第一个测量点位，N-1代表第N个测量位置上方的第一个测量点位，其余依次类推。存在小缺陷的两端电流会较大(针对钨栓塞底部没有硅化合物这一类产品)。通过比较电流，其中电流最大的位置(图中为第N个测量位置)即为缺陷位置，如此即可精确定位大尺寸器件的小缺陷的缺陷位置。
4)精确定位失效地址后，如图7所示，再通过聚焦离子束切截面制成超薄样品，最后通过透射电子显微镜(TEM)观察失效缺陷。
具体的，如图8所示，本发明的方法步骤如下：
S1、将有缺陷(Defect)的样品处理到钨栓塞层，扫描电镜观察存在缺陷的区域器件表面结构。
其中，所述将有缺陷(Defect)的样品处理到钨栓塞层包括如下过程：
S11、使用RIE(Reactive Ion Etching，反应离子刻蚀机)机台将失效样品从上表面进行处理，去除样品上表面的钝化层；
S12、使用硝酸和盐酸去除失效样品中的金属层；
S13、使用传统研磨方法(例如化学机械研磨)去除氧化层。
S2、扫描电镜记录大尺寸器件栅极/源极/漏极/衬底的表面电压衬度,栅极出现亮的电压衬度，说明多晶硅层(Poly)与源极/漏极(Source/Drain)钨栓塞层短路；
S3、使用纳米点针台进行电流量测，一端扎在栅极端对应的钨栓塞上，另一端扎在源极或漏极对应的每一个钨栓塞上，测试其一一对应电流数据(针对栅/源/漏极钨栓塞底部没有硅化合物这一类产品，其钨栓塞层与有源区接触阻值比钠米针阻值大，可忽略钠米针阻值)；
S4、通过对比各测量电流数据，电流最大的一组，即为存在小短路的精确地址；
S5、精确定位失效地址后，再通过聚焦离子束切截面制成超薄样品，最后通过透射电子显微镜观察失效缺陷。
需要强调的是，按照以上方法测试时，针的接触阻值小于200欧姆，钨栓塞接触阻值为1000欧姆。经过计算，以上方法测试所得的电流值会有较明显差异。
以上步骤即可克服大尺寸器件的小缺陷无法精确定位的困难。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是，包含以下步骤：
步骤一，将有缺陷的样品处理到钨栓塞层，使用扫描电镜观察存在缺陷的区域器件表面结构；
步骤二，扫描电镜记录大尺寸器件栅极/源极/漏极/衬底的表面电压衬度；
步骤三，使用纳米点针台对大尺寸器件栅极和源极/漏极的两端进行电流量测，得到测量电流数据；
步骤四，通过对比各测量电流数据，取电流最大的一组作为存在小缺陷失效地址。
2.根据权利要求1所述的一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是：
其中，所述将有缺陷的样品处理到钨栓塞层包括如下过程：
使用反应离子刻蚀机将所述样品从上表面进行处理，去除样品上表面的钝化层；
使用硝酸和盐酸去除所述样品中的金属层；
使用研磨方法去除氧化层。
3.根据权利要求2所述的一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是：
所述研磨方法为化学机械研磨法。
4.根据权利要求1所述的一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是：
所述栅极具有亮电压衬度。
5.根据权利要求1所述的一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是：
所述电流量测的过程如下：将纳米点针台的一端点针扎在栅极端对应的钨栓塞上，另一端点针扎在源极或漏极对应的每一个钨栓塞上，测试其一一对应的电流数据。
6.根据权利要求1所述的一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是：
所述方法进一步包括如下步骤：
步骤五，通过聚焦离子束将所述失效地址切截面制成超薄样品，然后通过透射电子显微镜观察失效缺陷。
7.根据权利要求1所述的一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是：
所述纳米点针台的点针的接触阻值小于200欧姆。
CN201711182111.9A 2017-11-23 2017-11-23 一种用于精确定位大尺寸器件的小缺陷失效地址的方法 Pending CN108010556A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711182111.9A CN108010556A (zh) 2017-11-23 2017-11-23 一种用于精确定位大尺寸器件的小缺陷失效地址的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711182111.9A CN108010556A (zh) 2017-11-23 2017-11-23 一种用于精确定位大尺寸器件的小缺陷失效地址的方法

Publications (1)

Publication Number Publication Date
CN108010556A true CN108010556A (zh) 2018-05-08

Family

ID=62053489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711182111.9A Pending CN108010556A (zh) 2017-11-23 2017-11-23 一种用于精确定位大尺寸器件的小缺陷失效地址的方法

Country Status (1)

Country Link
CN (1) CN108010556A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112285611A (zh) * 2020-09-18 2021-01-29 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 器件失效定位分析方法
CN115047321A (zh) * 2022-08-12 2022-09-13 合肥晶合集成电路股份有限公司 一种逻辑芯片漏电失效分析方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887196A (zh) * 2014-02-21 2014-06-25 上海华力微电子有限公司 采用小窗口图形测试结构检测多晶硅底部桥连缺陷的方法
CN104376878A (zh) * 2014-09-15 2015-02-25 武汉新芯集成电路制造有限公司 一种半导体器件失效分析的方法
CN105845590A (zh) * 2015-01-13 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种检测金属缺陷的方法
CN106323709A (zh) * 2016-07-29 2017-01-11 武汉新芯集成电路制造有限公司 测试样品的制备方法以及测试方法
CN106449465A (zh) * 2016-11-30 2017-02-22 武汉新芯集成电路制造有限公司 一种存储器芯片上测试单个比特的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887196A (zh) * 2014-02-21 2014-06-25 上海华力微电子有限公司 采用小窗口图形测试结构检测多晶硅底部桥连缺陷的方法
CN104376878A (zh) * 2014-09-15 2015-02-25 武汉新芯集成电路制造有限公司 一种半导体器件失效分析的方法
CN105845590A (zh) * 2015-01-13 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种检测金属缺陷的方法
CN106323709A (zh) * 2016-07-29 2017-01-11 武汉新芯集成电路制造有限公司 测试样品的制备方法以及测试方法
CN106449465A (zh) * 2016-11-30 2017-02-22 武汉新芯集成电路制造有限公司 一种存储器芯片上测试单个比特的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112285611A (zh) * 2020-09-18 2021-01-29 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 器件失效定位分析方法
CN115047321A (zh) * 2022-08-12 2022-09-13 合肥晶合集成电路股份有限公司 一种逻辑芯片漏电失效分析方法

Similar Documents

Publication Publication Date Title
US5159752A (en) Scanning electron microscope based parametric testing method and apparatus
TW558735B (en) Semiconductor device tester and semiconductor device test method
CN109686675B (zh) 一种失效的定位方法
CN103926264B (zh) 栅氧化层失效点的定位方法
JP2016503890A (ja) 荷電粒子ビームを用いた傾斜ミリングまたは視射角ミリング操作用の基準マーク設計
CN104425302B (zh) 半导体器件的缺陷检测方法和装置
TWI716901B (zh) 半導體檢查裝置
CN104795340B (zh) 一种Flash产品的ONO薄膜缺陷的失效分析方法
CN104155156B (zh) Tem平面样品的制备方法
CN108010556A (zh) 一种用于精确定位大尺寸器件的小缺陷失效地址的方法
CN103700603B (zh) 一种钨接触栓塞高阻的检测方法
CN101303992A (zh) 解析方法、解析装置、soi晶片的制造方法以及soi晶片
CN105118797A (zh) 一种栅氧化层缺陷的分析方法
CN104535885A (zh) 字线漏电点的定位方法
US4978908A (en) Scanning electron microscope based parametric testing method and apparatus
CN111638237A (zh) 一种纳米级静电保护器件失效微区的表征方法
CN102456666A (zh) 数字坐标轴及栅氧化膜可靠性测试方法
CN105223383B (zh) 一种平面tem样品的制备方法
CN116169124A (zh) 一种半导体测试结构、失效定位方法及电子设备
CN106646179A (zh) 一种半导体阵列器件测试方法
CN110504181B (zh) 正交通孔链测试结构开路失效的分析方法
CN112331573B (zh) 三维存储器的漏电分析方法及三维存储器
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法
CN112903736A (zh) 在样品坡面上进行纳米探针测试的方法
CN105845590A (zh) 一种检测金属缺陷的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180508

RJ01 Rejection of invention patent application after publication