CN108037431B - 一种用于标定3d nand产品位线短接缺陷的方法 - Google Patents
一种用于标定3d nand产品位线短接缺陷的方法 Download PDFInfo
- Publication number
- CN108037431B CN108037431B CN201711139435.4A CN201711139435A CN108037431B CN 108037431 B CN108037431 B CN 108037431B CN 201711139435 A CN201711139435 A CN 201711139435A CN 108037431 B CN108037431 B CN 108037431B
- Authority
- CN
- China
- Prior art keywords
- bit line
- line structure
- layer
- grinding
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种用于标定3D NAND产品位线短接缺陷的方法,所述方法包括如下步骤:通过电压‑电流测量确定位线结构中两根短接的位线;将所述位线结构从背面处理,减薄背面硅基层,直至栓塞层即将露出;研磨掉剩余的硅基层,露出栓塞层;跟踪所述位线结构的版图走向,找出与所述两根短接的位线分别连接的栓塞层;在两个栓塞层上分别沉积金属盘;使用扫描近场光学显微镜的两个探针,分别扎在两个所述金属盘上,使用所述扫描近场光学显微镜的激光照射所述位线结构,抓取热点,并在所述热点附近打标记;在所述位线结构的背面二次研磨,直到将所述位线结构中的第一通孔磨掉,然后使用扫描电镜观察所述标记的附近区域,即可得到两根位线的短接位置。
Description
技术领域
本发明涉及一种用于标定3D NAND产品位线短接缺陷的方法,涉及3D NAND存储器制造技术领域。
背景技术
在半导体技术发展过程中,失效分析是一个十分重要的环节,也是充满挑战的环节。在做失效分析时,失效分析工程师会遇到各种高难度的挑战,而尺寸的限制就属于众多高难度挑战之一。
如图1所示,3D NAND位线结构设计属于特殊尺寸结构,其位线的长度达到几个毫米,而其宽度却只有几十纳米,位线之间的空间更小,仅有不到20纳米。当这种结构发生短接时,传统的方法是将失效样品正面研磨到失效地址当前层(保留氧化层),然后通过扫描电镜观察失效位置。
然而上述的传统方法存在以下缺陷:
1.制样困难:由于位线长度过长,宽度太细,导致在研磨的时候,容易研磨不均匀,极端状况就是将失效地址研磨过度,失效地址消失。
2.效率低:短接位置是不确定的,可能分布在长达几毫米位线长度范围内的任何一个地方,因此失效分析工程师使用电镜观察的范围也必须包含整根位线,需要耗时5~8个小时。
3.成功率低:失效的缺陷通常很小,而观察的范围又过大,这种状况会导致分析工程师无法集中精力观察目标位置,容易错失掉缺陷,导致成功率较低。
发明内容
为了解决上述技术问题,本发明的目的是设计一种用于标定3D NAND产品位线短接缺陷的新方法,可以有效抓取热点,定位短接位置。
根据本发明的一个方面,提供了一种用于标定3D NAND产品位线短接缺陷的方法,包含以下步骤:
通过电压-电流测量确定位线结构中两根短接的位线;
将所述位线结构从背面处理,减薄背面硅基层,直至栓塞层即将露出;
研磨掉剩余的硅基层,露出栓塞层;
跟踪所述位线结构的版图走向,找出与所述两根短接的位线分别连接的栓塞层;
在两个栓塞层上分别沉积金属盘;
使用扫描近场光学显微镜的两个探针,分别扎在两个所述金属盘上,使用所述扫描近场光学显微镜的激光照射所述位线结构,抓取热点,并在所述热点附近打标记;
在所述位线结构的背面二次研磨,直到将所述位线结构中的第一通孔磨掉,然后使用扫描电镜观察所述标记的附近区域,即可得到两根位线的短接位置。
优选的,使用纳米点针台进行所述电压-电流测量,从而确定位线结构中两根短接的位线。
优选的,使用等离子刻蚀设备减薄所述背面硅基层。
更优选的,所述等离子刻蚀设备采用以下设备之一:反应离子刻蚀机、顺流等离子体刻蚀机、直接等离子体刻蚀机。
优选的,所述栓塞层由钨、钴、铜、铝中的一种或多种制成。
优选的,所述研磨方法采用化学机械研磨法。
优选的,所述金属盘由钨、钴、铜、铝中的一种或多种制成。
优选的,使用聚焦离子束沉积所述金属盘。
优选的,在所述二次研磨过程中,依次研磨掉金属盘、栓塞层、第二通孔、金属层、第一通孔,但保留填充在所述位线结构中的氧化层。
本发明的用于标定3D NAND产品位线短接缺陷的新方法,能够极大提高失效分析的分析效率以及成功率,从而有效提高产品质量,降低产品成本。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1是现有技术3D NAND存储器位线结构示意图;
图2是本发明3D NAND产品位线结构正视图;
图3是本发明3D NAND产品位线结构俯视图;
图4是本发明3D NAND产品位线结构侧视图;
图5是本发明用于标定3D NAND产品位线短接缺陷的方法步骤S5示意图;
图6是用于标定3D NAND产品位线短接缺陷的方法步骤S5示意图。
具体实施方式
下文将参照附图更充分地描述本发明的实施例,本发明的优选实施例在附图中示出。然而,本发明可以以不同的方式实施,而不应被解释为仅限于此处所述的实施例。在整个说明书中相同的附图标记始终指代相同的元件。
应当理解,虽然这里可使用术语第一、第二等描述各种元件,但这些元件不应受限于这些术语。这些术语用于使一个元件区别于另一个元件。例如,第一元件可以称为第二元件,类似地,第二元件可以称为第一元件,而不背离本发明的范围。如此处所用的,术语“和/或”包括一个或多个所列相关项目的任意及所有组合。
应当理解,当称一个元件在另一元件“上”、“连接到”或“耦合到”另一元件时,它可以直接在另一元件上或者连接到或耦合到另一元件,或者还可以存在插入的元件。相反,当称一个元件“直接在”另一元件上或者“直接连接到”或“直接耦合到”另一元件时,不存在插入的元件。其他的用于描述元件之间关系的词语应当以类似的方式解释(例如,“在...之间”相对于“直接在...之间”、“相邻”相对于“直接相邻”等)。这里当称一个元件在另一元件上时,它可以在另一元件上或下,直接耦合到另一元件,或者可以存在插入的元件,或者元件可以通过空隙或间隙分隔开。
这里所用的术语仅仅是为了描述特定实施例,并非要限制本发明。如此处所用的,除非上下文另有明确表述,否则单数形式“一”和“该”均同时旨在包括复数形式。还应当理解,术语“包括”、“包括”、“包括”和/或“包括”,当在此处使用时,指定了所述特征、整体、步骤、操作、元件和/或组件的存在,但并不排除一个或多个其他的特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
图2是本发明3D NAND产品位线结构正视图;图3是本发明3D NAND产品位线结构俯视图;图4是本发明3D NAND产品位线结构侧视图。在图2-4中,对于每条位线n来说,处于最下面的是硅基层1,上面分别是钨栓塞2、第二通孔3、金属层4、第一通孔5、位线6,并且氧化层7填充钨栓塞和以上各层之间的空间。
其中所述金属层可以由钨、钴、铜、铝等金属制成。
本发明通过结构分析,找出与位线相接的结构,并且可以使用FIB做线路修补,引出钨盘,从而可以抓取热点。
具体的,本发明的用于标定3D NAND产品位线短接缺陷的方法步骤如下:
S1、通过电压-电流测量确定位线结构中两根短接的位线。如果两根位线之间短接,会导致漏电,两者之间的电压-电流曲线会存在明显的异常,通过电压-电流测量设备(例如纳米点针台)可以很容易的确定哪两根位线之间存在短接问题。如图4所示,假设通过测量,确定位线n和位线n+1之间存在短接情况。
S2、使用等离子刻蚀设备将所述位线结构从背面处理,减薄背面硅基层,直至栓塞层(CT)即将露出。当所述硅基层减薄至约10nm时,可以认为栓塞层(CT)即将露出。
其中,所述栓塞层可以由钨、钴、铜、铝等金属制成。
所述等离子刻蚀设备可以采用以下设备之一:反应离子刻蚀机(Reactive IonEtching,RIE)、顺流等离子体刻蚀机、直接等离子体刻蚀机等。
反应离子腐蚀技术是一种各向异性很强、选择性高的干法腐蚀技术。它是在真空系统中利用分子气体等离子来进行刻蚀的,利用了离子诱导化学反应来实现各向异性刻蚀,即是利用离子能量来使被刻蚀层的表面形成容易刻蚀的损伤层和促进化学反应,同时离子还可清除表面生成物以露出清洁的刻蚀表面的作用
反应离子刻蚀是以物理溅射为主并兼有化学反应的过程。通过物理溅射实现纵向刻蚀,同时应用化学反应来达到所要求的选择比,从而很好地控制了保真度。
刻蚀气体(主要是F基和CL基的气体)在高频电场(频率通常为13.56MHz)作用下产生辉光放电,使气体分子或原子发生电离,形成“等离子体”(Plasma)。在等离子体中,包含有正离子(Ion+)、负离子(Ion-)、游离基(Radical)和自由电子(e)。游离基在化学上是很活波的,它与被刻蚀的材料发生化学反应,生成能够由气流带走的挥发性化合物,从而实现化学刻蚀。
另一方面,反应离子刻蚀腔体采用了阴极(Cathode)面积小,阳极面积大的不对称设计。在射频电源所产生的电场的作用下带负电的自由电子因质量小、运动速度快,很快到达阴极;而正离子则由于质量大,速度慢不能在相同的时间内到达阴极,从而使阴极附近形成了带负电的鞘层电压。同时由于反应腔的工作气压在10-3~10-2Torr,这样正离子在阴极附近得到非常有效的加速,垂直轰击放置于阴极表面的硅片,这种离子轰击可大大加快表面的化学反应及反应生成物的脱附,从而导致很高的刻蚀速率。正是由于离子轰击的存在才使得各向异性刻蚀得以实现。
S3、如图5所示,使用研磨方法研磨掉剩余的硅基层,露出栓塞层(CT);所述研磨方法可以采用例如化学机械研磨法。
化学机械研磨技术综合了化学研磨和机械研磨的优势。单纯的化学研磨,表面精度较高,损伤低,完整性好,不容易出现表面/亚表面损伤,但是研磨速率较慢,材料去除效率较低,不能修正表面型面精度,研磨一致性比较差;单纯的机械研磨,研磨一致性好,表面平整度高,研磨效率高,但是容易出现表面层/亚表面层损伤,表面粗糙度值比较低。化学机械研磨吸收了两者各自的优点,可以在保证材料去除效率的同时,获得较完美的表面,得到的平整度比单纯使用这两种研磨要高出1-2个数量级,并且可以实现纳米级到原子级的表面粗糙度。
S4、跟踪所述位线结构的版图走向,找出与所述两根短接的位线分别连接的栓塞层(CT)。由于位线n和位线n+1之间存在短接,通过追踪位线n和n+1的版图走向,可以很容易找到与这两个短接的位线分别连接的栓塞层CT1和CT2。
S5、如图6所示,使用FIB(聚焦离子束)在两个栓塞层(CT1和CT2)上分别沉积金属盘8;其中所述金属盘可以由钨、钴、铜、铝等金属制成。
FIB(聚焦离子束,Focused Ion beam)是将液态金属(大多数FIB都用Ga)离子源产生的离子束经过离子枪加速,聚焦后照射于样品表面产生二次电子信号取得电子像。此功能与SEM(扫描电子显微镜)相似,或用强电流离子束对表面原子进行剥离,以完成微、纳米级表面形貌加工。通常是以物理溅射的方式搭配化学气体反应,有选择性的剥除金属,氧化硅层或沉积金属层。
S6、将扫描近场光学显微镜的两个探针分别扎在两个所述金属盘上,使用扫描近场光学显微镜的激光照射所述位线结构,抓取热点,并在所述热点附近打标记。由此,通过抓取热点,能够准确的锁定短接位置所在的区域。从而能够指引分析人员迅速找到短接位置,极大提高了失效分析的分析效率以及成功率。
扫描近场光学显微镜(SNOM,Scanning Near-field Optical Microscopy)是依据近场探测原理发展起来的一种光学扫描探针显微技术。其分辨率突破光学衍射极限,达到10到200nm。
S7、继续在所述位线结构的背面研磨,直到将第一通孔磨掉,保留氧化层(图4-6中的空白部分),使用扫描电镜(SEM)观察热点区域,即可得到两根位线的短接位置。在这个步骤的研磨过程中,依次研磨掉金属盘、栓塞层、第二通孔、金属层、第一通孔,但保留填充在栓塞层和以上各层之间的氧化层,目的是不破坏位线的结构。否则,研磨可能会破坏位线n或者n+1的结构,导致新的短接点产生。
扫描电子显微镜(SEM)主要是利用二次电子信号成像来观察样品的表面形态,即用极狭窄的电子束去扫描样品,通过电子束与样品的相互作用产生各种效应,其中主要是样品的二次电子发射。二次电子能够产生样品表面放大的形貌像,这个像是在样品被扫描时按时序建立起来的,即使用逐点成像的方法获得放大像。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种用于标定3D NAND产品位线短接缺陷的方法,其特征是,包含以下步骤:
通过电压-电流测量确定位线结构中两根短接的位线;
将所述位线结构从背面处理,减薄背面硅基层,直至栓塞层即将露出;
研磨掉剩余的硅基层,露出栓塞层;
跟踪所述位线结构的版图走向,找出与所述两根短接的位线分别连接的栓塞层;
在两个栓塞层上分别沉积金属盘;
使用扫描近场光学显微镜的两个探针,分别扎在两个所述金属盘上,使用所述扫描近场光学显微镜的激光照射所述位线结构,抓取热点,并在所述热点附近打标记;
在所述位线结构的背面二次研磨,直到将所述位线结构中的第一通孔磨掉,然后使用扫描电镜观察所述标记的附近区域,即可得到两根位线的短接位置。
2.根据权利要求1所述的一种用于标定3D NAND产品位线短接缺陷的方法,其特征是:
使用等离子刻蚀设备减薄所述背面硅基层。
3.根据权利要求2所述的一种用于标定3D NAND产品位线短接缺陷的方法,其特征是:
所述等离子刻蚀设备采用以下设备之一:反应离子刻蚀机、顺流等离子体刻蚀机、直接等离子体刻蚀机。
4.根据权利要求1所述的一种用于标定3D NAND产品位线短接缺陷的方法,其特征是:
所述栓塞层由钨、钴、铜、铝中的一种或多种制成。
5.根据权利要求1所述的一种用于标定3D NAND产品位线短接缺陷的方法,其特征是:
所述研磨方法采用化学机械研磨法。
6.根据权利要求1所述的一种用于标定3D NAND产品位线短接缺陷的方法,其特征是:
所述金属盘由钨、钴、铜、铝中的一种或多种制成。
7.根据权利要求1或6所述的一种用于标定3D NAND产品位线短接缺陷的方法,其特征是:
使用聚焦离子束沉积所述金属盘。
8.根据权利要求1所述的一种用于标定3D NAND产品位线短接缺陷的方法,其特征是:
在所述二次研磨过程中,依次研磨掉金属盘、栓塞层、第二通孔、金属层、第一通孔,但保留填充在所述位线结构中的氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711139435.4A CN108037431B (zh) | 2017-11-16 | 2017-11-16 | 一种用于标定3d nand产品位线短接缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711139435.4A CN108037431B (zh) | 2017-11-16 | 2017-11-16 | 一种用于标定3d nand产品位线短接缺陷的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108037431A CN108037431A (zh) | 2018-05-15 |
CN108037431B true CN108037431B (zh) | 2020-02-14 |
Family
ID=62093974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711139435.4A Active CN108037431B (zh) | 2017-11-16 | 2017-11-16 | 一种用于标定3d nand产品位线短接缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108037431B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109872766B (zh) * | 2019-02-15 | 2021-07-16 | 长江存储科技有限责任公司 | 三维存储器的失效分析方法 |
CN109935271B (zh) * | 2019-03-29 | 2021-03-23 | 武汉新芯集成电路制造有限公司 | 存储器及其获取方法、失效定位方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100216674B1 (ko) * | 1995-06-30 | 1999-09-01 | 김영환 | 폴리실리콘 콘택의 불량분석을 위한 개선된 디프로세싱 방법 |
CN102253328B (zh) * | 2010-05-21 | 2013-07-10 | 武汉新芯集成电路制造有限公司 | 存储芯片位线失效分析方法 |
CN102928764A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 定位半导体芯片长距离金属线间缺陷的方法 |
US8748814B1 (en) * | 2013-03-14 | 2014-06-10 | Hermes Microvision Inc. | Structure for inspecting defects in word line array fabricated by SADP process and method thereof |
US9136017B2 (en) * | 2013-06-20 | 2015-09-15 | Micron Technology, Inc. | Short-checking methods |
CN105097583B (zh) * | 2014-05-09 | 2018-02-13 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体结构失效分析方法 |
CN104535885B (zh) * | 2015-01-05 | 2018-03-06 | 武汉新芯集成电路制造有限公司 | 字线漏电点的定位方法 |
CN106206344B (zh) * | 2015-05-08 | 2019-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种确定连通存储元件中的接触塞的缺陷的方法 |
CN106683708B (zh) * | 2016-11-17 | 2019-11-29 | 武汉新芯集成电路制造有限公司 | 一种测试3dnand字线电阻的方法 |
CN106449465B (zh) * | 2016-11-30 | 2020-07-14 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片上测试单个比特的方法 |
CN106876296A (zh) * | 2017-01-03 | 2017-06-20 | 航天科工防御技术研究试验中心 | 一种半导体器件失效定位方法 |
-
2017
- 2017-11-16 CN CN201711139435.4A patent/CN108037431B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108037431A (zh) | 2018-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10529538B2 (en) | Endpointing for focused ion beam processing | |
JP5873227B2 (ja) | デコレーションを用いたスライス・アンド・ビュー | |
US20180301319A1 (en) | Fiducial design for tilted or glancing mill operations with a charged particle beam | |
US8163145B2 (en) | Method and apparatus for controlling topographical variation on a milled cross-section of a structure | |
JP5694626B2 (ja) | 構造の3次元粗さを測定する方法 | |
JP5090255B2 (ja) | 原位置でのstemサンプル作製方法 | |
JP5647603B2 (ja) | 加工済みフィーチャの断層像をつくる方法および1または複数の加工済みフィーチャの画像を生成する方法 | |
US11062879B2 (en) | Face-on, gas-assisted etching for plan-view lamellae preparation | |
CN104078343B (zh) | 一种栅氧化层缺陷原貌的失效分析方法 | |
TW200826144A (en) | Focused ion beam apparatus and sample section forming and thin-piece sample preparing methods | |
JP2007108105A (ja) | 電子顕微鏡用試料作製方法、集束イオンビーム装置および試料支持台 | |
CN108037431B (zh) | 一种用于标定3d nand产品位线短接缺陷的方法 | |
JP2004245660A (ja) | 小片試料の作製とその壁面の観察方法及びそのシステム | |
Xia et al. | Enhancement of XeF2-assisted gallium ion beam etching of silicon layer and endpoint detection from backside in circuit editing | |
TW202230425A (zh) | 用於相似相鄰材料的終點偵測 | |
US11069509B1 (en) | Method and system for backside planar view lamella preparation | |
Choi et al. | A new Delayering application workflow in advanced 5nm technology device with xenon plasma focus ion beam microscopy | |
Park et al. | FIB overview | |
JP4567321B2 (ja) | 集積回路の配線変更方法 | |
Yao | Focused ion beam system—a multifunctional tool for nanotechnology | |
Liu et al. | A methodology to reduce ion beam induced damage in TEM specimens prepared by FIB | |
Cooper et al. | Specimen preparation for semiconductor analysis | |
Yildiz | Nanobits-exchangable and customisable scanning probe tips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |