CN114420602A - 一种电子器件无损开盖及封装测试再利用方法和系统 - Google Patents
一种电子器件无损开盖及封装测试再利用方法和系统 Download PDFInfo
- Publication number
- CN114420602A CN114420602A CN202210035236.3A CN202210035236A CN114420602A CN 114420602 A CN114420602 A CN 114420602A CN 202210035236 A CN202210035236 A CN 202210035236A CN 114420602 A CN114420602 A CN 114420602A
- Authority
- CN
- China
- Prior art keywords
- area
- solvent
- length
- packaging
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 183
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000012360 testing method Methods 0.000 title claims abstract description 28
- 238000004064 recycling Methods 0.000 title claims abstract description 22
- 239000002904 solvent Substances 0.000 claims abstract description 173
- 230000007797 corrosion Effects 0.000 claims abstract description 108
- 238000005260 corrosion Methods 0.000 claims abstract description 108
- 238000005538 encapsulation Methods 0.000 claims abstract description 72
- 238000011056 performance test Methods 0.000 claims abstract description 9
- 238000004090 dissolution Methods 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 claims description 10
- 230000001066 destructive effect Effects 0.000 claims 6
- 235000001892 vitamin D2 Nutrition 0.000 claims 4
- 230000006378 damage Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提出了一种电子器件无损开盖及封装测试再利用方法和系统。所述电子器件为带有封装结构的集成芯片，所述方法包括：在芯片的封装上表面标记溶剂腐蚀区域；利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。所述系统包括与所述方法步骤对应的模块。
Description
技术领域
本发明提出了一种电子器件无损开盖及封装测试再利用方法和系统，属于集成芯片处理技术领域。
背景技术
集成芯片是精密的电子器件，为了保证其正常稳定运行，会在集成芯片外部设置封装结构。然而，在芯片生产过程中常出现打线不良但芯片性能良好的情况发生，在这种情况下就要对芯片进行去封装，即开盖，以便对芯片性能进行测试和修复。目前，开盖方式主要有两种，第一种是完全溶解掉芯片封装，暴露金属连线，第二种是只移掉硅核上面的塑料封装，无论是哪种方式，都会不同程度和极大的发生概率使芯片电路部分受到损害，造成资源浪费。
发明内容
本发明提供了一种电子器件无损开盖及封装测试再利用方法和系统，用以解决现有技术中芯片封装对芯片造成损坏概率较大的问题，所采取的技术方案如下：
一种电子器件无损开盖及封装测试再利用方法，所述电子器件为带有封装结构的集成芯片，所述方法包括：
在芯片的封装上表面标记溶剂腐蚀区域；
利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；
以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；
对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
进一步地，所述在芯片的封装上表面标记溶剂腐蚀区域，包括：
扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；
在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；
利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域。
进一步地，在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置，包括：
获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；
根据长宽比的不同情况确定区域规划尺寸和位置。
进一步地，根据长宽比的不同情况确定区域规划尺寸和位置，包括：
当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值，并且，所述长边区域划分长度通过如下公式获取：
其中，L表示长边区域划分长度；L0表示所述集成芯片的封装结构的长度；D表示所述集成芯片的封装结构的宽度；
以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；
在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；
在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
进一步地，根据长宽比的不同情况确定区域规划尺寸和位置，还包括：
当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；
在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
进一步地，所述利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞包括：
控制所述去封装溶剂逐滴滴在所述芯片的封装上表面上的溶剂腐蚀区域；
实时控制去封装溶剂的滴剂频率和滴剂量，使去封装溶剂逐步腐蚀芯片封装上表面溶剂腐蚀区域内，直至所述溶剂腐蚀区域内的所述芯片封装上表面腐蚀软化脱离所述芯片封装上表面本体，所述芯片封装上表面形成与所述溶剂腐蚀区域相对应的腐蚀孔洞。
进一步地，所述实时控制去封装溶剂的滴剂频率和滴剂量，包括：
以每2s-3s一滴的滴剂频率以及每滴剂量为0.3mg-0.8mg的药量范围使所述去封装溶剂填满第一溶解区域；
以每5s-8s一滴的滴剂频率以及每滴剂量为0.15mg-0.25mg的药量范围使所述去封装溶剂逐步填满第二溶解区域。
一种电子器件无损开盖及封装测试再利用系统，所述电子器件为带有封装结构的集成芯片，所述系统包括：
区域标记模块，用于在芯片的封装上表面标记溶剂腐蚀区域；
腐蚀控制模块，用于利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；
开盖控制模块，用于以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；
测试封装模块，用于对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
其中，所述腐蚀控制模块包括：
第一控制模块，用于控制所述去封装溶剂逐滴滴在所述芯片的封装上表面上的溶剂腐蚀区域；
第二控制模块，用于实时控制去封装溶剂的滴剂频率和滴剂量，使去封装溶剂逐步腐蚀芯片封装上表面溶剂腐蚀区域内，直至所述溶剂腐蚀区域内的所述芯片封装上表面腐蚀软化脱离所述芯片封装上表面本体，所述芯片封装上表面形成与所述溶剂腐蚀区域相对应的腐蚀孔洞；
所述第二控制模包括：
第一腐蚀控制模块，用于以每2s-3s一滴的滴剂频率以及每滴剂量为0.3mg-0.8mg的药量范围使所述去封装溶剂填满第一溶解区域；
第二腐蚀控制模块，用于以每5s-8s一滴的滴剂频率以及每滴剂量为0.15mg-0.25mg的药量范围使所述去封装溶剂逐步填满第二溶解区域。
进一步地，所述区域标记模块，包括：
扫描模块，用于扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；
划分模块，用于在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；
标记模块，用于利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域；
其中，所述划分模块包括：
长宽比确定模块，用于获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；
尺寸位置划分模块，用于根据长宽比的不同情况确定区域规划尺寸和位置。
进一步地，所述尺寸位置划分模块包括：
尺寸划分模块，用于当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值，并且，所述长边区域划分长度通过如下公式获取：
其中，L表示长边区域划分长度；L0表示所述集成芯片的封装结构的长度；D表示所述集成芯片的封装结构的宽度；
位置确定模块，用于以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；
第一区域划分模块一，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；
第二区域划分模块一，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域；
所述尺寸位置划分模块包括：
第一区域划分模块二，用于当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；
第二区域划分模块二，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
本发明有益效果：
本发明提出的一种电子器件无损开盖及封装测试再利用方法和系统能够有效降低电子器件开盖对芯片电路结构的损坏率，进而提高所述电子器件开盖的无损率，同时，通过本发明提出的电子器件无损开盖及封装测试再利用方法和系统能够根据芯片的具体尺寸结构有针对性的通过局部腐蚀溶解的手段实现开盖，结合芯片的具体结构和尺寸进行腐蚀溶解区域的划分能够针对不同尺寸和结构的芯片均能够进行有效腐蚀溶解，既可以针对不同尺寸和结构的芯片均能够保证开盖效率的提高，又能够保证针对不同尺寸和结构的芯片均能够最大程度上降低芯片电路在开盖过程中的损坏率。进而有效提高芯片再利用效率和资源再利用效率。
附图说明
图1为本发明所述方法的流程图一；
图2为本发明所述方法的流程图二；
图3为本发明所述系统的系统框图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提出了一种电子器件无损开盖及封装测试再利用方法，如图1所示，所述电子器件为带有封装结构的集成芯片，所述方法包括：
S1、在芯片的封装上表面标记溶剂腐蚀区域；
S2、利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；
S3、以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；
S4、对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
上述技术方案的工作原理为：首先，在芯片的封装上表面标记溶剂腐蚀区域；然后，利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；之后，以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；最后，对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
上述技术方案的效果为：本实施例提出的一种电子器件无损开盖及封装测试再利用方法能够有效降低电子器件开盖对芯片电路结构的损坏率，进而提高所述电子器件开盖的无损率，同时，通过本实施例提出的电子器件无损开盖及封装测试再利用方法能够根据芯片的具体尺寸结构有针对性的通过局部腐蚀溶解的手段实现开盖，结合芯片的具体结构和尺寸进行腐蚀溶解区域的划分能够针对不同尺寸和结构的芯片均能够进行有效腐蚀溶解，既可以针对不同尺寸和结构的芯片均能够保证开盖效率的提高，又能够保证针对不同尺寸和结构的芯片均能够最大程度上降低芯片电路在开盖过程中的损坏率。进而有效提高芯片再利用效率和资源再利用效率。
本发明的一个实施例，如图2所示，所述在芯片的封装上表面标记溶剂腐蚀区域，包括：
S101、扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；
S102、在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；
S103、利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域。
上述技术方案的工作原理为：首先，扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；然后，在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；最后，利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域。
上述技术方案的效果为：通过溶剂腐蚀区域的设置能够有效限制封装结构上表面的溶解区域，在能够保证有足够的溶解区域进行开盖的同时，最大限度减少溶剂溶解区域，防止，过多溶剂对芯片的电路部分造成损坏和性能影响。
本发明的一个实施例，在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置，包括：
S1021、获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；
S1022、根据长宽比的不同情况确定区域规划尺寸和位置。
其中，根据长宽比的不同情况确定区域规划尺寸和位置，包括：
步骤1a、当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值，并且，所述长边区域划分长度通过如下公式获取：
其中，L表示长边区域划分长度；L0表示所述集成芯片的封装结构的长度；D表示所述集成芯片的封装结构的宽度；
步骤2a、以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；
步骤3a、在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；
步骤4a、在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
根据长宽比的不同情况确定区域规划尺寸和位置，还包括：
步骤1b、当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；
步骤2b、在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
上述技术方案的工作原理为：首先，获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；然后，根据长宽比的不同情况确定区域规划尺寸和位置。
其中，当所述集成芯片的封装结构的长宽比不超过0.75时，根据长宽比的不同情况确定区域规划尺寸和位置则具体为：
首先，当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值，并且，所述长边区域划分长度通过如下公式获取：
其中，L表示长边区域划分长度；L0表示所述集成芯片的封装结构的长度；D表示所述集成芯片的封装结构的宽度；
然后，以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
同时，当所述集成芯片的封装结构的长宽比超过0.75时，根据长宽比的不同情况确定区域规划尺寸和位置则具体为：当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
上述技术方案的效果为：通过上述方式获取的溶剂腐蚀区域的位置和尺寸，能够与所述芯片的实际结构和尺寸相配合，进而能够有效限制封装结构上表面的溶解区域，在能够保证有足够的溶解区域进行开盖的同时，最大限度减少溶剂溶解区域，防止，过多溶剂对芯片的电路部分造成损坏和性能影响。根据芯片的具体尺寸结构有针对性的通过局部腐蚀溶解的手段实现开盖，结合芯片的具体结构和尺寸进行腐蚀溶解区域的划分能够针对不同尺寸和结构的芯片均能够进行有效腐蚀溶解，既可以针对不同尺寸和结构的芯片均能够保证开盖效率的提高，又能够保证针对不同尺寸和结构的芯片均能够最大程度上降低芯片电路在开盖过程中的损坏率。进而有效提高芯片再利用效率和资源再利用效率。
另一方面，在集成芯片的封装结构的长宽比不超过0.75时，随着封装结构的长宽比的逐渐减小，芯片逐渐趋向于狭长的长条结构，这种长条结构，由于长度的增加，导致在开盖过程中，造成封装上表面断裂，断裂过程中夹具的惯性作用易对芯片电路造成损坏，因此，通过上述公式获取的腐蚀溶解区域的长边区域划分长度，能够对溶解区域进行适当的扩展，能够保证在溶解区域面积需要进行限制，防止溶解剂过多对芯片电路造成影响的前提下，最大程度提高溶解区域的范围，能够即保证溶解区域面积不会导致溶解剂过多对芯片电路造成影响，又能够确保有足够的溶解区域使开盖过程中，降低封装结构上表面降低的概率。
本发明的一个实施例，所述利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞包括：
S201、控制所述去封装溶剂逐滴滴在所述芯片的封装上表面上的溶剂腐蚀区域；
S202、实时控制去封装溶剂的滴剂频率和滴剂量，使去封装溶剂逐步腐蚀芯片封装上表面溶剂腐蚀区域内，直至所述溶剂腐蚀区域内的所述芯片封装上表面腐蚀软化脱离所述芯片封装上表面本体，所述芯片封装上表面形成与所述溶剂腐蚀区域相对应的腐蚀孔洞。
其中，所述实时控制去封装溶剂的滴剂频率和滴剂量，包括：
S2021、以每2s-3s一滴的滴剂频率以及每滴剂量为0.3mg-0.8mg的药量范围使所述去封装溶剂填满第一溶解区域；
S2022、以每5s-8s一滴的滴剂频率以及每滴剂量为0.15mg-0.25mg的药量范围使所述去封装溶剂逐步填满第二溶解区域。
上述技术方案的工作原理为：首先，控制所述去封装溶剂逐滴滴在所述芯片的封装上表面上的溶剂腐蚀区域；然后，实时控制去封装溶剂的滴剂频率和滴剂量，使去封装溶剂逐步腐蚀芯片封装上表面溶剂腐蚀区域内，直至所述溶剂腐蚀区域内的所述芯片封装上表面腐蚀软化脱离所述芯片封装上表面本体，所述芯片封装上表面形成与所述溶剂腐蚀区域相对应的腐蚀孔洞。所述实时控制去封装溶剂的滴剂频率和滴剂量过程中以每2s-3s一滴的滴剂频率以及每滴剂量为0.3mg-0.8mg的药量范围使所述去封装溶剂填满第一溶解区域；再以每5s-8s一滴的滴剂频率以及每滴剂量为0.15mg-0.25mg的药量范围使所述去封装溶剂逐步填满第二溶解区域。
上述技术方案的效果为：通过上述第一溶解区域和第二溶解区域的划分以及滴剂频率和滴剂量的设置能够提高封装溶剂进行封装结构溶解的控制强度，最大限度防止因封装溶剂量过大对芯片电路造成影响的情况发生。同时，上述滴剂频率和滴剂量能够在避免封装溶剂量过大对芯片电路造成影响的情况下，最大限度提高溶剂溶解封装结构的速度，进而最大限度提高开盖效率。
本发明实施例提出了一种电子器件无损开盖及封装测试再利用系统，如图3所示，所述电子器件为带有封装结构的集成芯片，所述系统包括：
区域标记模块，用于在芯片的封装上表面标记溶剂腐蚀区域；
腐蚀控制模块，用于利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；
开盖控制模块，用于以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；
测试封装模块，用于对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
上述技术方案的原理为：首先，通过区域标记模块在芯片的封装上表面标记溶剂腐蚀区域；然后，通过腐蚀控制模块利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；之后，采用开盖控制模块以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；最后，采用测试封装模块对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
上述技术方案的效果为：本实施例提出的一种电子器件无损开盖及封装测试再利用系统能够有效降低电子器件开盖对芯片电路结构的损坏率，进而提高所述电子器件开盖的无损率，同时，通过本实施例提出的电子器件无损开盖及封装测试再利用系统能够根据芯片的具体尺寸结构有针对性的通过局部腐蚀溶解的手段实现开盖，结合芯片的具体结构和尺寸进行腐蚀溶解区域的划分能够针对不同尺寸和结构的芯片均能够进行有效腐蚀溶解，既可以针对不同尺寸和结构的芯片均能够保证开盖效率的提高，又能够保证针对不同尺寸和结构的芯片均能够最大程度上降低芯片电路在开盖过程中的损坏率。进而有效提高芯片再利用效率和资源再利用效率。
本发明的一个实施例，所述腐蚀控制模块包括：
第一控制模块，用于控制所述去封装溶剂逐滴滴在所述芯片的封装上表面上的溶剂腐蚀区域；
第二控制模块，用于实时控制去封装溶剂的滴剂频率和滴剂量，使去封装溶剂逐步腐蚀芯片封装上表面溶剂腐蚀区域内，直至所述溶剂腐蚀区域内的所述芯片封装上表面腐蚀软化脱离所述芯片封装上表面本体，所述芯片封装上表面形成与所述溶剂腐蚀区域相对应的腐蚀孔洞；
所述第二控制模包括：
第一腐蚀控制模块，用于以每2s-3s一滴的滴剂频率以及每滴剂量为0.3mg-0.8mg的药量范围使所述去封装溶剂填满第一溶解区域；
第二腐蚀控制模块，用于以每5s-8s一滴的滴剂频率以及每滴剂量为0.15mg-0.25mg的药量范围使所述去封装溶剂逐步填满第二溶解区域。
上述技术方案的原理为：所述腐蚀控制模块的运行过程包括：
首先，利用第一控制模块控制所述去封装溶剂逐滴滴在所述芯片的封装上表面上的溶剂腐蚀区域；然后，通过第二控制模块实时控制去封装溶剂的滴剂频率和滴剂量，使去封装溶剂逐步腐蚀芯片封装上表面溶剂腐蚀区域内，直至所述溶剂腐蚀区域内的所述芯片封装上表面腐蚀软化脱离所述芯片封装上表面本体，所述芯片封装上表面形成与所述溶剂腐蚀区域相对应的腐蚀孔洞；
其中，所述第二控制模的运行过程包括：
首先，通过第一腐蚀控制模块以每2s-3s一滴的滴剂频率以及每滴剂量为0.3mg-0.8mg的药量范围使所述去封装溶剂填满第一溶解区域；然后，通过第二腐蚀控制模块以每5s-8s一滴的滴剂频率以及每滴剂量为0.15mg-0.25mg的药量范围使所述去封装溶剂逐步填满第二溶解区域。
上述技术方案的效果为：通过上述第一溶解区域和第二溶解区域的划分以及滴剂频率和滴剂量的设置能够提高封装溶剂进行封装结构溶解的控制强度，最大限度防止因封装溶剂量过大对芯片电路造成影响的情况发生。同时，上述滴剂频率和滴剂量能够在避免封装溶剂量过大对芯片电路造成影响的情况下，最大限度提高溶剂溶解封装结构的速度，进而最大限度提高开盖效率。
本发明的一个实施例，所述区域标记模块，包括：
扫描模块，用于扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；
划分模块，用于在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；
标记模块，用于利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域；
其中，所述划分模块包括：
长宽比确定模块，用于获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；
尺寸位置划分模块，用于根据长宽比的不同情况确定区域规划尺寸和位置。
其中，所述尺寸位置划分模块包括：
尺寸划分模块，用于当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值，并且，所述长边区域划分长度通过如下公式获取：
其中，L表示长边区域划分长度；L0表示所述集成芯片的封装结构的长度；D表示所述集成芯片的封装结构的宽度；
位置确定模块，用于以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；
第一区域划分模块一，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；
第二区域划分模块一，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域；
所述尺寸位置划分模块还包括：
第一区域划分模块二，用于当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；
第二区域划分模块二，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
上述技术方案的原理为：所述区域标记模块的运行过程包括：
首先，通过扫描模块扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；然后，利用划分模块在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；最后，通过标记模块利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域；
其中，所述划分模块的运行过程包括：
首先，通过长宽比确定模块获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；然后，利用尺寸位置划分模块根据长宽比的不同情况确定区域规划尺寸和位置。
其中，所述尺寸位置划分模块包括：之后，采用尺寸划分模块在当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值；
然后，采用位置确定模块以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；通过第一区域划分模块一在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；采用第二区域划分模块一，在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域；
所述尺寸位置划分模块的运行过程还包括：
通过第一区域划分模块二在当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；之后，通过第二区域划分模块二在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
上述技术方案的效果为：通过上述方式获取的溶剂腐蚀区域的位置和尺寸，能够与所述芯片的实际结构和尺寸相配合，进而能够有效限制封装结构上表面的溶解区域，在能够保证有足够的溶解区域进行开盖的同时，最大限度减少溶剂溶解区域，防止，过多溶剂对芯片的电路部分造成损坏和性能影响。根据芯片的具体尺寸结构有针对性的通过局部腐蚀溶解的手段实现开盖，结合芯片的具体结构和尺寸进行腐蚀溶解区域的划分能够针对不同尺寸和结构的芯片均能够进行有效腐蚀溶解，既可以针对不同尺寸和结构的芯片均能够保证开盖效率的提高，又能够保证针对不同尺寸和结构的芯片均能够最大程度上降低芯片电路在开盖过程中的损坏率。进而有效提高芯片再利用效率和资源再利用效率。
另一方面，在集成芯片的封装结构的长宽比不超过0.75时，随着封装结构的长宽比的逐渐减小，芯片逐渐趋向于狭长的长条结构，这种长条结构，由于长度的增加，导致在开盖过程中，造成封装上表面断裂，断裂过程中夹具的惯性作用易对芯片电路造成损坏，因此，通过上述公式获取的腐蚀溶解区域的长边区域划分长度，能够对溶解区域进行适当的扩展，能够保证在溶解区域面积需要进行限制，防止溶解剂过多对芯片电路造成影响的前提下，最大程度提高溶解区域的范围，能够即保证溶解区域面积不会导致溶解剂过多对芯片电路造成影响，又能够确保有足够的溶解区域使开盖过程中，降低封装结构上表面降低的概率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种电子器件无损开盖及封装测试再利用方法，其特征在于，所述电子器件为带有封装结构的集成芯片，所述方法包括：
在芯片的封装上表面标记溶剂腐蚀区域；
利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；
以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；
对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
2.根据权利要求1所述电子器件无损开盖及封装测试再利用方法，其特征在于，所述在芯片的封装上表面标记溶剂腐蚀区域，包括：
扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；
在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；
利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域。
3.根据权利要求2所述电子器件无损开盖及封装测试再利用方法，其特征在于，在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置，包括：
获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；
根据长宽比的不同情况确定区域规划尺寸和位置。
4.根据权利要求3所述电子器件无损开盖及封装测试再利用方法，其特征在于，根据长宽比的不同情况确定区域规划尺寸和位置，包括：
当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值；
以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；
在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；
在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
5.根据权利要求3所述电子器件无损开盖及封装测试再利用方法，其特征在于，根据长宽比的不同情况确定区域规划尺寸和位置，还包括：
当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；
在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
6.根据权利要求1所述电子器件无损开盖及封装测试再利用方法，其特征在于，所述利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞包括：
控制所述去封装溶剂逐滴滴在所述芯片的封装上表面上的溶剂腐蚀区域；
实时控制去封装溶剂的滴剂频率和滴剂量，使去封装溶剂逐步腐蚀芯片封装上表面溶剂腐蚀区域内，直至所述溶剂腐蚀区域内的所述芯片封装上表面腐蚀软化脱离所述芯片封装上表面本体，所述芯片封装上表面形成与所述溶剂腐蚀区域相对应的腐蚀孔洞。
7.根据权利要求6所述电子器件无损开盖及封装测试再利用方法，其特征在于，所述实时控制去封装溶剂的滴剂频率和滴剂量，包括：
以每2s-3s一滴的滴剂频率以及每滴剂量为0.3mg-0.8mg的药量范围使所述去封装溶剂填满第一溶解区域；
以每5s-8s一滴的滴剂频率以及每滴剂量为0.15mg-0.25mg的药量范围使所述去封装溶剂逐步填满第二溶解区域。
8.一种电子器件无损开盖及封装测试再利用系统，其特征在于，所述电子器件为带有封装结构的集成芯片，所述系统包括：
区域标记模块，用于在芯片的封装上表面标记溶剂腐蚀区域；
腐蚀控制模块，用于利用去封装溶剂将所述溶剂腐蚀区域对应的封装上表面进行腐蚀，获得腐蚀孔洞；其中，所述去封装溶剂为现有去封装常用去封装溶剂；
开盖控制模块，用于以所述腐蚀孔洞为基准，利用夹持工具和剥离工具以未腐蚀的封装上表面为夹持点，揭开所述芯片的封装结构的上盖；
测试封装模块，用于对所述集成芯片的内部电路部分进行性能测试和故障修复，在所述集成芯片修复后对所述集成芯片进行封装。
9.根据权利要求8所述电子器件无损开盖及封装测试再利用方法，其特征在于，所述区域标记模块，包括：
扫描模块，用于扫描所述芯片的上表面封装结构，获得上表面封装尺寸图；
划分模块，用于在所述上表面封装尺寸图上规划溶剂腐蚀区域位置和尺寸，获得区域规划尺寸和位置；
标记模块，用于利用激光扫描方式在所述所述芯片的封装上表面按照所述区域规划尺寸和位置标记出所述溶剂腐蚀区域；
其中，所述划分模块包括：
长宽比确定模块，用于获取所述集成芯片的封装结构的长宽比，确定所述长宽比是否超过0.75；
尺寸位置划分模块，用于根据长宽比的不同情况确定区域规划尺寸和位置。
10.根据权利要求9所述电子器件无损开盖及封装测试再利用系统，其特征在于，所述尺寸位置划分模块包括：
尺寸划分模块，用于当所述集成芯片的封装结构的长宽比不超过0.75时，以所述集成芯片的封装结构的宽边为基准设置长边区域划分长度，其中，所述长边区域划分长度最大值不得超过所述封装结构的宽边长度对应数值
位置确定模块，用于以所述长边区域划分长度为标准，以宽边位置为起始点，在所述集成芯片的封装结构的长边处截取长边区域划分长度，并且，使所述长边区域划分长度与所述封装结构的宽边形成矩形区域；
第一区域划分模块一，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.5倍的长度为半径划分第一溶解区域；
第二区域划分模块一，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.8倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域；
所述尺寸位置划分模块还包括：
第一区域划分模块二，用于当所述集成芯片的封装结构的长宽比超过0.75时，以所述封装结构的上表面的中心点为圆形，以所述封装结构的上表面的长边长度的0.45倍的长度为半径划分第一溶解区域；
第二区域划分模块二，用于在所述矩形区域中，以所述矩形区域的中心点为圆形，以矩形区域的长边区域划分长度的0.75倍的长度为半径划分第二溶解区域；其中，所述第一溶解区域和第二溶解区域组合形成溶剂腐蚀区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210035236.3A CN114420602B (zh) | 2022-01-13 | 2022-01-13 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210035236.3A CN114420602B (zh) | 2022-01-13 | 2022-01-13 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114420602A true CN114420602A (zh) | 2022-04-29 |
| CN114420602B CN114420602B (zh) | 2022-12-27 |
Family
ID=81274208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210035236.3A Active CN114420602B (zh) | 2022-01-13 | 2022-01-13 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420602B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114927408A (zh) * | 2022-05-19 | 2022-08-19 | 深圳市东方聚成科技有限公司 | 一种电子器件无损芯片分离及封装测试再利用方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766496A (en) * | 1996-05-31 | 1998-06-16 | Nisene Technology Group, Inc. | Decapsulator and method for decapsulating plastic encapsulated device |
| JP2004205440A (ja) * | 2002-12-26 | 2004-07-22 | Sanyo Electric Co Ltd | 半導体装置の不良解析方法 |
| JP2006196592A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の検査方法 |
| CN201522997U (zh) * | 2009-11-17 | 2010-07-07 | 宜硕科技(上海)有限公司 | 一种封装芯片开盖装置 |
| CN102938386A (zh) * | 2012-11-15 | 2013-02-20 | 苏州华碧微科检测技术有限公司 | Dip封装元件的开盖方法 |
| CN104008956A (zh) * | 2014-06-06 | 2014-08-27 | 航天科工防御技术研究试验中心 | 用于倒装芯片器件的开封方法 |
| CN104599981A (zh) * | 2015-01-07 | 2015-05-06 | 航天科工防御技术研究试验中心 | 塑封器件的开封方法 |
| CN105598589A (zh) * | 2016-01-07 | 2016-05-25 | 航天科工防御技术研究试验中心 | 激光开封方法 |
| CN106644638A (zh) * | 2016-12-16 | 2017-05-10 | 贵州航天计量测试技术研究所 | 一种小尺寸模塑封装器件开封方法 |
| CN108987246A (zh) * | 2017-05-31 | 2018-12-11 | 上海新微技术研发中心有限公司 | 一种去除芯片封装结构的方法 |
| CN111207973A (zh) * | 2020-01-14 | 2020-05-29 | 长江存储科技有限责任公司 | 一种芯片的开封方法 |
| CN111693852A (zh) * | 2020-06-23 | 2020-09-22 | 紫光宏茂微电子(上海)有限公司 | 一种塑封裝元器件开封方法及开封装置 |
| CN111710627A (zh) * | 2020-05-28 | 2020-09-25 | 北京芯可鉴科技有限公司 | 芯片封装预处理方法及芯片分析方法 |
-
2022
- 2022-01-13 CN CN202210035236.3A patent/CN114420602B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766496A (en) * | 1996-05-31 | 1998-06-16 | Nisene Technology Group, Inc. | Decapsulator and method for decapsulating plastic encapsulated device |
| JP2004205440A (ja) * | 2002-12-26 | 2004-07-22 | Sanyo Electric Co Ltd | 半導体装置の不良解析方法 |
| JP2006196592A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の検査方法 |
| CN201522997U (zh) * | 2009-11-17 | 2010-07-07 | 宜硕科技(上海)有限公司 | 一种封装芯片开盖装置 |
| CN102938386A (zh) * | 2012-11-15 | 2013-02-20 | 苏州华碧微科检测技术有限公司 | Dip封装元件的开盖方法 |
| CN104008956A (zh) * | 2014-06-06 | 2014-08-27 | 航天科工防御技术研究试验中心 | 用于倒装芯片器件的开封方法 |
| CN104599981A (zh) * | 2015-01-07 | 2015-05-06 | 航天科工防御技术研究试验中心 | 塑封器件的开封方法 |
| CN105598589A (zh) * | 2016-01-07 | 2016-05-25 | 航天科工防御技术研究试验中心 | 激光开封方法 |
| CN106644638A (zh) * | 2016-12-16 | 2017-05-10 | 贵州航天计量测试技术研究所 | 一种小尺寸模塑封装器件开封方法 |
| CN108987246A (zh) * | 2017-05-31 | 2018-12-11 | 上海新微技术研发中心有限公司 | 一种去除芯片封装结构的方法 |
| CN111207973A (zh) * | 2020-01-14 | 2020-05-29 | 长江存储科技有限责任公司 | 一种芯片的开封方法 |
| CN111710627A (zh) * | 2020-05-28 | 2020-09-25 | 北京芯可鉴科技有限公司 | 芯片封装预处理方法及芯片分析方法 |
| CN111693852A (zh) * | 2020-06-23 | 2020-09-22 | 紫光宏茂微电子(上海)有限公司 | 一种塑封裝元器件开封方法及开封装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114927408A (zh) * | 2022-05-19 | 2022-08-19 | 深圳市东方聚成科技有限公司 | 一种电子器件无损芯片分离及封装测试再利用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114420602B (zh) | 2022-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114420602B (zh) | 一种电子器件无损开盖及封装测试再利用方法和系统 | |
| US7056810B2 (en) | Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance | |
| KR100299086B1 (ko) | 반도체장치및그제조방법및그반송트레이및반도체기판의제조방법 | |
| US10199339B2 (en) | Semiconductor structure with sacrificial anode and method for forming | |
| US7265032B2 (en) | Protective layer during scribing | |
| CN107221517B (zh) | 一种包覆型芯片尺寸封装结构及其封装方法 | |
| CN111293120B (zh) | 分栅快闪存储器及其制备方法 | |
| CN100576468C (zh) | 制造半导体器件的方法 | |
| US20190019745A1 (en) | Package with backside protective layer during molding to prevent mold flashing failure | |
| CN108987246A (zh) | 一种去除芯片封装结构的方法 | |
| JP2000040775A (ja) | 半導体装置及びその製造方法 | |
| US20060205177A1 (en) | Stray field shielding structure for semiconductors | |
| CN109887914B (zh) | 分栅快闪存储器及其制备方法 | |
| CN110911414B (zh) | 分栅快闪存储器及其制备方法 | |
| TWI242848B (en) | Chip scale package and method for marking the same | |
| CN115656331B (zh) | 一种芯片开裂的失效根因溯源的分析方法及设备 | |
| US8431442B2 (en) | Methods of manufacturing semiconductor chips | |
| CN110233115B (zh) | 一种晶圆级芯片封装方法及封装结构 | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| CN115632003B (zh) | 芯片封装方法、装置、可读介质及电子设备 | |
| KR100379093B1 (ko) | 반도체패키지의마킹방법 | |
| US11462481B2 (en) | Fan-out packaging structure and method of making same | |
| US20060128072A1 (en) | Method of protecting fuses in an integrated circuit die | |
| US20230314735A1 (en) | Approach to prevent plating at v-groove zone in photonics silicon during bumping or pillaring | |
| CN111162007B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Method and System for Non destructive Cover Opening and Packaging Testing Reuse of Electronic Devices Effective date of registration: 20231018 Granted publication date: 20221227 Pledgee: Shenzhen Rural Commercial Bank Co.,Ltd. (shenzhen Rural Commercial Bank) Pledgor: SHENZHEN EASTIC TECHNOLOGY CO.,LTD. Registration number: Y2023980061800 |