CN111710627A - 芯片封装预处理方法及芯片分析方法 - Google Patents
芯片封装预处理方法及芯片分析方法 Download PDFInfo
- Publication number
- CN111710627A CN111710627A CN202010469555.6A CN202010469555A CN111710627A CN 111710627 A CN111710627 A CN 111710627A CN 202010469555 A CN202010469555 A CN 202010469555A CN 111710627 A CN111710627 A CN 111710627A
- Authority
- CN
- China
- Prior art keywords
- chip
- bare
- chip package
- die
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 18
- 238000002203 pretreatment Methods 0.000 title claims abstract description 13
- 238000004806 packaging method and process Methods 0.000 title abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 238000007781 pre-processing Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000243 solution Substances 0.000 claims description 56
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 36
- 239000010931 gold Substances 0.000 claims description 32
- 229910052737 gold Inorganic materials 0.000 claims description 32
- 239000004642 Polyimide Substances 0.000 claims description 30
- 229920001721 polyimide Polymers 0.000 claims description 30
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 18
- 239000002253 acid Substances 0.000 claims description 17
- 238000000465 moulding Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 7
- 239000011888 foil Substances 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000005855 radiation Effects 0.000 claims description 6
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 230000002285 radioactive effect Effects 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 2
- 238000005260 corrosion Methods 0.000 description 12
- 230000007797 corrosion Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000005030 aluminium foil Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种芯片封装预处理方法及芯片分析方法，属于集成电路技术领域。所述预处理方法包括：探测不同裸晶在多芯片封装的表面投影区域；保护处于待移除裸晶的表面投影区域之外的多芯片封装；腐蚀所述多芯片封装；剥离所述待移除裸晶，获得裸露的目标裸晶。本发明用于FIB预处理。
Description
技术领域
本发明涉及集成电路技术领域，具体地涉及一种用于多芯片封装的预处理方法、一种反应粘连介质溶液、一种腐蚀金溶液和一种芯片分析方法。
背景技术
随着芯片集成度越来越高，芯片封装内部通常有两颗或者两颗以上的芯片，为了节省芯片面积，通常采用堆叠封装的形式。
在芯片失效分析及芯片改版测试环节中，多数需要使用FIB(聚焦离子束，FocusedIon Beam)分析芯片失效机理及芯片电路修补。多芯片封装中主Die(主裸晶)是核心芯片，从Die(从裸晶)多数都是存储、开关等辅助芯片。FIB预处理是保持芯片管脚连接性，实现待测芯片全部裸露的手段。在多芯片封装中由于从Die粘接在主Die上，遮挡了大部分主Die的面积，进而导致无法直接在封装内进行FIB操作。
在现有技术中，有的方案采用激光开封机对芯片封装的塑封部分进行预开封，开封后继续用酸液腐蚀直至腐蚀至芯片表面。但从Die与主Die通过聚酰亚胺粘接，粘接强度非常大，无法完好剥离。同时，从Die上的金线移除过程中极易造成粘接，影响后续测试。
有的方案是加热移除，主要是开封将主Die和从Die裸露，将芯片封装加热至200℃(摄氏度)以上，使用铁镊子将从Die直接拔除。该方法存在三个弊端：1)由于聚酰亚胺本身就具备耐高温的特点，加热只能适度缓解粘性，加热至200℃以上时的粘性仍很强；2)在粘性很强的情况下硬拔从Die容易造成主Die剥层；3)从Die较薄的情况下，铁镊子易划伤主Die芯片表面。
有的方案是强酸移除，主要问题是操作人员水平和封装材料影响。该方法是通过开封将主Die和从Die裸露，加热强酸(一般选用浓硫酸)。利用浓硫酸的强脱水性，把从Die和主Die分离，再使用镊子轻轻拔掉金线，移除从Die。该方法存在几个弊端：1)浓硫酸不具备选择性腐蚀，在腐蚀聚酰亚胺的同时，也会腐蚀剩余的Molding(模塑)的树脂，如从Die过大导致留下的Molding较少时，浓硫酸会破坏掉芯片与引脚间的连接；2)移除从Die后的金线只能依靠手动拔除，易造成剩余金线桥接；3)加热状态下的浓硫酸极度危险，操作危险系数很高。
还有的方案是芯片取Die重新绑定，主要受取Die过程中的不确定性因素影响过大，同时，重新绑定封装的方法成本及测试周期均过长。取Die过程中的不确定影响因素主要由反应时间造成。通过酸液进行叠Die封装取Die，在操作过程中为了分离两颗Die，反应时间远高于单Die封装。容易造成芯片断裂、崩边、pad(封装内管脚)过腐蚀等现象，影响芯片后续分析测试。
发明内容
本发明的目的是提供一种芯片封装预处理方法及芯片分析方法，解决芯片分析前难以移除待移除裸晶并保留完好的目标裸晶等技术问题。
为了实现上述目的，本发明实施例提供一种用于多芯片封装的预处理方法，该预处理方法包括：
探测不同裸晶在多芯片封装的表面投影区域；
保护处于待移除裸晶的表面投影区域之外的多芯片封装；
腐蚀所述多芯片封装；
剥离所述待移除裸晶，获得裸露的目标裸晶。
具体的，所述探测不同裸晶在多芯片封装的表面投影区域，包括：
通过放射性射线辐照多芯片封装，获得芯片辐照图；
通过所述芯片辐照图上金线或金属线的分布位置，识别不同裸晶在所述多芯片封装的表面投影区域。
具体的，所述保护处于待移除裸晶的表面投影区域之外的多芯片封装，包括：
在所述多芯片封装上粘接保护层，其中，所述保护层被开有与待移除裸晶的表面投影区域尺寸对应的窗口且在粘接后所述窗口的位置区域与所述待移除裸晶的表面投影区域对应。
具体的，所述保护处于待移除裸晶的表面投影区域之外的多芯片封装，包括：
在所述多芯片封装上粘接保护层；
确定所述保护层上与待移除裸晶的表面投影区域对应的位置区域；
在所述位置区域内开取与待移除裸晶的表面投影区域尺寸对应的窗口。
具体的，其中，所述保护层为与浓酸发生钝化或与酸液不反应的金属或合金。
具体的，其中，所述保护层为铝箔。
具体的，其中，所述窗口的位置区域尺寸为所述待移除裸晶的表面投影区域尺寸的105％左右。
具体的，所述腐蚀所述多芯片封装，包括：
在处于所述待移除裸晶的表面投影区域内的多芯片封装表面使用酸液，腐蚀所述多芯片封装的模塑直至有目标裸晶的表面露出。
具体的，在所述腐蚀所述多芯片封装之后，且在所述剥离所述待移除裸晶之前，还包括：
使用反应粘连介质溶液去除目标裸晶与所述待移除裸晶之间的粘连介质。
具体的，所述使用反应粘连介质溶液去除目标裸晶与所述待移除裸晶之间的粘连介质，包括：
在所述待移除裸晶的区域附近滴入反应聚酰亚胺溶液，去除目标裸晶与所述待移除裸晶之间的聚酰亚胺，其中，所述反应聚酰亚胺溶液为乙二胺的水溶液。
具体的，所述使用反应粘连介质溶液去除目标裸晶与所述待移除裸晶之间的粘连介质，还包括以下至少一项：
加热所述反应聚酰亚胺溶液至85摄氏度左右；
保持所述反应聚酰亚胺溶液与所述聚酰亚胺的反应约5分钟。
具体的，在所述剥离所述待移除裸晶之后，且在所述获得裸露的目标裸晶之前，还包括：
在所述待移除裸晶剥离后的区域附近滴入腐蚀金溶液，去除所述待移除裸晶的金线，其中，所述腐蚀金溶液为碘化钾的水溶液。
具体的，在所述剥离所述待移除裸晶之后，且在所述获得裸露的目标裸晶之前，还包括以下至少一项：
加热所述腐蚀金溶液至100摄氏度左右；
保持所述腐蚀金溶液与所述金线的反应约3分钟。
具体的，在所述获得裸露的目标裸晶之后，还包括：
继续腐蚀所述待移除裸晶剥离后的区域附近的模塑，直至所述目标裸晶完全裸露。
本发明实施例提供一种用于前述的预处理方法的反应粘连介质溶液，该反应粘连介质溶液包括：
反应聚酰亚胺溶液；
所述反应聚酰亚胺溶液包括乙二胺和水；
所述反应聚酰亚胺溶液的配比为：乙二胺:水＝1:a，a取1至1.5。
本发明实施例提供一种用于前述的预处理方法的腐蚀金溶液，所述腐蚀金溶液包括：
碘化钾和水；
所述腐蚀金溶液的配比为：碘化钾:水＝1:b，b取10至20。
本发明实施例提供一种芯片分析方法，该芯片分析方法包括：
对芯片执行前述的预处理方法；
对预处理后芯片执行聚焦离子束分析。
本发明能够通过准确的定位手段，能使待移除裸晶裸露，同时，最低限度腐蚀模塑；
本发明溶液配方能够迅速地腐蚀裸晶间的聚酰亚胺，保证待移除裸晶完好的脱落；
本发明实现的腐蚀金配方能够快速地腐蚀掉剥离待移除裸晶留下的金线，以避免金线影响后续测试结果；
本发明能有效地克服堆叠封装的FIB预处理难题，同时具有操作简单、成本低廉等特点，能广泛地应用于失效分析领域及芯片测试领域。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1为本发明实施例的多芯片封装结构框架示意图；
图2为本发明实施例的X射线辐照投影成像示意图；
图3为本发明实施例的开窗后铝箔示意图；
图4为本发明实施例的窗口内腐蚀至露出主Die表面和从Die后的芯片示意图；
图5为本发明实施例的从Die的金线残留于模塑的示意图；
图6为本发明实施例的去除从Die后的主Die表面示意图；
图7为本发明实施例的主Die完全裸露的实物示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
实施例1
本发明实施例提供用于多芯片封装的预处理方法，该预处理方法可以包括：
探测不同裸晶在多芯片封装的表面投影区域；
保护处于待移除裸晶的表面投影区域之外的多芯片封装；
腐蚀所述多芯片封装；
剥离所述待移除裸晶，获得裸露的目标裸晶。
如图1，待预处理的芯片是被堆叠而封装的，称为多芯片封装，从Die即待移除裸晶，主Die即目标裸晶，LeadFrame为引线框架，Molding是模塑，模塑通常是树脂构成的，GTS是从Die的金线，GTM是主Die的金线，PIN是封装外引脚，表面投影区域可以是以引线框架所在面为参考面，向芯片的模塑外表面上的投影区域，也可以是以芯片的模塑外表面为参考面，向引线框架所在面上的投影区域；在一些具体实施中，从Die可以有多个，即堆叠不止两层，对此，本发明实施例的保护、腐蚀和剥离等所有操作均是可以重复进行的，例如剥离后再腐蚀，再腐蚀完成后再剥离；对于保护操作，则可以以最大投影区域面积的从Die的表面投影区域为边界，在该边界外进行所述保护，并且保护的实现可以是保护材料替代反应被腐蚀(反应产物不具有对模塑材料的腐蚀性)或保护材料产生隔离而不被腐蚀；对于腐蚀，可以选择酸液进行酸蚀，基于保护材料的具体情况，若是替代反应的，则可以无差别地对保护后的多芯片封装进行定量腐蚀，若是保护操作形成隔离的，则对没被隔离的区域进行腐蚀。
进一步地，如图2，所述探测不同裸晶在多芯片封装的表面投影区域，可以包括：
通过放射性射线辐照多芯片封装，获得芯片辐照图；
通过所述芯片辐照图上金线(黄金制成的导线)或金属线(如铝线等)的分布位置，识别不同裸晶在所述多芯片封装的表面投影区域。
在一些具体实施中，放射性射线可以是X射线，辐照多芯片封装可以是垂直辐照待预处理的芯片，主Die和从Die均可以是矩形的且主Die物理区域面积大于从Die物理区域，则辐照投影区域也应当保持该相对大小关系，再根据金线连接点的连线，就能够确定不同裸晶的表面投影区域。通过X射线进行封装内部分析，实现从Die准确定位。
分析封装内部芯片位置之后，可以量取从Die区域边界距离封装的距离，该距离可以作为用于保护操作的尺寸信息。
所述保护处于待移除裸晶的表面投影区域之外的多芯片封装，可以包括：
在所述多芯片封装上粘接保护层，其中，所述保护层被开有与待移除裸晶的表面投影区域尺寸对应的窗口且在粘接后所述窗口的位置区域与所述待移除裸晶的表面投影区域对应。
此处保护层可以是根据前述的尺寸信息提前制作窗口，然后比对边界后，对应从Die区域执行粘接。
所述保护处于待移除裸晶的表面投影区域之外的多芯片封装，还可以包括：
在所述多芯片封装上粘接保护层；
确定所述保护层上与待移除裸晶的表面投影区域对应的位置区域；
在所述位置区域内开取与待移除裸晶的表面投影区域尺寸对应的窗口。
此处保护层可以是先进行粘接，然后根据封装与从Die相对的尺寸信息，对应从Die区域执行开窗。
保护层实现了芯片封装的保护，在一些具体实施中，所述保护层为与浓酸发生钝化或与酸液不反应的金属或合金；
在一些情况中，如图3，保护层可以是在芯片外粘接的一层铝箔纸(铝箔)，可以有效的保护芯片Molding不受损伤，同时将X射线测到的从Die尺寸在铝箔上105％复制，即所述窗口的位置区域尺寸为所述待移除裸晶的表面投影区域尺寸的105％左右。
进一步地，在所述待移除裸晶的区域附近滴入反应聚酰亚胺溶液，以及在所述待移除裸晶剥离后的区域附近滴入腐蚀金溶液，可以是对前述腐蚀后的窗口内进行的滴入操作。
从腐蚀操作至预处理结束可以有以下步骤：
芯片所粘接的铝箔纸窗口开窗后，使用酸液在窗口腐蚀，直至露出主Die，效果图如图4所示效果，主Die表面露出，从Die基本完全可见；
制备反应聚酰亚胺溶液，该溶液配比为乙二胺:水＝1:a，a取1至1.5；
滴入反应聚酰亚胺溶液，加热为85℃时反应速度最快，反应约5min，使从Die剥离，会存在如图5的残留金线；
制备腐蚀金溶液，该溶液配比为碘化钾:水＝1:b，b取10至20；
滴入腐蚀金溶液，加热至100℃时反应速度最快，反应约3min，从Die金线完全反应，得到如图6的效果；
继续使用酸液腐蚀，直至主Die芯片完全裸露，获得如图7的效果。
其中，由于被酸液腐蚀的是开窗区域内(待移除裸晶的表面投影区域)，该开窗区域外有铝箔，则多芯片封装会形成凹槽，滴入前述两种溶液的操作可以是相对凹槽而言，对于两种溶液的加热过程，可以根据具体操作实际条件，选择是滴入前或滴入后进行加热。
本发明实施例实现了芯片封装在腐蚀过程中的保护方案；制备的聚酰亚胺反应溶液可以快速的反应掉芯片间聚酰亚胺，同时，聚酰亚胺反应溶液具备选择性腐蚀，只腐蚀聚酰亚胺，不腐蚀或者极少量腐蚀Molding树脂。这样可以是Molding树脂最大化的保留，以便保护金线腐蚀过程中主Die金线不受腐蚀；制备的腐蚀金溶液，可以在较短时间内腐蚀掉金，减少容易渗透进树脂的可能性，从而即实现金线腐蚀，又能保护主Die金线不受腐蚀；两种溶液及方法相结合可以实现多芯片封装的FIB预处理；
本发明实施例能够通过预处理步骤即可进行多芯片封装的FIB预处理，为后续FIB实验打下坚实基础。
实施例2
基于实施例1，本发明实施例提供了芯片分析方法，该芯片分析方法包括：
对芯片执行实施例1中所述的预处理方法；
对预处理后芯片执行聚焦离子束分析。
进一步地，示例性地，所述对预处理后芯片执行聚焦离子束(FIB)分析，可以包括：
使用FIB装置产生聚焦的离子束辐照预处理后芯片的主Die或从预处理后芯片提取的Die样本，其中，所述Die样本或主Die响应与所述离子束对应的电荷脉冲；
通过波谱放大器接收所述电荷脉冲，通过多通道分析器接收所述波谱放大器对应所述电荷脉冲的输出波，从而实现所述主Die或所述Die样本的失效分析。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
此外，本发明实施例的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。
Claims (17)
1.一种用于多芯片封装的预处理方法，其特征在于，该预处理方法包括：
探测不同裸晶在多芯片封装的表面投影区域；
保护处于待移除裸晶的表面投影区域之外的多芯片封装；
腐蚀所述多芯片封装；
剥离所述待移除裸晶，获得裸露的目标裸晶。
2.根据权利要求1所述的用于多芯片封装的预处理方法，其特征在于，所述探测不同裸晶在多芯片封装的表面投影区域，包括：
通过放射性射线辐照多芯片封装，获得芯片辐照图；
通过所述芯片辐照图上金线或金属线的分布位置，识别不同裸晶在所述多芯片封装的表面投影区域。
3.根据权利要求1所述的用于多芯片封装的预处理方法，其特征在于，所述保护处于待移除裸晶的表面投影区域之外的多芯片封装，包括：
在所述多芯片封装上粘接保护层，其中，所述保护层被开有与待移除裸晶的表面投影区域尺寸对应的窗口且在粘接后所述窗口的位置区域与所述待移除裸晶的表面投影区域对应。
4.根据权利要求1所述的用于多芯片封装的预处理方法，其特征在于，所述保护处于待移除裸晶的表面投影区域之外的多芯片封装，包括：
在所述多芯片封装上粘接保护层；
确定所述保护层上与待移除裸晶的表面投影区域对应的位置区域；
在所述位置区域内开取与待移除裸晶的表面投影区域尺寸对应的窗口。
5.根据权利要求3或4所述的用于多芯片封装的预处理方法，其特征在于，其中，所述保护层为与浓酸发生钝化或与酸液不反应的金属或合金。
6.根据权利要求5所述的用于多芯片封装的预处理方法，其特征在于，其中，所述保护层为铝箔。
7.根据权利要求3或4所述的用于多芯片封装的预处理方法，其特征在于，其中，所述窗口的位置区域尺寸为所述待移除裸晶的表面投影区域尺寸的105％左右。
8.根据权利要求1-4中任意一项所述的用于多芯片封装的预处理方法，其特征在于，所述腐蚀所述多芯片封装，包括：
在处于所述待移除裸晶的表面投影区域内的多芯片封装表面使用酸液，腐蚀所述多芯片封装的模塑直至有目标裸晶的表面露出。
9.根据权利要求1所述的用于多芯片封装的预处理方法，其特征在于，在所述腐蚀所述多芯片封装之后，且在所述剥离所述待移除裸晶之前，还包括：
使用反应粘连介质溶液去除目标裸晶与所述待移除裸晶之间的粘连介质。
10.根据权利要求9所述的用于多芯片封装的预处理方法，其特征在于，所述使用反应粘连介质溶液去除目标裸晶与所述待移除裸晶之间的粘连介质，包括：
在所述待移除裸晶的区域附近滴入反应聚酰亚胺溶液，去除目标裸晶与所述待移除裸晶之间的聚酰亚胺，其中，所述反应聚酰亚胺溶液为乙二胺的水溶液。
11.根据权利要求10所述的用于多芯片封装的预处理方法，其特征在于，所述使用反应粘连介质溶液去除目标裸晶与所述待移除裸晶之间的粘连介质，还包括以下至少一项：
加热所述反应聚酰亚胺溶液至85摄氏度左右；
保持所述反应聚酰亚胺溶液与所述聚酰亚胺的反应约5分钟。
12.根据权利要求1所述的用于多芯片封装的预处理方法，其特征在于，在所述剥离所述待移除裸晶之后，且在所述获得裸露的目标裸晶之前，还包括：
在所述待移除裸晶剥离后的区域附近滴入腐蚀金溶液，去除所述待移除裸晶的金线，其中，所述腐蚀金溶液为碘化钾的水溶液。
13.根据权利要求12所述的用于多芯片封装的预处理方法，其特征在于，在所述剥离所述待移除裸晶之后，且在所述获得裸露的目标裸晶之前，还包括以下至少一项：
加热所述腐蚀金溶液至100摄氏度左右；
保持所述腐蚀金溶液与所述金线的反应约3分钟。
14.根据权利要求1或12所述的用于多芯片封装的预处理方法，其特征在于，在所述获得裸露的目标裸晶之后，还包括：
继续腐蚀所述待移除裸晶剥离后的区域附近的模塑，直至所述目标裸晶完全裸露。
15.一种用于权利要求1至14中任意一项所述的预处理方法的反应粘连介质溶液，其特征在于，该反应粘连介质溶液包括：
反应聚酰亚胺溶液；
所述反应聚酰亚胺溶液包括乙二胺和水；
所述反应聚酰亚胺溶液的配比为：乙二胺:水＝1:a，a取1至1.5。
16.一种用于权利要求1至14中任意一项所述的预处理方法的腐蚀金溶液，其特征在于，所述腐蚀金溶液包括：
碘化钾和水；
所述腐蚀金溶液的配比为：碘化钾:水＝1:b，b取10至20。
17.一种芯片分析方法，其特征在于，该芯片分析方法包括：
对芯片执行权利要求1至14中任意一项所述的预处理方法；
对预处理后芯片执行聚焦离子束分析。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010469555.6A CN111710627B (zh) | 2020-05-28 | 2020-05-28 | 芯片封装预处理方法及芯片分析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010469555.6A CN111710627B (zh) | 2020-05-28 | 2020-05-28 | 芯片封装预处理方法及芯片分析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111710627A true CN111710627A (zh) | 2020-09-25 |
| CN111710627B CN111710627B (zh) | 2024-03-01 |
Family
ID=72538492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010469555.6A Active CN111710627B (zh) | 2020-05-28 | 2020-05-28 | 芯片封装预处理方法及芯片分析方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111710627B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114334749A (zh) * | 2022-03-09 | 2022-04-12 | 绍兴中芯集成电路制造股份有限公司 | 塑封器件的开封方法 |
| CN114420602A (zh) * | 2022-01-13 | 2022-04-29 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
| CN115908242A (zh) * | 2022-09-22 | 2023-04-04 | 深圳市明测科技有限公司 | 一种多通道图像融合的芯片金线整线检测方法及系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329302B1 (en) * | 2000-06-26 | 2001-12-11 | Advanced Micro Devices, Inc. | Removal of a top IC die from a bottom IC die of a multichip IC package with preservation of interconnect |
| CN102044405A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 多芯片封装体中芯片的分离方法 |
| CN103151259A (zh) * | 2013-03-07 | 2013-06-12 | 中国空间技术研究院 | 一种芯片钝化层去除方法 |
| CN103499476A (zh) * | 2013-09-30 | 2014-01-08 | 上海华力微电子有限公司 | 一种在芯片失效分析过程中去除层次的方法 |
| CN104465315A (zh) * | 2013-09-24 | 2015-03-25 | 工业和信息化部电子第五研究所 | 3d叠层芯片封装器件的芯片分离方法 |
| CN104576309A (zh) * | 2013-10-11 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 从多芯片封装结构中获取底层芯片的方法 |
| CN106783655A (zh) * | 2016-11-30 | 2017-05-31 | 成都海威华芯科技有限公司 | 一种制备半导体集成电路器件金属横截面样品的方法 |
| CN107845608A (zh) * | 2016-09-20 | 2018-03-27 | 中芯国际集成电路制造(上海)有限公司 | 一种从多芯片封装中分离出子芯片的方法 |
-
2020
- 2020-05-28 CN CN202010469555.6A patent/CN111710627B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329302B1 (en) * | 2000-06-26 | 2001-12-11 | Advanced Micro Devices, Inc. | Removal of a top IC die from a bottom IC die of a multichip IC package with preservation of interconnect |
| CN102044405A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 多芯片封装体中芯片的分离方法 |
| CN103151259A (zh) * | 2013-03-07 | 2013-06-12 | 中国空间技术研究院 | 一种芯片钝化层去除方法 |
| CN104465315A (zh) * | 2013-09-24 | 2015-03-25 | 工业和信息化部电子第五研究所 | 3d叠层芯片封装器件的芯片分离方法 |
| CN103499476A (zh) * | 2013-09-30 | 2014-01-08 | 上海华力微电子有限公司 | 一种在芯片失效分析过程中去除层次的方法 |
| CN104576309A (zh) * | 2013-10-11 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 从多芯片封装结构中获取底层芯片的方法 |
| CN107845608A (zh) * | 2016-09-20 | 2018-03-27 | 中芯国际集成电路制造(上海)有限公司 | 一种从多芯片封装中分离出子芯片的方法 |
| CN106783655A (zh) * | 2016-11-30 | 2017-05-31 | 成都海威华芯科技有限公司 | 一种制备半导体集成电路器件金属横截面样品的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420602A (zh) * | 2022-01-13 | 2022-04-29 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
| CN114420602B (zh) * | 2022-01-13 | 2022-12-27 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
| CN114334749A (zh) * | 2022-03-09 | 2022-04-12 | 绍兴中芯集成电路制造股份有限公司 | 塑封器件的开封方法 |
| CN114334749B (zh) * | 2022-03-09 | 2022-06-14 | 绍兴中芯集成电路制造股份有限公司 | 塑封器件的开封方法 |
| CN115908242A (zh) * | 2022-09-22 | 2023-04-04 | 深圳市明测科技有限公司 | 一种多通道图像融合的芯片金线整线检测方法及系统 |
| CN115908242B (zh) * | 2022-09-22 | 2023-10-03 | 深圳市明测科技有限公司 | 一种多通道图像融合的芯片金线整线检测方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111710627B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111710627B (zh) | 芯片封装预处理方法及芯片分析方法 | |
| CN104008956B (zh) | 用于倒装芯片器件的开封方法 | |
| CN104465315B (zh) | 3d叠层芯片封装器件的芯片分离方法 | |
| EP0668611A1 (en) | Method for recovering bare semiconductor chips from plastic packaged modules | |
| KR20060106601A (ko) | 반도체 장치의 생산 관리 방법 및 반도체 기판 | |
| JP2006190840A (ja) | 半導体パッケージ、そのｉｄ化装置、そのｉｄ認識装置及びそのｉｄ認識方法、並びに半導体集積回路チップ、そのｉｄ化装置、そのｉｄ認識装置及びそのｉｄ認識方法 | |
| CN102565680A (zh) | 半导体器件的失效分析方法 | |
| CN107680919A (zh) | 一种塑封铜键合引线集成电路开封方法 | |
| CN114578203B (zh) | 采用打线工艺封装的芯片的开封方法、应用和失效分析方法 | |
| CN102479733A (zh) | 机械强度测试设备、半导体装置的制造方法与测试方法 | |
| O’Halloran et al. | Planar analysis of copper-aluminium intermetallics | |
| CN115436142A (zh) | 一种塑封器件的开封方法 | |
| CN113945442A (zh) | 砷化镓芯片封装结构中取晶粒的方法和应用 | |
| CN102403242B (zh) | 一种在重新粘合过程中防止待测芯片损伤的方法 | |
| Ng et al. | Copper wirebond package decapsulation technique using mixed acid chemistry | |
| US20120178189A1 (en) | Method for forming an over pad metalization (opm) on a bond pad | |
| EP0986072A2 (en) | Process for treatment of a resist | |
| US12106973B2 (en) | Two-step decapsulation technique for semiconductor package having silver bond wires | |
| CN118658792A (zh) | Fc封装电路的处理方法、装置以及电子设备 | |
| Tang et al. | Unique failure analysis capabilities enabled by the MIP decapsulation technique | |
| Mathew et al. | High Temperature Reliability of Copper Wire-Bonded Packages Encapsulated with Mold Compounds Containing Sulfur compounds | |
| CN115656331B (zh) | 一种芯片开裂的失效根因溯源的分析方法及设备 | |
| Cheng et al. | Inexpensive and Efficient Backside Decapsulation Technique for Challenging Down Bond Devices | |
| Mathew et al. | Copper Wirebond Compatibility with Organic and Inorganic Ions Present in Mold Compounds | |
| CN116106720A (zh) | 一种集成电路基岛区域失效分析的开盖方法及实验方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |