CN114578203B - 采用打线工艺封装的芯片的开封方法、应用和失效分析方法 - Google Patents

采用打线工艺封装的芯片的开封方法、应用和失效分析方法 Download PDF

Info

Publication number
CN114578203B
CN114578203B CN202210477878.9A CN202210477878A CN114578203B CN 114578203 B CN114578203 B CN 114578203B CN 202210477878 A CN202210477878 A CN 202210477878A CN 114578203 B CN114578203 B CN 114578203B
Authority
CN
China
Prior art keywords
acid
packaged
chip
fuming nitric
unsealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210477878.9A
Other languages
English (en)
Other versions
CN114578203A (zh
Inventor
范小涛
高强
季春葵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Force Electronics Co ltd
Jiangshan Jifeng Electronic Technology Co ltd
Original Assignee
Giga Force Electronics Co ltd
Jiangshan Jifeng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Force Electronics Co ltd, Jiangshan Jifeng Electronic Technology Co ltd filed Critical Giga Force Electronics Co ltd
Priority to CN202210477878.9A priority Critical patent/CN114578203B/zh
Publication of CN114578203A publication Critical patent/CN114578203A/zh
Application granted granted Critical
Publication of CN114578203B publication Critical patent/CN114578203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/34—Purifying; Cleaning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/44—Sample treatment involving radiation, e.g. heat

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Engineering & Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种采用打线工艺封装的芯片的开封方法、应用和失效分析方法，涉及半导体技术领域，具体包括：先对封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄，然后通过预设配比的配置酸去除减薄后的所述封装芯片样品表面的环氧树脂，然后对晶粒进行表面清洗并晾干。这样，采用激光减薄封装体和的配置酸对采用打线工艺封装的芯片进行开封，通过一种配置酸即可开封目前市场上常见封装芯片样品，避免了因判断打线材质失误导致打线被腐蚀的问题，为后续有源区的失效分析提供了前提条件。

Description

采用打线工艺封装的芯片的开封方法、应用和失效分析方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种采用打线工艺封装的芯片的开封方法、应用和失效分析方法。
背景技术
芯片封装中采用不同的封装键合丝，在开封过程中需要针对不同的键合丝用不同酸或者配酸进行开封，在开封过程中能保留键合丝，以便于后续的电性测试以及材料分析。目前，封装键合丝（也即Wire Bonding）大致可以分为（AU）、（AI）、（AG）、（CU）以及两种键合丝的混打（AU/CU）、（AI/CU）、（AG/CU）。
然而，在开封过程中，如果封装芯片中打线的线材材质判断错误，则会导致开封采用的配酸选择错误，从而导致封装芯片中的打线被腐蚀熔断，影响后续的电性测试以及材料分析的数据获取；并且，目前在开封银铜混打线的样品时只能保留其中一种线材，且在开银线产品时多次腐蚀会导致银线被腐蚀，也未有合适的配酸可以完整将银铜混打线完好的开封出来。
有鉴于此，特提出本发明以解决上述技术问题中的至少一种。
发明内容
本发明的第一目的在于提供一种采用打线工艺封装的芯片的开封方法，以缓解了现有技术中在芯片开封时由于判断打线材质错误导致用酸错误，从而导致无法将打线完整开封出来的问题。
本发明的第二目的在于提供一种采用打线工艺封装的芯片的开封方法的应用。
本发明的第三目的在于提供一种采用打线工艺封装的芯片的失效分析方法。
为了实现上述目的，本发明的技术方案如下：
本发明提供一种采用打线工艺封装的芯片的开封方法，包括以下步骤：
（a）提供采用打线工艺封装的封装芯片样品；
（b）对封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄；
（c）去除减薄后的所述封装芯片样品表面的环氧树脂，包括：
将经过上述步骤（a）和步骤（b）处理后的封装芯片样品和预设配比的配置酸置于预先加热的加热炉上进行加热，并在加热后通过丙酮清洗，以暴露晶粒；其中，所述预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液；所述第一发烟硝酸和浓硫酸的体积比为（15-25）：（7-13）；所述第二发烟硝酸和碘的体积比为：（25-40）：（10-20）；所述第一混酸溶液和第二混酸溶液的体积比为1：（1.5-2）；
（d）对全部露出的晶粒进行表面清洗并晾干。
进一步的，步骤（b）中，通过X射线对封装芯片样品进行扫描，以进行晶粒定位；
其中，在进行晶粒定位时，X射线的能量电压为压75~80kV，电流为55~60uA。
进一步的，步骤（b）中，通过激光射线对晶粒位置对应的封装体进行减薄处理；
其中，在进行减薄处理时，激光射线的激光烧蚀功率为20%~30%、频率为33KHz、Q脉宽为100、速度为550mm/s、镭射次数为2~5次。
进一步的，步骤（c）中，所述预设配比的配置酸，采用以下步骤进行配置：
采用第一发烟硝酸和浓硫酸配置第一配酸溶液，将碘加入至加热后的第二发烟硝酸溶解制成第二配酸溶液，将所述第一配酸溶液加入至所述第二配酸溶液中，并通过超声震动进行均匀混合。
进一步的，步骤（c）中，所述第一发烟硝酸、所述浓硫酸和所述第二发烟硝酸的质量分数为85%~98%；所述碘的质量分数为95%~99%。
进一步的，步骤（c）中，所述预设配比的配置酸置于预先加热至90-100度加热炉上进行加热，加热的时间为5-10秒。
进一步的，步骤（c）中，所述第一发烟硝酸和浓硫酸的体积比为（15-20）：（7-10）。
进一步的，步骤（c）中，所述第二发烟硝酸和碘的体积比为：（25-30）：（10-15）。
进一步的，步骤（c）中，所述第一混酸溶液和第二混酸溶液的体积比为1：1.5。
进一步的，步骤（d）中，采用加热的无水已二胺冲洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和丙酮冲洗后晾干。
进一步的，步骤（d）中，采用加热的无水已二胺冲洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和酒精冲洗后晾干。
进一步的，包括以下步骤：
（a）提供封装芯片样品；
（b）对封装芯片样品进行晶粒定位，然后用镭射机对晶粒对应的位置进行封装体减薄，包括：采用X射线对封装芯片样品进行晶粒定位，采用激光射线对晶粒位置对应的封装体进行减薄处理；X射线的能量电压为75~80kV、电流为55~60uA；激光烧蚀功率为20%~30%、频率为33KHz、Q脉宽为100、速度为550mm/s、镭射次数为2~5次；
（c）去除减薄后的所述封装芯片样品表面的环氧树脂，包括：将经过上述步骤（a）和步骤（b）处理后的封装芯片样品和预设配比的配置酸置于预先加热的加热炉上进行加热，并在加热后通过丙酮清洗，以暴露晶粒；其中，所述预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液；所述第一发烟硝酸和浓硫酸的体积比为（15-25）：（7-13）；所述第二发烟硝酸和碘的体积比为：（25-40）：（10-20）；所述第一混酸溶液和第二混酸溶液的体积比为1：（1.5-2）；所述第一发烟硝酸、所述浓硫酸和所述第二发烟硝酸的质量分数为85%~98%；所述碘的质量分数为95%~99%；所述预设配比的配置酸置于预先加热至90-100度加热炉上进行加热，加热的时间为5-10秒；
（d）对全部露出的晶粒进行表面清洗并晾干，包括：采用加热的无水已二胺清洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和丙酮冲洗后晾干，或者依次采用清水冲洗、硫酸冲洗和酒精冲洗后晾干。
第二方面，本发明提供根据前述实施方式所述的Wire Bonding芯片的开封方法在Wire Bonding芯片失效分析中的应用。
第三方面，本发明提供一种Wire Bonding芯片的失效分析方法，包括以下步骤：
采用前述实施方式任一项所述的Wire Bonding芯片的开封方法以使晶粒暴露；
对晶粒进行缺陷测试。
进一步的，采用光学显微镜和/或电性测试对晶粒进行缺陷测试。
相对于现有技术，本发明具有以下技术效果：
（1）本发明提供的采用打线工艺封装的芯片的开封方法，针对各种单一线材（诸如金线、银线、铜线或者铝线）的封装芯片或者混打线（诸如银铜混打线、金铜混打线或者铝铜混打线）的封装芯片，先对封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄，然后通过预设配比的配置酸去除减薄后的所述封装芯片样品表面的环氧树脂，最后的全部露出的晶粒进行表面清洗并晾干。上述方法采用激光减薄封装体和预设匹配的配置酸对采用打线工艺封装的芯片进行开封，通过一种配置酸即可开封目前市场上出现所有封装芯片样品，避免了因判断打线材质失误导致的芯片中包含的打线被腐蚀的问题，为后续有源区的失效分析提供了前提条件。
（2）本发明还提供了上述采用打线工艺封装的芯片的开封方法的应用，鉴于上述采用打线工艺封装的芯片的开封方法所具有的优势，使得通过一种配置酸即可开封目前市场上出现常见的包含打线的封装芯片样品，避免了因判断打线材质失误导致的打线被腐蚀的问题，具有较高的实用价值。
（3）本发明提供了一种采用打线工艺封装的芯片的失效分析方法，通过先采用上述采用打线工艺封装的芯片的开封方法进行开封，然后对开封出的晶粒进行缺陷测试。鉴于上述采用打线工艺封装的芯片的开封方法所具有的优势，在避免因判断打线材质失误导致的打线被腐蚀的前提下对芯片进行开封，以使晶粒完好的暴露出来，进而晶粒的缺陷也能清晰的呈现给设计人员和研发人员，这对设计人员和研发人员进一步优化产品结构，提高产品性能等方面意义重大。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种包含银线打线的芯片开封示意图；
图2为本发明实施例提供的一种包含铜线打线的芯片开封示意图；
图3为本发明实施例提供的一种银线叠die的产品开封后银线观察结果；
图4为本发明实施例提供的一种银线叠die的产品开封后PAD观察结果。
具体实施方式
下面将结合实施方式和实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施方式和实施例仅用于说明本发明，而不应视为限制本发明的范围。未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
打线工艺，英文名称为Wire Bonding，也可以称之为压焊、绑定、键合、丝焊，是指使用金属丝（诸如金线、银线、铝线等）利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接的工艺，也即实现芯片与电路或引线框架之间的连接的工艺。常见于表面封装工艺，例如COB工艺。
封装芯片中包含的打线，也可称之为芯片中包含的键合丝，材质可以为单一材质，例如金线、银线、铜线或者铝线，也可以为混合材质，例如银铜混打线、金铜混打线或者铝铜混打线的混打线线材。
封装芯片的种类可以包括包含打线的芯片和不包含打线的芯片，本实施例采用的方法适用于包含打线的芯片，通过本实施例提供的配置酸，可以对包含打线的芯片进行完好的开封，同时不会腐蚀芯片中的打线，具有较好的效果。
现有的芯片开封过程，会针对不同的打线材质用不同的酸或者配置酸来保留打线，而在开封前还需要预判断打线材质才能进行开封，在开封过程中判断打线材质错误用错酸会导致打线被腐蚀熔断，从而影响后续的电性测试以及材料分析的数据获取；并且，目前在开封银铜混打线的样品时只能保留其中一种线材，且在开银线产品时多次腐蚀会导致银线被腐蚀，也未有合适的配酸可以完整将银铜混打线完好的开封出来，故提出本发明。
根据本发明的第一个方面，提供了一种采用打线工艺封装的芯片的开封方法，包括以下步骤：
（a）提供采用打线工艺封装的封装芯片样品；
（b）对封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄；
（c）去除减薄后的所述封装芯片样品表面的环氧树脂；
将经过上述步骤（a）和步骤（b）处理后的封装芯片样品和预设配比的配置酸置于预先加热的加热炉上进行加热，并在加热后通过丙酮清洗，以暴露晶粒；其中，所述预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液；所述第一发烟硝酸和浓硫酸的体积比为（15-25）：（7-13）；所述第二发烟硝酸和碘的体积比为：（25-40）：（10-20）；
（d）对全部露出的晶粒进行表面清洗并晾干。
具体的，步骤（a）中提供的封装芯片样品可以是单一线材的芯片封装样品，也可以是混合线材的芯片封装样品。单一线材的芯片封装样品包括金线、银线、铜线或者铝线，混合线材的芯片封装样品包括银铜混打线、金铜混打线或者铝铜混打线的混打线线材。
步骤（b）中，通过激光刷新扫描直至封装体内的晶粒可以清晰看出即可，因样品封装大小薄厚不同距离不同可调整至监视窗口大小即可，扫描范围是整个封装体。在进行激光扫描时，可以采用X射线（X-ray）采用能量电压75~80kV电流55~60uA 刷新扫描即可。
当可以清晰看到封装体内的晶粒时，可以进一步对晶粒对应的位置进行激光烧蚀，激光烧蚀的功率为20%~30%，频率为33KHz，Q脉宽100，速度550mm/s。优选的，可以选择27%的激光烧蚀功率镭射2~5次。由于不同的封装芯片的封装以及Wire Bonding线弧不同，激光减薄保留的厚度也不同，可以镭射至线弧的顶端即可。
进一步，在经过激光减薄和激光烧蚀后，对封装表面的环氧树脂进行去除以便于晶粒的完全开出。步骤（c）中，预设配比的配置酸原料组成和配比对于晶粒的去除至关重要。该预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液，其中，第一发烟硝酸（质量分数典型但非限制性的为85%、86%、87%、88%、89%、90%、91%、92%、93%、94%、95%、96%、97%、98%）用于溶解环氧树脂；浓硫酸（质量分数典型但非限制性的为85%、86%、87%、88%、89%、90%、91%、92%、93%、94%、95%、96%、97%、98%）主要是用于保护Wire Bonding芯片中的Wire Bonding及晶粒；发烟硝酸与碘（质量分数典型但非限制性的为95%、96%、97%、98%、99%）的配比用于开封银线，将两种混酸溶液按一定的比例混合在一起可以降低酸对金属线的腐蚀性。
需要说明的是，本发明中的“包括”、“主要由……制成”意指其除所述原料外，可以包括其它原料，这些原料赋予所述液体组合物不同的特性。除此之外，本发明所述的“包括”、“主要由……制成”还可以替换为封闭式的“为”或“由……制成”。
该预设配比的配置酸的配置方式，也直接影响芯片开封的效果，在进行该配置酸的配置时，可以首先采用第一发烟硝酸和浓硫酸配置第一配酸溶液，然后将碘加入至加热后的第二发烟硝酸溶解制成第二配酸溶液，等碘完全溶解后将第一配酸溶液加入至第二配酸溶液中，并通过超声震动进行均匀混合。
该配置酸中第一发烟硝酸和浓硫酸典型但非限制性的体积比为：第一发烟硝酸与浓硫酸配比可选范围为15ml~20ml：7ml~10ml，第二发烟硝酸与碘配比的可选范围为25ml~30ml：10g~15g。
该配置酸中各成分的用量也直接影响芯片开封的效果。该配置酸中第一发烟硝酸与浓硫酸配比可选范围为15:7、16:7、17:7、18:7、19:7、20:7、15:8、16:8、17:8、18:8、19:8、20:8、15:9、16:9、17:9、18:9、19:9、20:9、15:10、16:10、17:10、18:10、19:10、20:10；第二发烟硝酸与碘配比的可选范围为25:10、26:10、27:10、28:10、29:10、30:10、25:11、26:11、27:11、28:11、29:11、30:11、25:12、26:12、27:12、28:12、29:12、30:12、25:13、26:13、27:13、28:13、29:13、30:13、25:14、26:14、27:14、28:14、29:14、30:14、25:15、26:15、27:15、28:15、29:15、30:15。由于对铜线产品用银线产品的配酸溶剂开封会导致铜线被腐蚀，银线产品用铜线配酸开封会导致银线被腐蚀，若是在混酸中加入碘的方法开封也会导致银线腐蚀，在（发烟硝酸+碘）的溶剂中加入浓硫酸会导致铜线腐蚀，因此本发明在多次实验验证后（发烟硝酸+碘）的溶剂中加入配置好的混酸后再通过超声清洗让其充分混合得到该配置酸，可以通过多次加酸开封银线产品时打线不被腐蚀且PAD不失铝，在银线不被腐蚀的情况下通过上述配比的溶剂可同时开封银线和铜线产品，同时也用此配方的溶剂开封金线和铝线产品验证后证实打线同样未被腐蚀，故确认此配方比可用于目前IC产品常见的上述几种打线材质封装的芯片产品的开封。配置酸中各原料的用量应限定在特定的数值范围内，配置步骤应限定上述配置步骤的执行顺序。
作为本发明的一种可选实施方式，步骤（b）中，通过X射线对封装芯片样品进行扫描，以进行晶粒定位；
其中，在进行晶粒定位时，X射线的能量电压为压75~80kV，电流为55~60uA。
作为本发明的一种可选实施方式，步骤（b）中，通过激光射线对晶粒位置对应的封装体进行减薄处理；
其中，在进行减薄处理时，激光射线的激光烧蚀功率为20%~30%、频率为33KHz、Q脉宽为100、速度为550mm/s、镭射次数为2~5次。
作为本发明的一种可选实施方式，步骤（c）中，所述预设配比的配置酸，采用以下步骤进行配置：
采用第一发烟硝酸和浓硫酸配置第一配酸溶液，将碘加入至加热后的第二发烟硝酸溶解制成第二配酸溶液，将所述第一配酸溶液加入至所述第二配酸溶液中，并通过超声震动进行均匀混合。
作为本发明的一种可选实施方式，步骤（c）中，所述第一发烟硝酸、所述浓硫酸和所述第二发烟硝酸的质量分数为85%~98%；所述碘的质量分数为95%~99%。
作为本发明的一种可选实施方式，步骤（c）中，所述预设配比的配置酸置于预先加热至90-100度加热炉上进行加热，加热的时间为5秒、6秒、7秒、8秒、9秒、10秒。
优选的，可以将预设配比的配置酸先滴至进行减薄后的芯片位置，然后放置于加热炉上加热。不可以将减薄后的芯片放置在配酸中，因为减薄后的芯片放置在配酸中会造成需要开出位置以外的封装体被腐蚀。
作为本发明的一种可选实施方式，步骤（c）中，所述第一发烟硝酸和浓硫酸的体积比为（15-20）：（7-10）。
作为本发明的一种可选实施方式，步骤（c）中，所述第二发烟硝酸和碘的体积比为：（25-30）：（10-15）。
作为本发明的一种可选实施方式，步骤（c）中，所述第一混酸溶液和第二混酸溶液的体积比为1：1.5。
第一发烟硝酸与浓硫酸配置的第一混酸溶液用于开封铜线，第二发烟硝酸与碘配置的第一混酸溶液用于开封银线，将两种配酸按上述比例混合在一起可以降低酸对金属线的腐蚀性，可以设置降低加入的混酸比例用于开封银线叠die（例如银线两叠的die样品、银线三叠的die样品）或者是耐腐蚀性强的塑封胶。
作为本发明的一种可选实施方式，步骤（d）中，采用加热的无水已二胺冲洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和丙酮冲洗后晾干。
作为本发明的一种可选实施方式，步骤（d）中，采用加热的无水已二胺冲洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和酒精冲洗后晾干。
上述用于清洗的丙酮需具有溶解和易挥发的特性，以便将腐蚀的环氧树脂溶解冲洗掉。清水冲洗成本更低且可以达到冲洗效果，在实际应用中，还可以用去离子水代替清水进行冲洗。
作为本发明的一种可选实施方式，包括以下步骤：
（a）提供封装芯片样品；
（b）对封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄；
采用X射线对封装芯片样品进行晶粒定位，采用激光射线对晶粒位置对应的封装体进行减薄处理；X射线的能量电压为75~80kV、电流为55~60uA；激光射线的激光烧蚀功率为20%~30%、频率为33KHz、Q脉宽为100、速度为550mm/s、镭射次数为2~5次；
（c）去除减薄后的封装芯片样品表面的环氧树脂；
将经过上述步骤（a）和步骤（b）处理后的封装芯片样品和预设配比的配置酸置于预先加热的加热炉上进行加热，并在加热后通过丙酮清洗，以暴露晶粒；其中，所述预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液；所述第一发烟硝酸和浓硫酸的体积比为（15-25）：（7-13）；所述第二发烟硝酸和碘的体积比为：（25-40）：（10-20）；所述第一发烟硝酸、所述浓硫酸和所述第二发烟硝酸的质量分数为85%~98%；所述碘的质量分数为95%~99%；所述预设配比的配置酸置于预先加热至90-100度加热炉上进行加热，加热的时间为5-10秒。
（d）对全部露出的晶粒进行表面清洗并晾干；
采用加热的无水已二胺清洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和丙酮冲洗后晾干，或者依次采用清水冲洗、硫酸冲洗和酒精冲洗后晾干。
根据本发明的第二方面，还提供了上述采用打线工艺封装的芯片的开封方法在采用打线工艺封装的芯片失效分析中的应用。
鉴于上述采用打线工艺封装的芯片的开封方法所具有的优势，解决了因判断打线材质失误导致的打线被腐蚀，只需要一种配置酸就可以开封目前市场上出现常见的采用打线工艺封装的封装芯片样品，具有较高的实用价值。
根据本发明的第三方面，还提供了一种采用打线工艺封装的芯片的失效分析方法，包括以下步骤：
采用前述实施方式任一项所述的采用打线工艺封装的芯片的开封方法以使晶粒暴露；
对晶粒进行缺陷测试。
鉴于上述采用打线工艺封装的芯片的开封方法所具有的优势，解决了因判断打线失误导致的打线被腐蚀，只需要一种配置酸就可以开封目前市场上出现的所有封装芯片样品，进而使得开封后的芯片便于设计人员和研发人员进行产品缺陷测试，这对设计人员和研发人员进一步优化产品结构，提高产品性能等方面意义重大。
作为本发明的一种可选实施方式，采用光学显微镜和/或电性测试对晶粒进行缺陷测试。
此处的“和/或”是指在对有源区进行缺陷测试时可以只采用光学显微镜，也可以只采用电性测试，还可以同时采用光学显微镜和电性测试。
下面结合具体实施例和对比例，对本发明作进一步说明。
实施例1
本实施例提供了一种采用打线工艺封装的芯片的开封方法，包括以下步骤：
（a）提供封装芯片样品；
（b）对封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄；
采用X射线对封装芯片样品进行晶粒定位，采用激光射线对晶粒位置对应的封装体进行减薄处理；X射线的能量电压为压75~80kV、电流为55~60uA；激光射线的激光烧蚀功率为20%~30%、频率为33KHz、Q脉宽为100、速度为550mm/s、镭射次数为2~5次；
（c）去除减薄后的所述封装芯片样品表面的环氧树脂；
将经过上述步骤（a）和步骤（b）处理后的封装芯片样品和预设配比的配置酸置于预先加热的加热炉上进行加热，并在加热后通过丙酮清洗，以暴露晶粒；其中，所述预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液；所述第一发烟硝酸和浓硫酸的体积比为20:10；所述第二发烟硝酸和碘的体积比为：30：15；第一混酸溶液和第二混酸溶液的体积比为1:1.5；所述第一发烟硝酸、所述浓硫酸和所述第二发烟硝酸的质量分数为85%~98%；所述碘的质量分数为95%~99%；所述预设配比的配置酸置于预先加热至95度加热炉上进行加热，加热的时间为7秒；
（d）对全部露出的晶粒进行表面清洗并晾干；
采用加热的无水已二胺清洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和丙酮冲洗后晾干，或者依次采用清水冲洗、硫酸冲洗和酒精冲洗后晾干。
上述采用加热的无水已二胺清洗晶粒表面是为了冲洗掉腐蚀后的环氧树脂，采用清水冲洗的作用是冲洗晶粒表面的无水已二胺，通过硫酸进一步冲洗晶粒表面的环氧树脂，并通过丙酮将硫酸作用后的冲洗干净后晾干，以对开封得到的晶粒进行后续的缺陷分析。
实施例2
本实施例提供了一种采用打线工艺封装的芯片的开封方法，除了第一发烟硝酸和浓硫酸的体积比为15:7，第二发烟硝酸和碘的体积比为25:10，第一混酸溶液和第二混酸溶液的体积比为1:60，其余步骤以及各工艺参数与实施例1相同。
实施例3
本实施例提供了一种采用打线工艺封装的芯片的开封方法，除了第一发烟硝酸和浓硫酸的体积比为15:10，第二发烟硝酸和碘的体积比为25:15，第一混酸溶液和第二混酸溶液的体积比为1:60，其余步骤以及各工艺参数与实施例1相同。
实施例4
本实施例提供了一种采用打线工艺封装的芯片的开封方法，除了第一发烟硝酸和浓硫酸的体积比为18:8，第二发烟硝酸和碘的体积比为27:13，第一混酸溶液和第二混酸溶液的体积比为1:60，其余步骤以及各工艺参数与实施例1相同。
实施例5
本实施例提供了一种采用打线工艺封装的芯片的开封方法，除了预设配比的配置酸置于预先加热至90度加热炉上进行加热，加热的时间为10秒，其余步骤以及各工艺参数与实施例1相同。
实施例6
本实施例提供了一种采用打线工艺封装的芯片的开封方法，除了预设配比的配置酸置于预先加热至100度加热炉上进行加热，加热的时间为5秒，其余步骤以及各工艺参数与实施例1相同。
实施例7
本实施例提供了一种采用打线工艺封装的芯片的开封方法，除了预设配比的配置酸置于预先加热至90度加热炉上进行加热，加热的时间为8秒，其余步骤以及各工艺参数与实施例1相同。
实施例8
本实施例提供了一种采用打线工艺封装的芯片的开封方法，除了步骤预设配比的配置酸置于预先加热至100度加热炉上进行加热，加热的时间为7秒，其余步骤以及各工艺参数与实施例1相同。
对比例1
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了所述第一发烟硝酸和浓硫酸的体积比为1：10，其余步骤以及各工艺参数与实施例1相同。
对比例2
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了所述第一发烟硝酸和浓硫酸的体积比为9：2，其余步骤以及各工艺参数与实施例1相同。
对比例3
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了第二发烟硝酸和碘的体积比为2:7，其余步骤以及各工艺参数与实施例1相同。
对比例4
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了第二发烟硝酸和碘的体积比为6:1，其余步骤以及各工艺参数与实施例1相同。
对比例5
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了预设配比的配置酸置于预先加热至80度加热炉上进行加热，其余步骤以及各工艺参数与实施例1相同。
对比例6
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了预设配比的配置酸置于预先加热至135度加热炉上进行加热，其余步骤以及各工艺参数与实施例1相同。
对比例7
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了预设配比的配置酸置于预先加热的加热炉上进行加热的时间为2秒，其余步骤以及各工艺参数与实施例1相同。
对比例8
本对比例提供了一种采用打线工艺封装的芯片的开封方法，除了预设配比的配置酸置于预先加热的加热炉上进行加热的时间为13秒，其余步骤以及各工艺参数与实施例1相同。
本发明在多次实验后发现在（发烟硝酸+碘）的溶剂中加入配置好的混酸在超声清洗让其充分混合后可以多次加酸开封银线产品不被腐蚀且PAD不失铝，在银线不被腐蚀的情况下调整加入混酸的量尝试开封铜线产品最后得到上述配比的溶剂可开封同时开封银线和铜线产品，同时也用此配方的溶剂开封金线和铝线产品发现打线同样未被腐蚀，因此该配置酸的配比方案比可用于目前IC产品常见的几种打线材质的产品开封。
由于涉及的实施例和对比例的电镜图较多，此处仅以文字对上述各实施例和对比例在进行完步骤（c）之后且在未进行步骤（d）之前的封装芯片的电镜图进行说明，具体如表1所示。
表1
实验组别 环氧树脂去除情况 无影响，不会腐蚀打线
实施例1 环氧树脂去除较干净 无影响，不会腐蚀打线
实施例2 环氧树脂去除较干净 无影响，不会腐蚀打线
实施例3 环氧树脂去除非常干净 无影响，不会腐蚀打线
实施例3 环氧树脂去除较干净 无影响，不会腐蚀打线
对比例1 环氧树脂残留 有影响，不会腐蚀打线，但无法完全暴露晶粒
对比例2 环氧树脂去除干净 有影响，铜线被腐蚀
对比例3 环氧树脂去除干净 有影响，银线被腐蚀
对比例4 环氧树脂去除干净 有影响，铜线被腐蚀
对比例5 环氧树脂残留 有影响，不会腐蚀打线，但无法完全暴露晶粒
对比例6 环氧树脂去除干净 有影响，PAD失铝
对比例7 环氧树脂残留 有影响，不会腐蚀Wire Bonding，但无法完全暴露晶粒
对比例8 环氧树脂去除干净 有影响，PAD失铝
从表1中各实施例1-4和对比例1-8中环氧树脂的去除情况可以看出，当配置酸的各原料组成以及配比在本发明限定的范围内，均能够实现环氧树脂的完全去除，而当配置酸的各原料组成或配比不在本发明限定的范围内，会造成环氧树脂去除的不干净，会有部分环氧树脂的残留，会直接影响下一步骤的进行，亦或造成环氧树脂虽然去除干净，但是会对铜线打线或银线打线造成过度腐蚀。当配置酸在加热炉上加热的温度低于本发明所限定的特定的数值范围的下限时，则同样不能实现环氧树脂的完全去除，当在配置酸在加热炉上加热的温度高于本发明所限定的特定的数值范围的上限时，虽然能够实现环氧树脂的去除，但是会造成PAD失铝。当配置酸在加热炉上加热的时间低于本发明所限定的特定的数值范围的下限时，则同样不能实现环氧树脂的完全去除，当在配置酸在加热炉上加热的时间长于本发明所限定的特定的数值范围的上限时，虽然能够实现环氧树脂的去除，但是会造成PAD失铝。
图1为包含银线打线的芯片开封示意图，图2为包含铜线打线的芯片开封的示意图，通过上述配置酸进行开封后银线打线或铜线打线完好的被保留。图3和图4是针对银线叠die（晶粒）的产品，用上述配置酸开封已将三颗晶粒全部开出且银线和PAD未见腐蚀现象。图3是观察银线结果，图4是观察PAD的结果。
由此可见，采用本发明提供的采用打线工艺封装的芯片的开封方法，适用于银铜混打、金铜混打、铝铜混打、金线、银线、铜线以及铝线，针对不同的混打以及单一线材暂无明显差异。可以通过一种配置酸即可开封目前市场上出现所有封装芯片样品，避免了因判断打线材质失误导致的打线被腐蚀的问题，为后续有源区的失效分析提供了前提条件。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种采用打线工艺封装的芯片的开封方法，其特征在于，包括以下步骤：
（a）提供采用打线工艺封装的封装芯片样品；所述封装芯片样品包括单一线材的芯片封装样品，或者混合线材的芯片封装样品；
（b）对封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄；
（c）去除减薄后的封装芯片样品表面的环氧树脂，包括：将经过上述步骤（a）和步骤（b）处理后的封装芯片样品和预设配比的配置酸置于预先加热的加热炉上进行加热，并在加热后通过丙酮清洗，以暴露晶粒；其中，所述预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液；
步骤（c）中，所述预设配比的配置酸，采用以下步骤进行配置：
采用第一发烟硝酸和浓硫酸配置第一配酸溶液，将碘加入至加热后的第二发烟硝酸溶解制成第二配酸溶液，将所述第一配酸溶液加入至所述第二配酸溶液中，并通过超声震动进行均匀混合；其中，所述第一发烟硝酸和浓硫酸的体积比为（15-20）：（7-10），所述第二发烟硝酸和碘的体积比为：（25-30）：（10-15），所述第一混酸溶液和第二混酸溶液的体积比为1：1.5；
（d）对全部露出的晶粒进行表面清洗并晾干。
2.根据权利要求1所述的采用打线工艺封装的芯片的开封方法，其特征在于，步骤（b）中，通过X射线对所述封装芯片样品进行扫描，以进行晶粒定位；
其中，在进行晶粒定位时，X射线的能量电压为压75~80kV，电流为55~60uA。
3.根据权利要求1所述的采用打线工艺封装的芯片的开封方法，其特征在于，步骤（b）中，通过激光射线对晶粒位置对应的封装体进行减薄处理；
其中，在进行减薄处理时，激光射线的激光烧蚀功率为20%~30%、频率为33KHz、Q脉宽为100、速度为550mm/s、镭射次数为2~5次。
4.根据权利要求1所述的采用打线工艺封装的芯片的开封方法，其特征在于，步骤（c）中，所述第一发烟硝酸、所述浓硫酸和所述第二发烟硝酸的质量分数为85%~98%；所述碘的质量分数为95%~99%。
5.根据权利要求4所述的采用打线工艺封装的芯片的开封方法，其特征在于，步骤（c）中，所述预设配比的配置酸置于预先加热至90-100度加热炉上进行加热，加热的时间为5-10秒。
6.根据权利要求1所述的采用打线工艺封装的芯片的开封方法，其特征在于，步骤（d）中，采用加热的无水已二胺冲洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和丙酮冲洗后晾干。
7.根据权利要求1所述的采用打线工艺封装的芯片的开封方法，其特征在于，步骤（d）中，采用加热的无水已二胺冲洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和酒精冲洗后晾干。
8.根据权利要求1所述的采用打线工艺封装的芯片的开封方法，其特征在于，包括以下步骤：
（a）提供的采用打线工艺封装的封装芯片样品；
（b）对所述封装芯片样品进行晶粒定位，并对晶粒对应的位置进行封装体减薄，包括：采用X射线对所述封装芯片样品进行晶粒定位，采用激光射线对晶粒位置对应的封装体进行减薄处理；X射线的能量电压为压75~80kV、电流为55~60uA；激光射线的激光烧蚀功率为20%~30%、频率为33KHz、Q脉宽为100、速度为550mm/s、镭射次数为2~5次；
（c）去除减薄后的所述封装芯片样品表面的环氧树脂，包括：将经过上述步骤（a）和步骤（b）处理后的封装芯片样品和预设配比的配置酸置于预先加热的加热炉上进行加热，并在加热后通过丙酮清洗，以暴露晶粒；其中，所述预设配比的配置酸包括由第一发烟硝酸和浓硫酸制成的第一混酸溶液和由第二发烟硝酸和碘制成的第二混酸溶液；所述第一发烟硝酸和浓硫酸的体积比为（15-25）：（7-13）；所述第二发烟硝酸和碘的体积比为：（25-40）：（10-20）；所述第一混酸溶液和第二混酸溶液的体积比为1：（1.5-2）；所述第一发烟硝酸、所述浓硫酸和所述第二发烟硝酸的质量分数为85%~98%；所述碘的质量分数为95%~99%；所述预设配比的配置酸置于预先加热至90-100度加热炉上进行加热，加热的时间为5-10秒；
（d）对全部露出的晶粒进行表面清洗并晾干，包括：采用加热的无水已二胺清洗晶粒表面，然后依次采用清水冲洗、硫酸冲洗和丙酮冲洗后晾干，或者依次采用清水冲洗、硫酸冲洗和酒精冲洗后晾干。
9.一种采用打线工艺封装的芯片的失效分析方法，其特征在于，包括以下步骤：
采用权利要求1-8任一项所述的采用打线工艺封装的芯片的开封方法以使晶粒暴露；
对晶粒进行缺陷测试。
10.根据权利要求9所述的失效分析方法，其特征在于，采用光学显微镜和/或电性测试对晶粒进行缺陷测试。
CN202210477878.9A 2022-05-05 2022-05-05 采用打线工艺封装的芯片的开封方法、应用和失效分析方法 Active CN114578203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210477878.9A CN114578203B (zh) 2022-05-05 2022-05-05 采用打线工艺封装的芯片的开封方法、应用和失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210477878.9A CN114578203B (zh) 2022-05-05 2022-05-05 采用打线工艺封装的芯片的开封方法、应用和失效分析方法

Publications (2)

Publication Number Publication Date
CN114578203A CN114578203A (zh) 2022-06-03
CN114578203B true CN114578203B (zh) 2022-08-23

Family

ID=81783889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210477878.9A Active CN114578203B (zh) 2022-05-05 2022-05-05 采用打线工艺封装的芯片的开封方法、应用和失效分析方法

Country Status (1)

Country Link
CN (1) CN114578203B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115078406A (zh) * 2022-07-25 2022-09-20 合肥晶合集成电路股份有限公司 一种失效芯片的分析方法
CN116230494B (zh) * 2022-12-12 2024-03-26 佛山市蓝箭电子股份有限公司 一种半导体塑封料的自动化去除方法与系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021912A (ja) * 1998-06-30 2000-01-21 Seiko Epson Corp 半導体パッケージの樹脂開封方法
CN102456538B (zh) * 2010-11-02 2014-07-02 航天科工防御技术研究试验中心 含未钝化金属层结构的塑封器件的开封方法
CN102386055A (zh) * 2011-10-19 2012-03-21 广东步步高电子工业有限公司 一种采用铜线作为连接线的塑封电子元器件的化学开封方法及所用腐蚀液的配制方法
CN102509693A (zh) * 2011-10-19 2012-06-20 广东步步高电子工业有限公司 一种采用铝线作为连接线的塑封电子元器件的化学开封方法及所用腐蚀液的配制方法
CN105092326A (zh) * 2015-07-21 2015-11-25 中国工程物理研究院计量测试中心 倒装芯片封装器件开封方法
CN106644638A (zh) * 2016-12-16 2017-05-10 贵州航天计量测试技术研究所 一种小尺寸模塑封装器件开封方法
CN107680919B (zh) * 2017-09-15 2020-09-01 西安微电子技术研究所 一种塑封铜键合引线集成电路开封方法
CN111089776A (zh) * 2019-12-23 2020-05-01 青岛歌尔微电子研究院有限公司 一种银线塑封器件的开封方法
CN111693852B (zh) * 2020-06-23 2023-12-22 宏茂微电子(上海)有限公司 一种塑封装元器件开封方法及开封装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于缺陷检测的多芯片塑封光耦器件开封方法;马勇 等;《电子元器件与信息技术》;20210120;第5卷(第1期);3-5 *

Also Published As

Publication number Publication date
CN114578203A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
CN114578203B (zh) 采用打线工艺封装的芯片的开封方法、应用和失效分析方法
JP2002040095A (ja) 半導体装置及びその実装方法
US6429675B2 (en) Structure and method for probing wiring bond pads
CN107680919B (zh) 一种塑封铜键合引线集成电路开封方法
US6395580B1 (en) Backside failure analysis for BGA package
JP2703204B2 (ja) ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法
WO2021004438A1 (zh) 一种芯片失效定位方法
JPS59134841A (ja) 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム
WO2016065728A1 (zh) 一种芯片键合线焊接力度的检测方法
US6342400B1 (en) Dye penetrant test for semiconductor package assembly solder joints
TW473896B (en) A manufacturing process of semiconductor devices
US6395622B1 (en) Manufacturing process of semiconductor devices
JP2011200887A (ja) はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法
Han et al. Copper wire bond pad/IMC interfacial layer crack study during HTSL (high temperature storage life) test
Tang et al. Unique failure analysis capabilities enabled by the MIP decapsulation technique
JP5224550B2 (ja) 半導体装置
US4661771A (en) Method of screening resin-sealed semiconductor devices
WO2023058126A1 (ja) 基板の製造方法および半導体装置の製造方法
US7250310B1 (en) Process for forming and analyzing stacked die
Ting et al. A novel method combining laser ablation and chemical etch to expose packaged silicon backside for electrical fault isolation
JP3237166B2 (ja) 半導体装置の検査方法
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
US6127194A (en) Package removal for FBGA devices
Ishida et al. Relationship between mechanical and electrical properties of Cu wire and Al pad bonding
JP2004031463A (ja) 半導体集積回路の検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant