CN107845608A - 一种从多芯片封装中分离出子芯片的方法 - Google Patents

一种从多芯片封装中分离出子芯片的方法 Download PDF

Info

Publication number
CN107845608A
CN107845608A CN201610833152.9A CN201610833152A CN107845608A CN 107845608 A CN107845608 A CN 107845608A CN 201610833152 A CN201610833152 A CN 201610833152A CN 107845608 A CN107845608 A CN 107845608A
Authority
CN
China
Prior art keywords
chip
sub
alkaline solution
mother
isolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610833152.9A
Other languages
English (en)
Inventor
杨梅
高保林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610833152.9A priority Critical patent/CN107845608A/zh
Publication of CN107845608A publication Critical patent/CN107845608A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种从多芯片封装中分离出子芯片的方法，包括以下步骤：轰击所述多芯片封装的背面，直到露出母芯片的晶背；用碱性溶液去除所述母芯片的硅衬底；用发烟硝酸进行处理以分离出所述子芯片。本发明的从多芯片封装中分离出子芯片的方法，从多芯片封装背面开始逐步分离，分离过程中保留除背面以外的模塑料，使得子芯片在化学处理过程中得到充分保护，并且化学处理中所用碱性溶液的各部分配比使得反应速度适中、好控制，并且酸反应时间比较短，避免了过度反应，从而能够避免对子芯片的各种损伤，能够得到完整的子芯片。

Description

一种从多芯片封装中分离出子芯片的方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种从多芯片封装中分离出子芯片的方法。
背景技术
在半导体技术领域中，现在越来越多的半导体产品用到多芯片封装形式。多芯片封装常常采用上下倒装的形式，芯片与芯片之间用银胶(silver paste)连接。在失效分析中，当定位到某一晶片后，在做物理分析之前，必须把两个芯片分开。
目前常用的方法是用高温的发烟硝酸进行处理，其主要步骤为：1)将多芯片封装放入约200℃的发烟HNO3中浸泡约15分钟，以去掉模塑料(molding compound)。2)将去掉模塑料的多芯片封装再次放入约200℃的发烟HNO3中浸泡约15分钟，以将两个芯片分开。由于芯片和芯片之间是用很薄的银胶连接，HNO3很难进入，导致步骤2)需要很长的反应时间，容易导致HNO3和芯片的焊盘(pad，其材料通常为铝)或者表面的金属线发生化学反应，使得焊盘和金属线遭到腐蚀或破坏，会导致芯片的电特征发生改变，从而使后续的EFA(电性失效分析)和PFA(物理失效分析)分析受到影响。
因此，有必要提出一种从多芯片封装中分离出子芯片的方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种从多芯片封装中分离出子芯片的方法，包括以下步骤：
轰击所述多芯片封装的背面，直到露出母芯片的晶背；
用碱性溶液去除所述母芯片的硅衬底；
用发烟硝酸进行处理以分离出所述子芯片。
在一个实施例中，所述轰击采用激光轰击。
在一个实施例中，所述轰击采用等离子气体轰击。
进一步地，所述等离子气体包括等离子氩气。
在一个实施例中，所述碱性溶液包括NH4OH、氢氧化四甲铵和表面活性剂。
在一个实施例中，所述碱性溶液中NH4OH、氢氧化四甲铵和表面活性剂的体积比为40∶20∶1。
在一个实施例中，所述碱性溶液的温度为75-85℃。
在一个实施例中，所述发烟硝酸的温度为70-90℃。
在一个实施例中，用所述发烟硝酸处理的时间小于等于10分钟。
示例地，在用所述碱性溶液去除所述母芯片的硅衬底的步骤中，保留所述母芯片的有源区和金属线，作为后续步骤的保护层。
示例地，在用所述碱性溶液去除所述母芯片的硅衬底的步骤中，保留所述多芯片封装的模塑料。
示例地，所述子芯片与母芯片之间设置有银胶。
示例地，分离出的子芯片用于后续的失效分析。
本发明的从多芯片封装中分离出子芯片的方法，从多芯片封装背面开始逐步分离，分离过程中保留除背面以外的模塑料，使得子芯片在化学处理过程中得到充分保护，并且化学处理中所用碱性溶液的各部分配比使得反应速度适中、好控制，并且酸反应时间比较短，避免了过度反应，从而能够避免对子芯片的各种损伤，能够得到完整的子芯片。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1是典型的多芯片封装结构的示意图；
图2至图4是用本发明的方法对多芯片封装处理后的结构示意图；
图5是根据本发明从多芯片封装中分离出子芯片的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1示出了典型的多芯片封装结构的示意图。如图1所示，多芯片封装结构100包括母芯片110、子芯片120、粘合剂130、基板140和封装料150。
其中，所述粘合剂130填充在母芯片110与子芯片120之间以及母芯片110与基板140之间，用于将母芯片110与子芯片120粘合在一起以及将母芯片110与基板140粘合在一起。所述粘合剂130可以是本领域已知的任何粘合剂，诸如黑胶、银胶等。
所述基板140的材料可以为本领域已知的任何材料，例如铝板。
所述封装料150用于在熔融状态下将芯片包裹起来，提供物理和电气保护，防止外界干扰，按其材料可以分为金属封装、陶瓷封装和塑料封装。在本发明中，所述封装料150为塑料封装，其主要成分为环氧树脂和各种添加剂，诸如固化剂、改性剂、脱模剂、染色剂、阻燃剂等，例如模塑料等。
为了从多芯片封装中分离出子芯片，本发明提供了一种从多芯片封装中分离出子芯片的方法，分离出的子芯片用于后续的失效分析。
为了阐明从多芯片封装中分离出完整的子芯片的重要性，下面对失效分析进行简单介绍。
芯片失效是指芯片不能正常工作或工作时的电学性能和物理参数不能达到预期的标准。一个芯片的失效可能降低整个集成电路的可靠性，从而导致成本上升和市场竞争力下降，因此，对失效原因的查找，也即失效分析，是必须进行的环节。
失效分析大体可分为两种：EFA(电性失效分析)和PFA(物理失效分析)。
EFA(电性失效分析)是以电学测试为主的失效分析，主要的工作方向是找到芯片里发生故障的位置，需要很了解电路以及电测试结果等，主要使用的工具为示波器、CurveTracer、各种prober、EMMI、TIVA、CSAM等。
PFA(物理失效分析)是主要做物理、材料方面的失效分析，主要工作方向是根据要求测量芯片内部线宽、厚度、成分、含量等值，主要使用的工具为SEM、FIB、TEM、AFM、Auger、SIMS、XPS等。
可见，要想快速、准确地找到失效点和失效原因，从多芯片封装中分离出完整的子芯片是非常重要的。
失效分析的主要流程为：用化学试剂将多芯片封装的外壳溶解之后，分离出子芯片，根据失效描述在显微镜下观察子芯片表面有无明显失效点(烧毁等)，如表面观察不到，可能要通过其它手段(染色分层)寻找失效点。
如图5示出了根据本发明的一种从多芯片封装中分离出子芯片的方法的流程图，其包括如下步骤：
用激光轰击所述多芯片封装的背面，直到露出母芯片的晶背；
用碱性溶液去除所述母芯片的硅衬底；
用发烟硝酸进行处理以分离出所述子芯片。
本发明的从多芯片封装中分离出子芯片的方法，从多芯片封装背面开始逐步分离，分离过程中保留除背面以外的模塑料，使得子芯片在化学处理过程中得到充分保护，并且化学处理中所用碱性溶液的各部分配比使得反应速度适中、好控制，并且酸反应时间比较短，避免了过度反应，从而能够避免对子芯片的各种损伤，能够得到完整的子芯片。
下面结合具体实施例和附图详细介绍本发明。
根据本发明的实施例，提供了一种从多芯片封装中分离出子芯片的方法，分离出的子芯片用于后续的失效分析。其具体步骤如下：
步骤S1：用激光轰击所述多芯片封装的背面，直到露出母芯片的晶背，处理后的结构如图2所示。
由于仅去除了基板140、基板与母芯片之间的粘合剂130和多芯片封装背面的封装料150，所以图2中的结构包括下方的母芯片110、上方的子芯片120、母芯片和子芯片之间的粘合剂130和剩余的封装料150。
其中，所述激光可由本领域已知的激光器产生，例如固体激光器，诸如红宝石激光器、掺钛蓝宝石激光器、钕玻璃激光器等，以及气体激光器，诸如氦氖激光器、氩离子激光器、二氧化碳激光器等。激光的辐射功率密度和辐射时间可根据多芯片封装的性质确定。
在此步骤中，用激光轰击多芯片封装的背面，利用激光高度集中的高能量熔融掉基板140、基板与母芯片之间的粘合剂130和多芯片封装背面的封装料150，直到露出母芯片的晶背。由于此步骤中激光仅作用在多芯片封装的背面，仅熔融掉此处的封装料，而保留其余部位的封装料，使得子芯片120在后续的处理中得到充分保护。
在另一实施例中，该步骤还可以用等离子气体轰击所述多芯片封装的背面，到露出母芯片的晶背。示例地，所述等离子气体可以为本领域公知的多种等离子惰性气体。优选地，所述等离子气体为等离子氩气。
步骤S2：用碱性溶液去除所述母芯片110的硅衬底，处理后的结构如图3所示。
在该步骤中，仅去除母芯片110的硅衬底，并未去除其有源区和金属线，因为有源区和金属线可作为后续步骤的保护层。所以图3中的结构包括：上方的子芯片120、下方的母芯片110的剩余部分、子芯片与母芯片之间的粘合剂130和剩余的封装料150。
其中，所述碱性溶液可以用NH4OH、氢氧化四甲铵和表面活性剂配备。其中，NH4OH、氢氧化四甲铵和表面活性剂的比例是可选的，针对硅衬底，优选的三者体积比为40∶20∶1。碱性溶液的温度也是可选的，例如为75-85℃，优选的为80℃，此时硅衬底与碱性溶液的反应速度适中，好控制，不易出现反应过度。
步骤S3：用发烟硝酸进行处理以分离出所述子芯片120，处理后的结构如图4所示。
在该步骤中，去除了母芯片110的剩余部分、子芯片与母芯片之间的粘合剂130和剩余的封装料150，所以图4中的结构仅为分离出的子芯片120。
在该步骤中，所述发烟硝酸的温度是可选的，优选为70-90℃。
所述处理具体地可包括：将步骤S2处理后的结构浸入发烟硝酸中进行反应，直到去除母芯片110的剩余部分、剩余的封装料150和子芯片与母芯片之间的粘合剂130，从而分离出子芯片120。进行反应的时间不是确定的，直到完全去除母芯片的剩余部分、封装料和粘合剂为止。一般地，反应时间小于等于10分钟。示例地，反应时间为10分钟。在该步骤中，由于子芯片120上下有封装料和粘合剂的保护，且反应时间比较短，避免了过度反应，从而不会损坏子芯片的基板和金属线。
至此完成了本发明的全部步骤，完整分离出了子芯片。
本发明的从多芯片封装中分离出子芯片的方法，从多芯片封装背面开始逐步分离，分离过程中保留除背面以外的模塑料，使得子芯片在化学处理过程中得到充分保护，并且化学处理中所用碱性溶液的各部分配比使得反应速度适中、好控制，并且酸反应时间比较短，避免了过度反应，从而能够避免对子芯片的各种损伤，能够得到完整的子芯片。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种从多芯片封装中分离出子芯片的方法，其特征在于，包括以下步骤：
轰击所述多芯片封装的背面，直到露出母芯片的晶背；
用碱性溶液去除所述母芯片的硅衬底；以及
用发烟硝酸进行处理以分离出所述子芯片。
2.如权利要求1所述的方法，其特征在于，所述轰击采用激光轰击。
3.如权利要求1所述的方法，其特征在于，所述轰击采用等离子气体轰击。
4.如权利要求3所述的方法，其特征在于，所述等离子气体包括等离子氩气。
5.如权利要求1所述的方法，其特征在于，所述碱性溶液包括NH4OH、氢氧化四甲铵和表面活性剂。
6.如权利要求5所述的方法，其特征在于，所述碱性溶液中NH4OH、氢氧化四甲铵和表面活性剂的体积比为40∶20∶1。
7.如权利要求1或5所述的方法，其特征在于，所述碱性溶液的温度为75-85℃。
8.如权利要求1所述的方法，其特征在于，所述发烟硝酸的温度为70-90℃。
9.如权利要求8所述的方法，其特征在于，用所述发烟硝酸处理的时间小于等于10分钟。
10.如权利要求1所述的方法，其特征在于，在用所述碱性溶液去除所述母芯片的硅衬底的步骤中，保留所述母芯片的有源区和金属线，作为后续步骤的保护层。
11.如权利要求1所述的方法，其特征在于，在用所述碱性溶液去除所述母芯片的硅衬底的步骤中，保留所述多芯片封装的模塑料。
12.如权利要求1所述的方法，其特征在于，所述子芯片与母芯片之间设置有银胶。
13.如权利要求1所述的方法，其特征在于，分离出的子芯片用于后续的失效分析。
CN201610833152.9A 2016-09-20 2016-09-20 一种从多芯片封装中分离出子芯片的方法 Pending CN107845608A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610833152.9A CN107845608A (zh) 2016-09-20 2016-09-20 一种从多芯片封装中分离出子芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610833152.9A CN107845608A (zh) 2016-09-20 2016-09-20 一种从多芯片封装中分离出子芯片的方法

Publications (1)

Publication Number Publication Date
CN107845608A true CN107845608A (zh) 2018-03-27

Family

ID=61656497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610833152.9A Pending CN107845608A (zh) 2016-09-20 2016-09-20 一种从多芯片封装中分离出子芯片的方法

Country Status (1)

Country Link
CN (1) CN107845608A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710627A (zh) * 2020-05-28 2020-09-25 北京芯可鉴科技有限公司 芯片封装预处理方法及芯片分析方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576309A (zh) * 2013-10-11 2015-04-29 中芯国际集成电路制造(上海)有限公司 从多芯片封装结构中获取底层芯片的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576309A (zh) * 2013-10-11 2015-04-29 中芯国际集成电路制造(上海)有限公司 从多芯片封装结构中获取底层芯片的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710627A (zh) * 2020-05-28 2020-09-25 北京芯可鉴科技有限公司 芯片封装预处理方法及芯片分析方法
CN111710627B (zh) * 2020-05-28 2024-03-01 北京芯可鉴科技有限公司 芯片封装预处理方法及芯片分析方法

Similar Documents

Publication Publication Date Title
US10541196B2 (en) QFN pre-molded leadframe having a solder wettable sidewall on each lead
KR102261814B1 (ko) 반도체 패키지의 제조 방법
CN107680919B (zh) 一种塑封铜键合引线集成电路开封方法
TWI582868B (zh) Semiconductor device manufacturing method
US9735018B2 (en) Extremely thin package
US10461019B2 (en) Package with backside protective layer during molding to prevent mold flashing failure
WO2016065728A1 (zh) 一种芯片键合线焊接力度的检测方法
CN105706215B (zh) 半导体元件的制造方法和半导体元件
CN104051289A (zh) 引线接合装置和方法
JP2013038238A (ja) 樹脂封止型半導体装置の開封方法
CN107845608A (zh) 一种从多芯片封装中分离出子芯片的方法
JPH10116940A (ja) 樹脂封止型半導体装置及びその製造方法
CN112366143A (zh) 一种开封方法
Ng et al. Copper wirebond package decapsulation technique using mixed acid chemistry
US20100210071A1 (en) Method of manufacturing semiconductor devices
US6261870B1 (en) Backside failure analysis capable integrated circuit packaging
CN111089776A (zh) 一种银线塑封器件的开封方法
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
US11329013B2 (en) Interconnected substrate arrays containing electrostatic discharge protection grids and associated microelectronic packages
CN114325303A (zh) 砷化镓芯片开封方法
CN107611096A (zh) 晶圆级芯片封装结构及其制备方法
TW201133655A (en) Packaging method of array-cutting type quad flat non-leaded packages
Li Failure analysis challenges for chip-scale packages
KR102102034B1 (ko) Qfn 반도체 패키지의 제조방법
CN107611091A (zh) 晶圆级芯片封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327