KR100299086B1 - 반도체장치및그제조방법및그반송트레이및반도체기판의제조방법 - Google Patents

반도체장치및그제조방법및그반송트레이및반도체기판의제조방법 Download PDF

Info

Publication number
KR100299086B1
KR100299086B1 KR1019980039384A KR19980039384A KR100299086B1 KR 100299086 B1 KR100299086 B1 KR 100299086B1 KR 1019980039384 A KR1019980039384 A KR 1019980039384A KR 19980039384 A KR19980039384 A KR 19980039384A KR 100299086 B1 KR100299086 B1 KR 100299086B1
Authority
KR
South Korea
Prior art keywords
resin layer
sealing resin
substrate
semiconductor device
cutting
Prior art date
Application number
KR1019980039384A
Other languages
English (en)
Other versions
KR19990071398A (ko
Inventor
노리오 후까사와
히로히사 마쓰기
겐이찌 나가시게
유우조 하마나까
무네하루 모리오까
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990071398A publication Critical patent/KR19990071398A/ko
Application granted granted Critical
Publication of KR100299086B1 publication Critical patent/KR100299086B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Abstract

본 발명은 칩 사이즈 패키지 구조를 가진 반도체장치 및 그 제조방법 및 그 반송 트레이에 관한 것이며, 반도체장치의 제조효율 및 신뢰성의 향상을 도모하는 것을 과제로 한다.
돌기전극(23)이 형성되어 있는 반도체소자(21)와, 이 반도체소자(21)의 돌기전극 형성측의 면에 형성되어 있으며, 돌기전극(23)의 일부를 남기고 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층(22)을 구비하는 반도체장치에 있어서, 밀봉 수지층(22) 및 반도체소자(21)의 외주 부분에 면취부(24A)를 형성하고, 이 부위에서의 응력집중 및 파손발생을 회피한다.

Description

반도체장치 및 그 제조방법 및 그 반송 트레이 및 반도체기판의 제조방법
본 발명은 반도체장치 및 그 제조방법 및 그 반송 트레이 및 반도체기판의 제조방법에 관한 것이며, 특히 칩 사이즈 패키지 구조를 가진 반도체장치 및 그 제조방법 및 그 반송 트레이 및 반도체기판의 제조방법에 관한 것이다,
근년에 전자기기 및 장치의 소형화의 요구에 따라 반도체장치의 소형화, 고밀도화가 시도되고 있다. 이 때문에 반도체장치의 형상을 반도체소자(칩)에 적극 접근시킴으로써 소형화를 시도한, 이른바 칩 사이즈 패키지 구조의 반도체장치가 사용되고 있다.
이러한 가운데에서 진정한 칩 사이즈인 패키지를 이루기 위해서, 또 생산효율의 향상을 위해서 복수의 반도체소자가 형성된 기판을 일괄해서 패키징하고, 그 후에 절출(切出) 분리하여 개개의 소형 반도체장치를 얻는, 이른바 웨이퍼 레벨 패키징이 제안되고 있다.
도 40은 종래의 웨이퍼 레벨 패키징에 의해 얻어진 반도체장치의 일례를 나타내고 있다. 도 40에 나타낸 반도체장치(10A)는 대략적으로 반도체소자(1A)(반도체칩), 밀봉 수지층(2) 및 다수의 돌기전극(3)(범프) 등으로 구성되어 있다.
이 반도체장치(10A)는 복수의 반도체소자(1A)가 형성된 기판의 상태에서 돌기전극(3)의 형성면에 밀봉 수지층(2)이 형성되고, 그 후 돌기전극(3)의 일부를 노출시킨 뒤에 개개의 반도체소자로 분리함으로써 제조된다. 상기와 같이 구성된 반도체장치(10A)는 그 외형이 반도체소자(1A)와 거의 같게 되므로, 소형화를 꾀할 수가 있다.
또 도 41은 종래의 웨이퍼 레벨 패키징에 의해 얻어진 반도체장치(10A)를 탑재하는 반송 트레이(5)의 일례를 나타내고 있다. 이 반송 트레이(5)는 반도체장치(10A)를 내부에 장착하는 트레이 본체(6)와, 트레이 본체(6)의 상부 개구부를 막는 갭(7)으로 구성되어 있다. 또 트레이 본체(6)의 하부에는 차양부(8)가 형성되어 있으며, 장착된 상태에서 장치 본체(10A)의 밀봉 수지층(2)은 이 차양부(8)에 재치된다. 또 차양부의 중앙에는 개구부가 형성되어 있으며, 돌기전극(3)은 이 개구부로부터 외부에 대해 노출한 구성으로 되어 있다.
또 도 42는 종래의 칩 사이즈 패키지화된 반도체장치(10B)를 나타내고 있다. 도 42에 나타낸 반도체장치(10B)는 대략적으로 반도체소자(1A)(반도체칩), 인터포저를 구성하는 범프(4) 및 회로기판(11), 및 회로기판(1A)과 회로기판(9) 사이에 개재하여 설치된 언더필 수지(11), 및 회로기판(9)의 하면에 배치된 다수의 돌기전극(3)(범프) 등으로 구성되어 있다. 이 구성의 반도체장치(10B)는 BGA(Ball Grid Array)라 불리우는 구조이며, 소형화를 꾀할 수 있음과 동시에, 외부 접속단자가 되는 돌기전극(3)의 고밀도화를 꾀할 수가 있다.
또 도 43은 박형화를 꾀한 종래의 반도체장치의 일례를 나타내고 있다. 이 반도체장치(10C)는 도 42에 나타낸 반도체장치(10B)와 거의 동일한 구성으로 되어 있으나, 반도체소자(1B)의 배면(도면에서의 상면)을 연삭 처리함으로써 박형화를 꾀하고 있다.
또 도 44는 종래의 반도체소자가 형성되는 반도체기판의 제조방법의 일례를 나타내고 있다. 반도체소자를 형성하기 전의 기판 제작에 있어서는, 근년에는 반도체소자를 고집적시키기 위해 기판을 크게 하는 방법이 제안되고 있다. 이 기판의 제작은 통상 기판 소재로부터 소정의 두께로 와이어 소(saw)(전선 톱)에 의해 슬라이싱(slicing)하고 양면을 연삭하고 있다.
도 44a는 와이어 소에 의해 슬라이싱된 직후의 기판(12A)을 나타내고 있다. 이 슬라이싱된 기판(12A)의 표면 및 배면은 거친 면으로 되어 있기 때문에, 그 양면에 정면처리가 실시된다. 우선 도 44b에 나타낸 바와 같이, 기판(12A)의 한 쪽 면(도면에서는 표면)에 가상 기준(13)을 설정한다. 그리고 도 44c에 나타낸 바와 같이, 이 가상 기준(13)에 의거해서 기판(12A)의 배면을 정면처리하여 도 44c에 나타낸 기판(12B)을 형성한다. 이어서 정면처리된 기판(12B)의 배면을 가상 기준으로 하여 표면측을 정면처리하고, 이에 따라 도 44d에 나타낸 양면이 다 같이 정면처리된 기판(12)을 제조하고 있었다.
상기한 바와 같이, 도 40에 나타낸 반도체장치(10A)는 소형화를 꾀할 수 있기 때문에 고밀도 설치를 행할 수가 있다.
그런데 반도체장치(10A)는 반도체소자(1A)의 돌기전극(3)이 형성된 면에 반도체소자(1A)와 특성이 다른 밀봉 수지층(2)이 형성된 구조로 되어 있다. 즉 반도체소자(1A)와 밀봉 수지층(2)과의 경계부는 복합 구성이 되어 있다. 또 밀봉 수지층(2)을 포함한 반도체소자(1A)의 형상은 거의 직사각형이며, 따라서 각 코너부는 각이 진 구성으로 되어 있다.
따라서 반도체장치(10A)를 제조하기 위해 기판에 대해 절출처리를 행하면, 기판의 절출에 의해 발생하는 충격 및 응력은 주로 반도체소자(1A)와 밀봉 수지층(2)과의 경계부에 집중해서 인가되어버리는 문제점이 있었다. 이 경우에 반도체소자(1A)와 밀봉 수지층(2)과의 경계부에서 박리가 생긴다거나, 또 반도체소자(1A) 또는 밀봉 수지층(2)에 균열이 발생할 우려가 있다.
또 상기한 박리나 균열이 발생하지 않더라도, 절출후의 반도체장치는 반도체소자(1A)와 밀봉 수지층(2)과의 경계부에서 부서지기 쉽고, 반도체장치의 내(耐) 사용환경, 취급 등이 곤란한 문제점도 있다.
또 도 41에 나타낸 반송 트레이(5)에서는, 단순히 차양부(8)에 반도체장치(10A)를 재치함으로써 지지하는 구성이었기 때문에, 트레이 본체(6) 내에서 반도체장치(10A)에 이른바 아이들(idle)이 발생하여, 확실한 지지를 할 수 없는 문제점이 있있다.
특히 반도체장치(10A)의 신뢰성 시험에서는 반송 트레이(5)에 탑재된 상태에 서 행하는 것이므로, 근년과 같이 다수의 핀이 부착된 반도체장치(10A)에서는, 반송 트레이(5)로의 탑재위치 불량으로 인해 양호한 시험을 행할 수 없는 우려가 있다. 또 트레이 본체(6) 내에서 반도체장치(10A)가 이동(아이들)함으로써, 동기전극(3)이 차양부(8)와 충돌하여 돌기전극(3)의 보호를 확실히 행할 수 없는 문제점도 있다.
또 도 43에 나타낸 바와 같이 반도체장치(10A)의 박형화를 꾀하는 경우에는, 반도체소자(1B)는 배면 연삭에 의해 얇아져서 대단히 부서지기 쉬워진다. 따라서 근년에 요구되고 있는 반도체소자(1B)의 고집적화를 꾀하면, 기판은 더 한층 대형화하여 부서지기 쉬워져서, 결과적으로 기판 제조효율의 저하 및 취급의 곤란화를 초래하는 문제점이 있었다.
또한 도 44에 나타낸 정면 처리방법에서는, 기판의 면적이 크면 기판 양면에 와이어 소의 절삭 흔적이 굴곡이 되어 잔존하여, 이 굴곡면을 가상기준(13)으로 하여 연삭을 행하기 때문에, 정밀도가 높은 정면을 얻을 수 없는 문제점이 있다.
본 발명은 상기한 점에 비추어 이루어진 것으로서, 반도체장치의 제조효율 및 신뢰성의 향상을 꾀할 수 있는 반도체장치 및 그 제조방법 및 그 반송 트레이를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예인 반도체장치를 설명하기 위한 도면.
도 2는 본 발명의 제2 실시예인 반도체장치를 설명하기 위한 도면.
도 3은 본 발명의 제3 실시예인 반도체장치를 설명하기 위한 도면.
도 4는 본 발명의 제4 실시예인 반도체장치를 설명하기 위한 도면.
도 5는 본 발명의 제1 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 6은 본 발명의 제2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 7은 본 발명의 제3 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 8은 본 발명의 제4 실시예인 반도체장치의 제조방법을 설명하기 위한 도면(1).
도 9는 본 발명의 제4 실시예인 반도체장치의 제조방법을 설명하기 위한 도면(2).
도 10은 본 발명의 제5 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 11은 본 발명의 제6 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 12는 본 발명의 제5 실시예인 반도체장치 및 본 발명의 제7 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 13은 본 발명의 제8 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 14는 본 발명의 제1 실시예인 반송 트레이를 설명하기 위한 도면.
도 15는 본 발명의 제2 실시예인 반송 트레이를 설명하기 위한 도면.
도 16은 본 발명의 제3 실시예인 반송 트레이를 설명하기 위한 도면.
도 17은 본 발명의 제4 실시예인 반송 트레이를 설명하기 위한 도면.
도 18은 본 발명의 제6 실시예인 반도체장치를 설명하기 위한 도면.
도 19는 본 발명의 제7 실시예인 반도체장치를 설명하기 위한 도면.
도 20은 본 발명의 제8 실시예인 반도체장치를 설명하기 위한 도면.
도 21은 본 발명의 제9 실시예인 반도체장치를 설명하기 위한 도면.
도 22는 본 발명의 제10 실시예인 반도체장치를 설명하기 위한 도면.
도 23은 본 발명의 제11 실시예인 반도체장치를 설명하기 위한 도면.
도 24는 본 발명의 제12 실시예인 반도체장치를 설명하기 위한 도면.
도 25는 본 발명의 제13 실시예인 반도체장치를 설명하기 위한 도면.
도 26은 본 발명의 제14 실시예인 반도체장치를 설명하기 위한 도면.
도 27은 본 발명의 제15 실시예 및 제16 실시예인 반도체장치를 설명하기 위한 도면.
도 28은 본 발명의 제17 실시예 및 제18실시예인 반도체장치를 설명하기 위한 도면.
도 29는 본 발명의 제19 실시예인 반도체장치를 설명하기 위한 도면.
도 30은 본 발명의 제9 실시예인 반도체장치의 제조방법을 설명하기 위한 도면(1).
도 31은 본 발명의 제9 실시예인 반도체장치의 제조방법을 설명하기 위한 도면(2).
도 32는 본 발명의 제9 실시예인 반도체장치의 제조방법을 설명하기 위한 도면(3).
도 33은 본 발명의 제9 실시예인 반도체장치의 제조방법을 설명하기 위한 도면(4).
도 34는 본 발명의 제20 실시예인 반도체장치를 설명하기 위한 도면.
도 35는 본 발명의 제10 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 36은 본 발명의 제21 실시예인 반도체장치를 설명하기 위한 도면.
도 37은 본 발명의 제11 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 38은 본 발명의 제22 실시예인 반도체장치를 설명하기 위한 도면.
도 39는 본 발명의 제12 실시예인 반도체장치의 제조방법을 설명하기 위한 도면.
도 40은 종래의 반도체장치의 일례를 나타낸 도면(1).
도 41은 종래의 반도체장치를 탑재하는 반송 트레이의 일례를 나타낸 도면.
도 42는 종래의 반도체장치의 일례를 나타낸 도면(2).
도 43은 종래의 반도체장치의 일례를 나타낸 도면(3).
도 44는 종래의 반도체장치의 일례를 설명하기 위한 도면.
[부호의 설명]
20A∼20V 반도체장치
21 반도체소자
21A 박형 반도체소자
22 밀봉 수지층
23 돌기전극
24A, 24B 모따기부(chamfer surface)
25A, 25B 단차부(stepped structure)
26 각도 있는 날
27A 각도 없는 날
27B 폭넓은 각도 없는 날
28 절삭 교점(cross-mark)
29 4 귀퉁이 모따기부용 홈(V-shaped groove)
30 4 귀퉁이 단취용 홈(cross-shpeed groove)
31 기준면 형성용 수지
32 박형 기판
33A, 33B 절삭면
34 기준면
35A∼35D 반송 트레이
36A∼36D 반송 트레이
37A∼37D 캡
38A, 38B 트레이 측면 면취부
40A, 40B 트레이측 단부착부
41 배면측 수지층
42 배면측 모따기부
43 배면측 단차부
44 모서리 모따기부
45 세트 필름
47 장방형 기판
48 소자측 모따기부
49 소자측 모따기부용 홈
50 절삭부
51 기판
52 단차부용 홈
54 소자측 배면 모따기부
55 스트레이트부
상기한 과제는 하기의 수단을 강구함으로써 해결할 수가 있다.
청구항 1 기재의 발명에서는,
돌기전극이 형성돠어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 밀봉 수지층 및 상기 반도체소자 중, 적어도 상기 밀봉 수지층의 외주부분에 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 2 기재의 발명에서는,
돌기전극이 형성되어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 밀봉 수지층의 외주부분에 단붙임부(joggling)를 형성한 것을 특징으로 하는 것이다.
또 청구항 3 기재의 발명에서는,
돌기전극이 형성되어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 밀봉 수지층 및 상기 반도체소자 중, 적어도 상기 밀봉 수지층의 외주 4 귀퉁이 위치에 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 4 기재의 발명에서는,
돌기전극이 형성되어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 밀봉 수지층의 외주 4 귀퉁이 위치에 단붙임부를 형성한 것을 특징으로 하는 것이다.
또 청구항 5 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
각도를 가진 각도 있는 날을 사용해서 상기 기판을 절삭하여 상기 밀봉 수지층 및 상기 기판 중, 적어도 상기 밀봉 수지층에 모따기부용 홈을 형성하는 홈 형성공정과,
상기 홈 형성공정 종료 후, 상기 모따기부용 폭보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 모따기부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 6 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
각도를 갖지 않은 각도 없는 날을 사용해서, 상기 기판의 소정 절출위치를 상기 밀봉 수지층과 함께 절삭함으로써 상기 기판을 완전 절출하여 개개의 반도체소자로 분리하는 절삭공정과,
상기 절삭공정 종료 후, 각도를 가진 각도 있는 날을 상기 절출위치에 삽입하여, 분리된 상기 밀봉 수지층 및 상기 반도체소자의 외주부분에 모따기부를 형성하는 모따기부 형성공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 7 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
각도를 가진 각도 있는 날을 사용해서, 상기 기판의 소정 절삭위치가 직교하는 절삭 교점부 및 그 근방에서의 상기 밀봉 수지층 및 상기 기판 중 적어도 상기 밀봉 수지층을 절삭하여, 십자형상의 4 귀퉁이 모따기부용 홈을 형성하는 홈 형성공정과,
상기 홈 형성공정 종료 후, 상기 4 귀퉁이 모따기부용 폭보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 4 귀퉁이 모따기부용 홈의 형성위치를 포함하여 상기 소정 절삭위치를 절삭함으로써 상기 기판을 완전 절출하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 8 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
각도를 갖지 않은 각도 없는 날을 사용해서, 상기 기판의 소정 절삭위치를 상기 밀봉 수지층과 함께 절삭함으로써 상기 기판을 완전 절출하여 개개의 반도체소자로 분리하는 절삭공정과,
상기 절삭공정 종료 후, 각도를 가진 각도 있는 날을 상기 절삭위치가 직교하는 절삭 교점부에 삽입하여, 분리된 상기 밀봉 수지층 및 상기 반도체소자 중 적어도 상기 밀봉 수지층의 상기 절삭 교점부 및 그 근방에 모따기부를 형성하는 보 형성공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 9 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
각도를 갖지 않은 제1 각도 없는 날을 사용해서, 상기 기판을 절삭하여 상기 밀봉 수지층에 단붙임부용 홈을 형성하는 홈 형성공정과,
상기 홈 형성공정 종료 후, 상기 단붙임부용 홈의 폭보다 폭이 좁은 치수를 자짐과 동시에 각도를 갖지 않는 제2 각도 없는 날을 사용해서, 상기 단붙임부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정 갖는 것을 특징으로 하는 것이다.
또 청구항 10 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
각도를 갖지 않은 제1 각도 없는 날을 사용해서, 상기 기판의 소정 절삭위치가 직교하는 절삭 교점부 및 그 근방의 상기 밀봉 수지층를 절삭하여, 십자형상의 4 귀퉁이 단붙임부용 홈을 형성하는 홈 형성공정과,
상기 홈 형성공정 종료 후, 상기 4 귀퉁이 단붙임부용 홈의 폭보다 폭이 좁은 치수를 자짐과 동시에 각도를 갖지 않는 제2 각도 없는 날을 사용해서, 상기 4 귀퉁이 단붙임부용 홈의 형성위치를 포함하여 상기 소정 절삭위치를 절삭함으로써 상기 기판을 완전 절출하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 11 기재의 발명에서는,
상기 청구항 5 내지 10 중 어느 한 항에 기재의 반도체장치의 제조방법에 있어서,
상기 분리공정을 실시하기 전에, 상기 기판의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면을 전면적으로 절삭하는 배면 절삭공정을 실시하는 것을 특징으로 하는 것이다.
또 청구항 12 기재의 발명에서는,
상기 청구항 1 기재의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
상기 트레이 본체의 내측부에, 상기 반도체장치에 형성된 모따기부와 대응하는 형상의 트레이측 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 13 기재의 발명에서는,
상기 청구항 2 기재의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
상기 트레이 본체의 내측부에, 상기 반도체장치에 형성된 단붙임부와 대응하는 형상의 트레이측 단붙임부를 형성한 것을 특징으로 하는 것이다.
또 청구항 14 기재의 발명에서는,
상기 청구항 3 기재의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
상기 트레이 본체의 내측 4 귀퉁이부에, 상기 반도체장치의 외주 4 귀퉁이 위치에 형성된 모따기부와 대응하는 형상의 트레이측 단붙임부를 형성한 것을 특징으로 하는 것이다.
또 청구항 15 기재의 발명에서는,
상기 청구항 4 기재의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
상기 트레이 본체의 내측 4 귀퉁이부에, 상기 반도체장치의 외주 4 귀퉁이 위치에 형성된 단붙임부와 대응하는 형상의 트레이측 단붙임부를 형성한 것을 특징으로 하는 것이다.
또 청구항 16 기재의 발명에서는,
상기 청구항 1 내지 4 중 어느 한 항에 기재의 반도체장치에 있어서,
상기 반도체소자의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면에, 상기 배면을 덮는 배면측 수지층을 형성한 것을 특징으로 하는 것이다.
또 청구항 17 기재의 발명에서는,
상기 청구항 16 기재의 반도체장치에 있어서,
상기 배면측 수지층 및 상기 반도체소자 중, 적어도 상기 배면측 수지층의 외주부분 또는 외주 4 귀퉁이 위치에 배면측 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 18 기재의 발명에서는,
상기 청구항 16 기재의 반도체장치에 있어서,
상기 배면측 수지층의 외주부분 또는 외주 4 귀퉁이 위치에, 배면측 단붙임부를 형성한 것을 특징으로 하는 것이다.
또 청구항 19 기재의 발명에서는,
상기 청구항 1 내지 4 중 어느 한 항에 기재의 반도체장치에 있어서,
상기 반도체소자의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면 외주부분 또는 외주 4 귀퉁이 위치에, 상기 배면측 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 20 기재의 발명에서는,
돌기전극이 형성되어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 밀봉 수지층 및 상기 반도체소자의 외주 4 귀퉁이부에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 21 기재의 발명에서는,
상기 청구항 1 내지 4 중 어느 한 항 기재의 반도체장치에 있어서,
상기 밀봉 수지층 및 상기 반도체소자의 외주 4 귀퉁이부에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 22 기재의 발명에서는,
상기 청구항 16 내지 19 중 어느 한 항에 기재의 반도체장치에 있어서,
적어도 상기 밀봉 수지층 및 상기 반도체소자의 외주 4 귀퉁이부에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부를 형성한 것을 특징으로 하는 것이다.
또 청구항 23 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
상기 밀봉 수지층이 형성된 상기 기판을 고정부재에 고정하는 기판 고정공정과,
상기 기판을 형성하고자 하는 반도체소자의 형상에 대응시켜서, 우선 하나의 방향으로만 복수 회 평행으로 절삭처리를 행함으로써, 상기 고정부재를 남기고 상기 밀봉 수지층을 포함하여 상기 기판만을 절삭하는 제1 절삭공정과,
상기 기판을 형성하고자 하는 반도체소자의 형상에 대응시켜서, 상기 하나의 방향에 대해 직교하는 방향으로 상기 고정부재를 포함하여 복수 회 평행으로 절삭처리를 행함으로써 좁고 긴 형상의 기판을 형성하는 제2 절삭공정과,
각도를 가진 각도 있는 날을 사용해서, 상기 제1 절삭공정에서 절삭된 절삭위치를 향하여, 상기 제2 절삭공정에서 슬라이싱된 측면으로부터 상기 밀봉 수지층 및 기판을 절삭하여, 모서리 모따기부를 형성하는 모서리 모따기부 형성공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 24 기재의 발명에서는,
돌기전극이 형성되어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 반도체소자의 상기 밀봉 수지층이 형성되는 상면 외주부분에 소자측 모따기부를 형성함과 동시에,
상기 밀봉 수지층이 상기 소자측 모따기부를 포함하여 상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성된 것을 특징으로 하는 것이다.
또 청구항 25 기재의 발명에서는,
돌기전극이 형성되어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 반도체소자의 상기 밀봉 수지층이 형성되는 상면 외주부분에 소자측 모따기부를 형성함과 동시에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면 외주부분에 소자측 배면 모따기부를 형성하고,
또한 상기 소자측 모따기부를 포함하여 상기 반도체소자의 상면에 상기 밀봉 수지층을 형성함과 동시에, 상기 반도체소자의 배면에 상기 소자측 배면 모따기부를 포함하여 배면측 수지층을 형성한 구성으로 한 것을 특징으로 하는 것이다.
또 청구항 26 기재의 발명에서는,
상기 청구항 24 또는 25 기재의 반도체장치의 제조방법으로서,
기판의 상면 또는 배면 중 적어도 상면에, 각도를 가진 각도 있는 날을 사용해서 상기 기판을 절삭하여 소자측 모따기부용 홈을 형성하는 홈 형성공정과,
상기 소자측 모따기부용 홈이 형성된 상기 기판의 적어도 상면에, 상기 소자측 모따기부용 홈을 포함하여 밀봉 수지층을 형성하는 수지층 형성공정과,
상기 수지층 형성공정 종료 후, 상기 소자측 모따기부용 홈보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 소자측 모따기부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 27 기재의 발명에서는,
돌기전극이 형성되어 있는 반도체소자와,
상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
상기 밀봉 수지층 및 상기 반도체소자 중, 적어도 상기 밀봉 수지층의 외주부분에 모따기부를 형성함과 동시에,
상기 밀봉 수지층에 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직각방향으로 연재하는 스트레이트부를 형성한 것을 특징으로 하는 것이다.
또 청구항 28 기재의 발명에서는,
돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
상기 분리공정은
각도를 가진 각도 있는 날을 사용해서, 상기 각도 있는 날의 측면 수립부(垂立部)가 상기 밀봉 수지층에 이를 때까지 상기 기판을 절삭하여 상기 밀봉 수지층 및 상기 기판에 모따기부용 홈을 형성하는 홈 형성공정과,
상기 홈 형성공정 종료 후, 상기 모따기부용 홈의 폭보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 모따기부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 것이다.
또 청구항 29 기재의 발명에 관한 반도체기판의 제조방법에서는,
기재(基材; semiconductor ingot)로부터 반도체기판을 슬라이싱(slicing)하는 슬라이싱 공정과,
슬라이싱된 상기 반도체기판의 1 면에 제1 기준면을 갖는 기준면출용 수지를 부착하는 수지 형성공정과,
상기 기준면을 기준으로 해서, 상기 반도체기판의 다른 면에 연삭처리를 행함으로써, 제2 기준면을 형성하는 제1 정면공정과,
상기 제1 정면공정에서 형성된 제2 기준면을 기준으로 해서, 상기 기준면출용 수지를 제거함과 동시에 상기 1 면에 연삭처리를 행하는 제2 정면공정을 구비하는 것을 특징으로 하는 것이다.
상기한 각 수단은 다음과 같이 작용한다.
청구항 1 및 청구항 2 기재의 발명에 의하면,
밀봉 수지층 및 반도체소자 중, 적어도 밀봉 수지층의 외주부분에 모따기부를 형성함으로써, 또는 밀봉 수지층의 외주부분에 단붙임부를 형성함으로써, 반도체소자와 밀봉 수지층과의 경계부에서의 복합 구성에 대해 그 외주의 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
또 청구항 3 및 청구항 4 기재의 발명에 의하면,
밀봉 수지층 및 반도체소자 중, 적어도 밀봉 수지층의 외주 4 귀퉁이 위치에 모따기부를 형성함으로써, 또는 밀봉 수지층의 외주 4 귀퉁이 위치에 단붙임부를 형성함으로써, 반도체소자와 밀봉 수지층과의 경계부에서의 복합 구성에 대해 특히 충격 및 응력의 집중에 약한 외주 4 귀퉁이 위치에서 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
또 청구항 5 및 청구항 6 기재의 발명에 의하면,
각도를 가진 각도 있는 날과 각도를 갖지 않은 각도 없는 날을 선택적으로 사용해서, 각도 있는 날로 모따기부를 형성함과 동시에 각도 없는 날로 기판을 완전 절출함으로써, 밀봉 수지층 및 반도체소자의 외주부분에 모따기부를 갖는 반도체장치를 용이하고도 확실하게 제조할 수가 있다.
또 청구항 7 기재의 발명에 의하면,
각도를 가진 각도 있는 날을 사용해서 기판상에 십자형상의 4 귀퉁이 모따기부용 홈을 형성하고, 그 후에 4 귀퉁이 모따기부용 홈의 폭보다 폭이 좁은 치수를 갖는 각도 없는 날을 사용해서 소정 절삭위치를 절삭하여 기판을 완전 절출하여 개개의 반도체소자로 분리하는 구성을 함으로써, 반도체장치의 구조상, 온도변화 등에 의해 발생하는 응력 집중이나 핸들링에 의한 파괴로 인해 가장 약해지는 외주 4 귀퉁이 위치에, 충격 및 응력의 집중을 회피할 수 있는 모따기부를 용이하고도 확실하게 형성할 수가 있다.
또 각도 있는 날은 반도체장치의 4 귀퉁이에 해당하는 절삭 교점부에 어느 정도의 길이의 4 귀퉁이 모따기부용 홈을 형성하기 때문에, 마모하기 쉬운 각도 있는 날의 수명을 늘일 수 있고, 또 절삭량이 적기 때문에 처리시간을 단축시킬 수가 있다.
또한 각도 없는 날에 의해 행하여지는 기판의 절출처리는 잔존한 밀봉 수지층이 적은 상태 또는 전혀 존재하지 않은 상태에서 실시되기 때문에, 곤란하였던 밀봉 수지층과 반도체소자와의 경계부의 절출을 용이하게 할 수 있어서, 반도체소자 및 밀봉 수지에 대한 손상을 경감할 수가 있다.
또 청구항 8 기재의 발명에 의하면,
각도 없는 날을 사용해서 기판을 완전 절단하여 개개의 반도체소자로 분리한 후, 각도 있는 날을 절삭 교점부에 삽입하여 적어도 밀봉 수지층의 절삭 교점부 및 그 근방에 모따기부를 형성함으로써, 반도체장치의 구조상, 온도변화 등에 의해 발생하는 응력 집중이나 핸들링에 의한 파괴로 인해 가장 약해지는 외주 4 귀퉁이 위치에, 충격 및 응력의 집중을 회피할 수 있는 모따기부를 용이하고도 확실하게 형성할 수가 있다. 또 각도 있는 날은 반도체장치의 4 귀퉁이에 해당하는 절삭 교점부에 어느 정도의 길이의 4 귀퉁이 모따기부용 홈을 형성하기 때문에, 마모하기 쉬운 각도 있는 날의 수명을 늘일 수 있고, 또 절삭량이 적기 때문에 처리시간을 단축시킬 수가 있다.
또한 각도 없는 날에 의해 행하여지는 기판의 절단처리는 잔존한 밀봉 수지층이 적은 상태 또는 전혀 존재하지 않은 상태에서 실시되기 때문에, 곤란하였던 밀봉 수지층과 반도체소자와의 경계부의 절단을 용이하게 할 수 있어서, 반도체소자 및 밀봉 수지에 대한 손상을 경감할 수가 있다.
또한 우선 각도 없는 날을 사용해서 절삭하고, 이어서 각도 있는 날을 사용해서 절삭처리를 행함으로써, 각도 있는 날을 사용할 때에는 이미 각도 없는 날에 의해 절삭 교점부는 절삭된 상태(직선형의 절삭상태)이기 때문에, 마모하기 쉬운 각도 있는 날의 선단 및 마모에 의한 날의 각도변화의 수명을 더욱 늘일 수가 있다.
또 청구항 9 기재의 발명에 의하면,
각도를 갖지 않은 제1 각도 없는 날과, 이 제1 각도 없는 날보다 폭이 좁은 제2 각도 없는 날을 선택적으로 사용해서, 폭이 넓은 제1 각도 없는 날로 단붙임부를 형성함과 동시에, 폭이 좁은 제2 각도 없는 날로 기판을 완전 절단함으로써, 밀봉 수지층의 외주부분에 단붙임부를 갖는 반도체장치를 용이하고도 확실하게 제조할 수가 있다.
또 청구항 10 기재의 발명에 의하면,
각도를 갖지 않은 제1 각도 없는 날을 사용해서 기판의 절삭 교점부 및 그 근방의 밀봉 수지층을 절삭하여 십자형상의 4 귀퉁이 단붙임부용 홈을 형성한 후, 4 귀퉁이 단붙임부용 홈의 폭보다 폭이 좁은 치수를 가진 제2 각도 없는 날을 사용해서 기판을 완전 절단하여 개개의 반도체소자로 분리함으로써, 온도변화 등에 의해 발생하는 응력 집중이나 핸들링 등에서 파괴하기 쉬운 외주 4 귀퉁이 부분에, 충격 및 응력의 집중을 회피할 수 있는 단붙임부를 용이하고도 확실하게 형성할 수가 있다.
또 제1 각도 없는 날은 밀봉 수지층의 절삭 교점부 및 그 근방에만 홈 형성가공을 행하는 것이며, 또한 그 홈 형성의 깊이는 밀봉 수지층의 두께보다도 작기 때문에, 제1 각도 없는 날의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
또 청구항 11 기재의 발명에 의하면,
분리공정을 실시하기 전에, 기판의 배면에 전면적으로 절삭하는 배면 절삭공정을 실시함으로써, 제조되는 반도체장치의 박형화를 꾀할 수가 있다. 또 분리공 정에 기판 배면을 절삭하고 있으므로, 밀봉 수지층이 기판 보호의 역할을 수행하여 기판의 취급이 용이해지고, 근년에 요구되고 있는 반도체소자를 고집적화한 대형 기판 또는 반도체장치의 극박판화에 유효하게 적용된다.
또 청구항 12 내지 청구항 15 기재의 발명에 의하면,
반도체장치에 형성된 모따기부 및 단붙임부를 이용하여, 반송 트레이의 트레이 본체에 이것과 대응하는 트레이측 모따기부 및 트레이측 단붙임부를 형성함으로써, 반도체장치의 안정한 탑재위치 결정이 가능해지고, 또 반도체장치의 수평방향의 움직임이 억제되어 반도체장치의 돌기전극이 반송 트레이와 접촉하는 것을 회피할 수가 있다.
또 청구항 16 기재의 발명에 의하면,
반도체소자의 배면에 이것을 덮는 배면측 수지층을 형성함으로써, 반도체소자의 보호를 보다 확실하게 행할 수 있고, 또한 분리시에 반도체소자의 배면 외주부분에 파손(결락 등)이 발생하는 것을 방지할 수가 있다.
또 청구항 17 및 청구항 18 기재의 발명에 의하면,
반도체소자의 배면에 형성된 배면측 수지층 및 반도체소자 중, 적어도 배면측 수지층의 외주부분 또는 외주 4 귀퉁이 위치에 배면측 모따기부를 혈성함으로써, 또는 배면측 수지층의 외주부분 또는 외주 4 귀퉁이 위치에 배면측 단붙임부를 형성함으로써, 반도체소자와 배면측 수지층과의 경계부에서의 복합 구성에 대해 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
또 청구항 19 기재의 발명에 의하면,
반도체소자의 배면 외주부분 또는 외주 4 귀퉁이 위치에 배면측 모따기부를 형성함으로써, 각을 가진 형상으로는 부서지기 쉬운 반도체소자의 외주위치 및 외주 4 귀퉁이 위치에 배면 모따기부가 형성되기 때문에, 이 위치에서의 파손 방지를 꾀할 수가 있다.
또 청구항 20 내지 청구항 22 기재의 발명에 의하면,
밀봉 수지층, 배면측 수지층 및 반도체소자의 외주 4 귀퉁이부에, 반도체소자의 돌기전극 형성면에 대해 직교하는 방향으로 연재하는 모서리 모따기부를 형성함으로써, 각을 가진 형상으로는 부서지기 쉬운 외주 4 귀퉁이부의 파손 방지를 꾀할 수가 있다.
또 청구항 23 기재의 발명에 의하면,
우선 고정부재에 고정된 기판을 하나의 방향으로만 복수 회 평행으로 절삭처리를 행함으로써, 고정부재를 남기고 밀봉 수지층을 포함하여 기판만을 절삭하고, 이어서 상기 하나의 방향에 대해 직교하는 방향으로 고정부재를 포함하여 복수 회 평행으로 절삭처리를 행함으로써 좁고 긴 형상의 기판이 형성된다. 이 상태에서, 각 반도체소자의 외주 4 귀퉁이부는 좁고 긴 형상의 기판을 노출한 상태가 되어 있다.
이어서 이 좁고 긴 형상의 기판의 측부에서 제1 절삭공정에서 슬라이싱된 절단위치를 각고진 날을 사용해서 절삭하여 모서리 모따기부를 형성한다. 이에 따라 내 사용환경의 응력 집중이나 핸들링 등에 의해 파손이 발생하기 쉬운 외주 4 귀퉁이부에, 충격 및 응력의 집중을 회피할 수 있는 모서리 모따기부를 용이하고도 확실하게 형성할 수가 있다.
또 각도 있는 날은 제1 절삭공정에서 절삭된 절삭위치 근방에만 홈 형성가공을 행하는 것이며, 또한 그 홈 형성 깊이는 얕기 때문에 각도 있는 날의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
또 청구항 24 기재의 발명에 의하면,
반도체소자의 밀봉 수지층이 형성되는 상면 외주부분에 소자측 모따기부를 형성함과 동시에, 밀봉 수지층을 소자측 모따기부를 포함하여 반도체소자의 돌기전극이 형성되어 있는 면에 형성함으로써, 수지 밀봉층과 반도체소자와의 밀착 면적이 증대한다. 이 때문에 수지 밀봉층이 반도체소자로부터 박리하는 것을 방지할 수 있어서, 반도체장치의 신뢰성을 향상시킬 수가 있다.
또 청구항 25 기재의 발명에 의하면,
반도체소자의 밀봉 수지층이 형성되는 상면 외주부분에 소자측 모따기부를 형성함과 동시에, 밀봉 수지층을 소자측 모따기부를 포함하여 반도체소자의 돌기전극이 형성되어 있는 면에 형성함으로써, 수지 밀봉층과 반도체소자와의 밀착 면적이 증대한다.
또 반도체소자의 배면측 밀봉 수지층이 형성되는 배면 외주부분에 소자측 배면 모따기부를 형성함과 동시에, 밀봉 수지층을 소자측 배면 모따기부를 포함하여 반도체소자의 돌기전극이 형성되어 있는 면에 형성함으로써, 배면측 수지층과 반도체소자와의 밀착 면적이 증대한다.
이 때문에, 수지 밀봉층 및 배면측 수지층이 반도체소자로부터 박리하는 것을 방지할 수 있어서, 반도체장치의 신뢰성을 향상시킬 수가 있다.
또 청구항 26 기재의 발명에 의하면,
홈 형성공정에 있어서, 각도를 가진 각도 있는 날을 사용해서 기판의 상면 또는 배면 중 적어도 상면에 절삭을 행함으로써, 우선 기판에 소자측 모따기부용 홈을 형성한다. 그리고 수지층 형성공정을 실시하여, 소자측 모따기부용 홈이 형성된 기판의 적어도 상면에 밀봉 수지층을 형성한다. 이에 따라 소자측 모따기부용 홈에는 밀봉 수지층이 형성된 구성이 된다. 이어서 절단공정을 실시하여 각도 없는 날을 사용해서 기판을 완전 절삭하여 개개의 반도체장치를 분리한다.
이와 같이 수지층 형성공정을 실시하기 전에 소자측 모따기부용 홈을 형성하여 둠으로써, 소자측 모따기부 및 소자측 배면 모따기부에 밀봉 수지층, 배면측 밀봉 수지층이 형성된 반도체장치를 용이하게 형성할 수가 있다.
또 각도 있는 날에 의한 소자측 모따기부용 홈의 형성에 있어서, 그 홈 형성 깊이가 얕기 때문에 각도 있는 날의 수명을 늘이 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
또 청구항 27 기재의 발명에 의하면,
밀봉 수지층 및 반도체소자 중, 적어도 밀봉 수지층의 외주부분에 모따기부를 형성함으로써, 밀봉 수지층과 반도체소자와의 경계부에서의 복합 구성에 대해, 그 외주의 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있다. 또 밀봉 수지층에 스트레이트부를 형성함으로써, 반송시에 실시되는 핸들러의 장착을 용이하고도 확실하게 행할 수 있어서, 핸들링시의 취급을 용이화할 수가 있다.
또 청구항 28 기재의 발명에 의하면,
홈 형성공정에 있어서, 각도 있는 날의 측면 수립부가 밀봉 수지층에 이를 때까지 기판을 절삭하여, 밀봉 수지층 및 기판에 모따기부용 홈을 형성함으로써, 수지 밀봉층의 두께가 커졌을 경우에도, 각도 있는 날의 수명연장 확보 및 절삭시간의 단축을 꾀할 수가 있다.
이하, 그 이유에 대해 설명한다. 지금 측면 수립부를 갖지 않은(즉 절삭부위가 모두 각도를 가지고 있는 경우)구성의 각도 있는 날(이하, 이것을 전체 각도 있는 날이라 한다)을 상정하고, 이 전체 각도 있는 날을 사용해서 두꺼운 밀봉 수지층이 형성된 반도체소자에 대해 모따기부용 홈을 형성하고자 하는 경우를 상정한다.
이 경우에는, 전체 각도 있는 날의 선단이 기판에 이르기 까지에 밀봉 수지층에 큰 절삭처리가 필요해져서, 필연적으로 전체 각도 있는 날로서 날 폭 치수가 큰 것이 필요하게 된다. 그런데 이와 같이 날 폭이 두꺼운 전체 각도 있는 날의 가공은 어려워서, 날 폭이 얇은 것과 비교하면, ① 코스트가 높아진다. ② 날이 특수가공이 되어 반도체장치의 제조 안정성이 결핍되는 등의 문제점이 생긴다.
한편, 모따기부에 응력 집중 회피 등의 기능을 실현시키기 위해서는, 반드시 모따기부는 그 전체에 걸쳐서 경사를 갖는 완전한 면취 구조로 할 필요는 없고, 밀봉 수지층과 반도체소자와의 경계부분 근방에만 완전한 면취 구조로 하면 된다. 따라서 본 발명에서는, 상기와 같이 각도 있는 날에 측면 수립부를 형성하고, 이 측면 수립부가 밀봉 수지층을 절삭하는 구성으로 하였다.
이 구성에서는, 밀봉 수지층과 반도체소자와의 경계부분 근방에는 모따기부가 형성되기 때문에, 밀봉 수지층과 반도체소자와의 경계부분의 강도 향상을 꾀할 수가 있다. 또 각도 있는 날의 날 폭을 두껍게 할 필요가 없어지기 때문에, 각도 있는 날의 코스트 저감을 꾀할 수가 있다.
또 각도 있는 날의 제조시에는 특수가공이 불필요하기 때문에, 반도체장치의 제조 안정성을 향상시킬 수가 있다. 또한 절삭 에너지의 저하에 의해 절삭력의 저감 및 절삭속도의 향상을 꾀할 수가 있다.
또한 청구항 29 기재의 발명에 의하면,
수지 형성공정에 있어서 반도체기판의 하나의 면에 형성되는 기준면출용 수지의 제1 기준면을 기준으로 해서, 슬라이싱된 반도체기판의 다른 면을 제1 정면공정에서 연삭처리함으로써, 이 다른 면은 높은 평면도를 갖는 면이 된다.
또 제2 정면공정에서는, 제1 정면공정에서 형성된 평면도가 높은 다른 면을 제2 기준면으로서 반도체기판의 하나의 면에 연삭처리를 행하기 때문에, 이 하나의 면도 높은 평면도를 가진 면이 된다. 따라서 양면이 다 같이 고 정밀도를 갖는 반도체기판을 용이하게 그리고 생산성이 좋게 제조할 수가 있다.
[발명의 실시형태]
다음에 본 발명의 실시형태에 대해 도면과 더불어 설명한다.
도 1은 본 발명의 제1 실시예인 반도체장치(20A)를 나타내고 있다. 도 1a는 반도체장치(20A)의 측면도이며, 도 2b는 반도체장치(20A)의 평면도이다. 이 반도체장치(20A)는 대략적으로 반도체소자(21), 돌기전극(23)(범프) 및 밀봉 수지층(22) 등으로 되는 극히 간단한 구성으로 되어 있다.
반도체소자(21)(반도체칩)는 그 설치 측면에 전자회로(도시하지 않음)가 형성됨과 동시에 다수의 돌기전극(23)이 설치되어 있다. 돌기전극(23)은, 예를 들어 땜납 볼을 전사법을 이용해서 설치된 구성으로 되어 있으며, 외부 접속단자로서 기능하는 것이다. 본 실시예에서는 돌기전극(23)은 반도체소자(21)에 형성된 전극 패드(도시하지 않음)에 직접 설치된 구성으로 되어 있다.
또 밀봉 수지층(22)(점찍힌 부분)은, 예를 들어 폴리이미드, 에폭시(PPS, PEK, PES 및 내열성 액정수지 등의 열가소성 수지) 등으로 되며, 반도체소자(21)의 돌기전극이 형성되어 있는 면 전체에 걸쳐서 형성되어 있다. 따라서 반도체소자(21)에 설치되어 있는 돌기전극(23)은 이 밀봉 수지층(22)에 의해 밀봉된 상태로 되나, 돌기전극(23)의 적어도 선단부는 밀봉 수지층(22)으로부터 노출하도록 구성되어 있다.
또 반도체장치(20A)의 돌기전극(23)이 형성된 돌기전극이 형성되어 있는 면의 외주부분에 주목하면, 이 외주부분에서의 밀봉 수지층(22) 및 반도체장치(21)에는 모따기부(24A)가 형성되어 있다. 본 실시예에서는 이 모따기부(24A)는 밀봉 수지층(22)과 반도체소자(21)을 걸쳐서 연속적으로 형성되어 있고, 또한 평면형상의 모따기부 구조로 되어 있다.
상기 구성으로 된 반도체장치(20A)는 그 전체적인 크기가 거의 반도체소자(21)의 크기와 같다. 이른바 칩 사이즈 패캐지 구조가 된다. 따라서 반도체장치(20A)는 근년에 특히 요구되고 있는 소형화의 요구에 충분이 대응할 수가 있다.
또 상기한 바와 같이 반도체장치(20A)는 반도체소자(21)상에 밀봉 수지층(22)가 형성된 구성으로 되어 있으며, 또한 이 밀봉 수지층(22)은 돌기전극(23)의 적어도 일부를 밀봉한 구조로 되어 있다. 이 때문에 밀봉 수지층(22)에 의해 데리케이트한 돌기전극(23)이 지지될 수 있게 되고, 따라서 이 밀봉 수지층(22)은 종래로부터 사용되고 있는 언더필드 수지와 마찬가지 기능을 발휘하게 된다. 이에 따라 반도체장치(20A)를 설치기판에 설치할 때, 돌기전극(23)과 설치기판과의 접합부위는 언더필드 수지로서 기능하는 밀봉 수지층(22)으로 지지되기 때문에, 이 접합부위에 파손이 발생하는 것을 방지할 수가 있다.
한편, 본 실시예에 관한 반도체장치(20A)는 상기한 바와 같이 외주부분에서의 밀봉 수지층(22) 및 반도체소자(21)에 모따기부(24A)가 형성되어 있다. 이 모따기부(24A)를 형성함으로써, 반도체소자(21)와 밀봉 수지층(22)과의 경계부에서의 복합 구성에 대해, 그 외주의 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수가 있다. 따라서 사용환경(예를 들어 고온환경, 저온환경 등)에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시에 실시되는 핸들링에서는 핸들러의 홀딩으로 인한 파손 방지를 꾀할 수 있어서, 핸들링시의 취급을 용이화할 수가 있다.
그리고 본 실시예에서는 밀봉 수지층(22)과 반도체소자(21)를 걸쳐서 모따기부(24A)를 형성한 예를 나타내고 있으나, 밀봉 수지층(22)에만 모따기부(24A)를 형성할 수도 있다.
또 모따기부(24A)의 표면구조도 본 실시예에 적용한 평면구조의 모따기부(24A)에 한정되는 것은 아니며, 곡면을 가진 구조로 하여도, 또 복수의 면을 조합한 구성으로 하여도 좋다. 즉 본 명세서에서 설명하는 모따기부(24A)는 반도체장치의 상기 외주부분에서, 충격 및 응력의 집중을 회피할 수 있는 구조의 모든 것을 포함하는 것으로 한다.
이어서 본 발명의 제2 실시예인 반도체장치에 대해 설명한다.
도 2는 제2 실시예에 관한 반도체장치(20B)를 나타내고 있다. 도 2a는 반도체장치(20B)의 측면도이며, 또 도 2b는 반도체장치(20B)의 평면도이다. 또한 도 2에서 도 1을 사용하여 설명한 제1 실시예에 관한 반도체장치(20A)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙여서 그 설명을 생략한다. 또 이하 설명하는 각 실시예의 설명에서도 마찬가지로 한다.
본 실시예에 관한 반도체장치(20B)는 밀봉 수지층(22)의 외주부분에 단붙임부(25A)를 형성한 것을 특징으로 하는 것이다. 본 실시예에서는, 단붙임부(25A)는 밀봉 수지층(22)의 외주부분에 1단의 단차를 가지도록 형성되어 있으나, 복수단 형성할 수도 있다. 또 단붙임부(25A)는 반드시 직사각형의 단차에 한정되는 것이 아니고, 곡선을 포함한 단차형상으로 하여도 좋다.
본 실시예와 같이, 밀봉 수지층(22)의 외주부분에 단붙임부(25A)를 형성하여도, 반도체소자(21)와 밀봉 수지층(22)과의 경계부에서의 복합 구성에 대해, 그 외주의 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수가 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
이어서 본 발명의 제3 실시예인 반도체장치에 대해 설명한다.
도 3은 제3 실시예에 관한 반도체장치(20C)를 나타내고 있다. 도 3a는 반도체장치(20C)의 측면도이며, 또 도 3b는 반도체장치(20C)의 평면도이다.
본 실시예에 관한 반도체장치(20C)는 그 외주 4 귀퉁이 위치에서의 밀봉 수지층(22) 및 반도체소자(21)에 모따기부(24B)를 형성한 것을 특징으로 하는 것이다. 따라서 도 3b에 나타낸 바와 같이, 모따기부(24B)는 반도체장치(20C)의 외주에 4 개소 형성된 구성으로 되어 있다. 본 실시예에 관한 모따기부(24B)는 밀봉 수지층(22)과 반도체소자(21)를 걸쳐서 연속적으로 형성되어 있다.
이와 같이, 반도체장치(20C)의 외주 4 귀퉁이 위치에서의 밀봉 수지층(22) 및 반도체소자(21)에 모따기부(24B)를 형성함으로써, 반도체소자(21)와 밀봉 수지층(22)과의 경계부에서의 복합 구성에 대해, 특히 충격 및 응력의 집중에 약한 외주 4 귀퉁이 위치에 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
그리고 본 실시예에서는 밀봉 수지층(22)과 반도체소자(21)를 걸쳐서 모따기부(24B)를 형성한 예를 나타내고 있으나, 밀봉 수지층(22)에만 모따기부(24B)를 형성할 수도 있다.
이어서 본 발명의 제4 실시예인 반도체장치에 대해 설명한다.
도 4는 제4 실시예에 관한 반도체장치(20D)를 나타내고 있다. 도 4a는 반도체장치(20D)의 측면도이며, 또 도 4b는 반도체장치(20D)의 평면도이다.
본 실시예에 관한 반도체장치(20D)는 그 외주 4 귀퉁이 위치에서의 밀봉 수지층(22)에 단붙임부(25B)를 형성한 것을 특징으로 하는 것이다. 따라서 도 4b에 나타낸 바와 같이, 단붙임부(25B)는 반도체장치(20D)의 외주에 4 개소 형성된 구성으로 되어 있다.
본 실시예와 같이, 반도체장치(20D)의 외주 4 귀퉁이 위치에서의 밀봉 수지층(22)에 단붙임부(25B)를 형성함으로써, 반도체소자(21)와 밀봉 수지층(22)과의 경계부에서의 복합 구성에 대해, 특히 충격 및 응력의 집중에 약한 외주 4 귀퉁이 위치에 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
그리고 본 실시예에서는, 단붙임부(25B)는 밀봉 수지층(22)의 외주부분에 1단의 단차를 가지도록 형성되어 있으나, 복수단 형성할 수도 있다. 또 단붙임부(25B)는 반드시 직사각형의 단차에 한정되는 것이 아니고, 곡선을 포함한 단차형상으로 하여도 좋다.
이어서 본 발명의 제1 및 제2 실시예인 반도체장치의 제조방법에 대해 설명한다. 도 5는 제1 실시예에 관한 제조방법을 설명하기 위한 도면이며, 도 6은 제2 실시예에 관한 제조방법을 설명하기 위한 도면이다. 이 제1 및 제2 실시예에 관한 제조방법은 도 1을 사용해서 설명한 제1 실시예에 관한 반도체장치(20A)를 제조하기 위한 방법이다.
또한 본 실시예에서 설명하는 반도체장치의 제조방법은 기판(51)을 분리하여 개개의 반도체소자(21)로 분리하는 분리공정을 갖는 것이며, 이 분리공정이 실시되기 전에 행하여지는 처리(돌기전극(23)이 배설된 복수의 반도체소자(21)가 형성뙨 기판을 밀봉 수지층(22)에 의해 밀봉하고, 이어서 돌기전극(23)의 일부를 밀봉 수지층(22)으로부터 노출시키는 처리)는 종래 방법(예를 들어 본 출원인에 의해 출원된 일본국 특원평 9-10683호에 개시한 방법)과 동일하다. 이 때문에 이하의 설명에서는, 분리공정에 대해서만 설명하는 것으로 한다. 또 이하 설명하는 반도체장치의 각 제조방법에 있어서도 마찬가지로 한다.
우선 도 5를 사용해서 본 발명의 제1 실시예인 반도체장치(20A)의 제조방법에 대해 설명한다.
본 실시예에 관한 제조방법에서의 분리공정은 도 5a에 나타낸 바와 같이, 우선 각도 θ를 가진 각도 있는 날(26)을 사용해서 도 5b, 5c에 나타낸 바와 같이, 밀봉 수지층(22) 및 기판(51)의 일부를 연삭하여 모따기부용 홈(56)을 형성한다(홈 형성공정). 이 때 형성된 모따기부용 홈(56)은 각도 있는 날(26)로 형성되기 때문에, 양 측부에 모따기부(24A)가 형성된 구조로 되어 있다. 또한 이 때의 기판(51)의 절삭 깊이를 Z1이라 한다.
상기한 홈 형성공정이 종료하면, 이어서 도 5d에 나타낸 바와 같이 모따기부용 홈의 폭(도면에 화살표 W로 나타냄)보다 폭이 좁은 치수(도면에 화살표 Z2로 나타냄)를 가짐과 동시에 각도를 갖지 않은 각도 없는 날(27A)을 사용해서, 도 5e에 나타낸 바와 같이 모따기부용 홈(56)의 중앙위치를 절삭한다(절삭공정).
이 때 홈 형성공정에서, 모따기부용 홈(56)의 형성위치에는 밀봉 수지층(22)이 존재하지 않은 구성으로 되어 있다. 따라서 각도 없는 날(27A)에 의한 절삭은 기판(51)만을 절삭하는 처리가 된다. 이에 따라 절삭공정에서 밀봉 수지층(22)과 기판(51)을 동시에 절삭할 필요가 없어져서, 절삭처리를 용이하게 행할 수가 있다.
절삭공정이 종료하면, 도 5f에 나타낸 바와 같이, 기판(51)이 완전 절삭되어, 기판(51)이 개개의 반도체소자(21)로 분리된다. 이상의 처리를 실시함으로써, 모따기부(24A)를 가진 반도체장치(20A)가 형성된다.
이어서 도 6을 사용해서, 본 발명의 제2 실시예인 반도체장치(20A)의 제조방법에 대해 설명한다.
본 실시예에 관한 제조방법에서의 분리공정에서는, 도 6a에 나타낸 바와 같이 각도를 갖지 않은 각도 없는 날(27A)(날 폭을 도면에 Z2로 나타냄)을 사용해서, 기판(51)의 소정 절단위치를 밀봉 수지층(22)과 함께 절삭하고, 도 6b, 6c에 나타낸 바와 같이 밀봉 수지층(22)을 포함하여 기판(51)을 완전 절단하여 개개의 반도체소자로 분리한다(절삭공정).
이 절삭공정이 종료하면, 도 6d, 6e에 나나낸 바와 같이 각도를 가진 각도 있는 날(26)을 각도 없는 날(27A)에 의해 절삭된 절단부(50)에 삽입하여, 각 반도체소자(21)의 절단량이 Z3가 되도록 절삭처리를 행한다. 이 때, 각도 있는 날(26)의 날 폭(Z5)은 각도 없는 날(27A)의 날 폭(Z2)보다 크기 때문에, 각도 있는 날(26)은 밀봉 수지층(22) 및 반도체소자(21)의 외주부분에 모따기부(24A)를 형성하다(모따기부 형성공정). 이상의 처리를 실시함으로써, 도 6f에 나타낸 바와 같이 모따기부(24A)를 가진 반도체장치(20A)가 형성된다.
상기한 제1 및 제2 실시예에 관한 반도체장치(20A)의 제조방법에 의하면, 각도를 가진 각도 있는 날(26)과 각도를 갖지 않은 각도 없는 날(27A)을 선택적으로 사용해서, 각도 있는 날(26)로 모따기부(24A)를 형성함과 동시에 각도 없는 날(27A)로 기판(51)을 완전 절단함으로써, 밀봉 수지층(22) 및 반도체소자(21)의 외주부분에 모따기부(24A)를 갖는 반도체장치(20A)를 용이하고도 확실하게 제조할 수가 있다.
특히 도 6에 나타낸 제2 실시예의 순서로 각 날(26, 27A)을 사용함으로써, 마모하기 쉬운 각도 있는 날(26)의 선단의 마모를 저감할 수 있고, 따라서 날 끝의 각도변화를 방지할 수 있어서, 각도 있는 날(26)의 수명을 늘일 수가 있다.
이어서 도 7을 사용해서 제3 실시예인 반도체장치의 제조방법에 대해 설명한다. 본 실시예에서는 도 3을 사용해서 설명한 제3 실시예에 관한 반도체장치(20C)의 제조방법이다.
본 실시예에 관한 제조방법에서의 분리공정에서는, 우선 각도를 가진 각도 있는 날(도시하지 않음)을 사용해서 기판(51)의 소정 절삭위치(도면에 부호 52X, 52Y로 나타냄)가 직교하는 절삭 교점부 및 그 근방에서의 밀봉 수지층(22) 및 기판(51)의 일부를 절삭하여, 도 7에 확대해서 나타낸 바와 같은 십자형상의 4 귀퉁이 모따기부용 홈(29)을 형성한다(홈 형성공정).
이어서 홈 형성공정에서 형성된 4 귀퉁이 모따기부용 홈(29)의 폭보다 폭이 좁은 치수를 갖는 각도 없는 날(도시하지 않음)을 사용해서, 이 4 귀퉁이 모따기부용 홈(28)의 형성위치를 포함하여 소정 절삭위치(52X, 52Y)를 절삭함으로써, 기판(51)을 완전 절단하여 개개의 반도체소자(21)로 분리한다(절삭공정). 이상의 처리를 행함으로써, 외주 4 귀퉁이 위치에 모따기부(24B)가 형성된 반도체장치(20C)가 제조된다.
상기와 같이 본 실시예에 관한 제조방법에서는, 각도 있는 날을 사용해서 기판(51)상에 십자형상의 4 귀퉁이 모따기부용 홈(29)을 형성하고, 그 후에 4 귀퉁이 모따기부용 홈(29)의 폭보다 폭이 좁은 치수를 갖는 각도 없는 날을 사용해서 소정 절삭위치(52X, 52Y)에서 기판(51)을 완전 절단하여 반도체장치(20C)를 제조하는 구성으로 함으로써, 반도체장치(20C)의 구조상, 온도변화 등에 의해 발생하는 응력 집중이나 핸들링에 의한 파괴로 인해 가장 약해지는 외주 4 귀퉁이 위치에 충격 및 응력의 집중을 회피할 수 있는 모따기부(24B)를 용이하고도 확실하게 형성할 수가 있다.
또 각도 있는 날로 형성되는 4 귀퉁이 모따기부용 홈(29)은 반도체장치(20C)의 4 귀퉁이 부분에 해당하는 절삭 교점부(28)에만 소정의 깊이로 형성되기 때문에, 마모하기 쉬운 각도 있는 날의 수명을 늘일 수 있고, 또 절삭량이 적기 때문에 처리시간을 단축시킬 수가 있다.
또한 각도 없는 날에 의해 행하여지는 기판(51)의 절단처리는 기판(51)상에 잔존한 밀봉 수지층(22)이 적은 상태 또는 전혀 존재하지 않은 상태에서 실시되기 때문에, 곤란하였던 밀봉 수지층(22)과 반도체소자(21)와의 경계부의 절단을 용이하게 할 수 있어서, 분리공정에서 반도체소자(21) 및 밀봉 수지층(22)에 손상이 생기는 것을 방지할 수가 있다.
이어서, 도 8 및 도 9를 사용해서 본 발명의 제4 실시예인 반도체장치의 제조방법에 대해 설명한다. 본 실시예도 도 3을 사용해서 설명한 제3 실시예에 관한 반도체장치(20C)의 제조방법이다.
본 실시예에 관한 제조방법에서의 분리공정에서는, 우선 각도 없는 날(도시하지 않음)을 사용해서 기판(51)의 소정 절삭위치(52X, 52Y)를 밀봉 수지층(22)과 함께 절삭하여, 기판(51)을 완전 절단하여 개개의 반도체소자(21)로 분리하는 처리를 행한다(절삭공정).
이어서 이 절삭공정을 종료한 후, 각도 있는 날(도시하지 않음)을 소정 절삭위치(52X, 52Y)가 직교하는 절삭 교점부에 삽입하고, 분리된 밀봉 수지층(22) 및 반도체소자(21)를 절삭하여 절삭 교점부(28) 및 그 근방부분에 모따기부(24B)를 형성한다(모따기부 형성공정).
상기한 본 실시예에 관한 제조방법에서도, 반도체장치(20C)의 외주 4 귀퉁이 위치에 충격 및 응력의 집중을 회피할 수 있는 모따기부를 용이하고도 확실하게 형성할 수가 있다. 또 모따기부를 형성하기 위해 각도 있는 날이 반도체소자(21) 및 밀봉 수지층(22)을 절삭하는 절삭량이 적기 때문에, 마모하기 쉬운 각도 있는 날의 수명을 늘일 수 있고, 또 절삭량이 적기 때문에 처리시간의 단축시킬 수가 있다.
또 본 실시예에서는, 우선 각도 없는 날을 사용해서 절삭하고, 이어서 각도 있는 날을 사용해서 절삭처리를 행함으로써, 각도 있는 날을 사용할 때에는 이미 각도 없는 날에 의해 절삭 교점부(28)는 절삭된 상태(직선형의 절삭상태)이기 때문에, 마모하기 쉬운 각도 있는 날의 선단 및 마모에 의한 날의 각도변화의 수명을 더욱 늘일 수가 있다.
그런데, 반도체장치(20A∼20C)의 외주부분 및 외주 4 귀퉁이 위치에 모따기부(24A, 25A)를 형성하기 위해서는, 하기 식을 만족시킬 필요가 있다. 그리고 하기 식에서는 각도 있는 날(26)의 날 끝 각도를 θ, 기판(51)의 절단량을 Z1, 각도 없는 날(27A)의 날 폭을 Z5로 하고 있다(도 5 참조).
Z5 < 2( Z1× tan (θ/2)) … (1)
상기 (1)식으로부터, 예를 들어 원형의 날을 가진 각도 있는 날(26)(다이싱 소(dicing saw) 등)로 절단처리를 행하였을 경우에, 절단량(Z1)은 각도 있는 날(26)의 외형변화에 따라 파악할 수 있기 때문에, 밀봉 수지층(22)과 기판(51)(반도체소자(21))의 모따기부(24A)의 형상을 소정 형상으로 유지하기 위해서는, 각도 있는 날(26)의 외형변화에 따라 절단량(Z1)을 증가해가면 된다.
이어서, 도 10을 사용해서 본 발명의 제5 실시예인 반도체장치의 제조방법에 대해 설명한다. 본 실시예는 도 2를 사용해서 설명한 제2 실시예에 관한 반도체장치(20B)의 제조방법이다.
본 실시예에 관한 제조방법에서의 분리공정에서는, 각도를 갖지 않은 제1 및 제2 각도 없는 날(27B, 27A)을 사용한다. 제1 각도 없는 날(27B)의 날 폭(Z4)은 제2 각도 없는 날(27A)의 날 폭(Z2)에 대해 폭이 넓게 되도록 설정되어 있다(Z4 > Z2). 그리고 이하의 설명에서는 제1 각도 없는 날(27B)을 폭이 넓은 각도 없는 날(27B)이라 하고, 제2 각도 없는 날(27A)을 단순히 각도 없는 날(27A)이라 한다.
본 실시예에서는 도 10a, 10b에 나타낸 바와 같이, 우선 폭이 넓은 각도 없는 날(27B)을 사용해서 기판(51)을 절삭하여, 도 10c에 나타낸 바와 같이 밀봉 수지층(22)에 단붙임부용 홈(53)을 형성한다(홈 형성공정).
그리고 이 홈 형성공정이 종료한 후, 상기한 폭이 넓은 각도 없는 날(27B)의 폭(Z4)(이것은 단붙임부요홈(53)의 폭과 등가임)보다 폭이 좁은 치수(Z2)를 가진 각도 없는 날(27A)을 사용해서, 도 10d, 10e에 나타낸 바와 같이 단붙임부용 홈(53)의 형성위치를 절삭한다(절삭공정). 이에 따라 도 10f에 나타낸 바와 같이 기판(51)은 완전 절삭되어 개개의 반도체소자(21)가 형성되고, 단붙임부(25A)를 가진 반도체장치(20B)가 제조된다.
본 실시예의 제조방법에 의하면, 각도 없는 날(27A)과 폭이 넓은 각도 없는 날(27B)을 선택적으로 사용해서, 폭이 넓은 각도 없는 날(27B)로 단붙임부(25A)(단붙임부용 홈(53))를 형성함과 동시에, 폭이 좁은 각도 없는 날(27A)로 기판(51)을 완전 절단함으로써, 밀봉 수지층(22)의 외주부분에 단붙임부(25A)을 갖는 반도체장치(20B)를 용이하고도 확실하게 제조할 수가 있다.
또한 본 실시예에 관한 제조방법에서는 각도 없는 날(27A)이 밀봉 수지층(22)이 잔존하는 기판(51)을 절삭하게 된다. 그런데 홈 형성공정에서 실시되는 폭이 넓은 각도 없는 날(27B)에 의한 밀봉 수지층(22)의 절삭처리에 의해, 밀봉 수지층(22)은 얇게 되어 있다. 따라서 각도 없는 날(27A)에 의한 절삭처리시에, 밀봉 수지층(22)이 절삭처리에 미치는 영향이 적어지고, 따라서 용이하고도 확실하게 분리처리를 행할 수가 있다.
이어서, 도 11을 사용해서 본 발명의 제6 실시예인 반도체장치의 제조방법에 대해 설명한다. 본 실시예는 도 4를 사용해서 설명한 제4 실시예에 관한 반도체장치(20D)의 제조방법이다.
본 실시예에 관한 제조방법에서의 분리공정에서는, 우선 각도를 갖지 않은 제1 각도 없는 날(도시하지 않음)을 사용해서, 기판(51)의 절삭위치(52X, 52Y)가 직교하는 절삭 교점부(28) 및 그 근방부분에서의 밀봉 수지층(22)을 절삭하여, 십자형상의 4 귀퉁이 단붙임부용 홈(30)을 형성한다(홈 형성공정).
그리고 이 홈 형성공정이 종료한 후, 4 귀퉁이 단붙임부용 홈(30)의 폭보다 폭이 좁은 치수를 갖는 제2 각도 없는 날(도시하지 않음)을 사용해서, 이 4 귀퉁이 단붙임부용 홈(30)의 형성위치를 포함하여 절삭위치(52X, 52Y)를 적삭한다(절삭위치). 이에 따라 기판(51)을 완전 절단하여 개개의 반도 없는 날(27A)로 분리하고, 이에 따라 외주 4 귀퉁이 위치에 단붙임부(25B)를 갖는 반도체장치(20D)가 제조된다.
본 실시예에 관한 제조방법에서는, 제1 각도 없는 날을 사용해서 기판(51)의 절삭 교점부(28) 및 그 근방의 밀봉 수지층(22)을 절삭하여 십자형상의 4 귀퉁이 단붙임부용 홈(30)을 형성한 후, 제2 각도 없는 날을 사용해서 기판(51)을 완전 절단하여 개개의 도체소자(21)로 분리하기 때문에, 온도변화 등에 의해 발생하는 응력 집중이나 핸들링 등에서 파괴하기 위운 밀봉 수지층(22)의 외주 4 귀퉁이부분에 충격 및 응력의 집중을 회피할 수 있는 단붙임부(25B)를 용이하고도 확실하게 형성할 수가 있다.
또 제1 각도 없는 날은 밀봉 수지층(22)의 절삭 교점부(28) 및 그 근방에만 홈 형성가공을 행하는 것이며, 또한 그 홈 형성 깊이는 밀봉 수지층(22)의 두께보다 작기 때문에, 제1 각도 없는 날의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
도 12a는 도 1에 나타낸 제1 실시예에 관한 반도체장치(20A)의 변형례를 나타내고 있다. 도 12에 나타낸 제1 실시예에 관한 반도체장치(20E)는 반도체소자(21)의 배면측, 즉 돌기전극(23)이 형성되는 면과 반대측의 면에 절삭가공을 행함으로써, 반도체 소자(21)를 박형화하여(이하, 이 반도체소자(21)를 박형 반도체소자(21A)라 한다), 반도체장치(20E)의 저배화(低背化)를 꾀한 것이다. 이하, 이 반도체장치(20E)의 제조방법에 대해 설명한다.
반도체장치(20E)를 제조하기 위해서는, 도 12b에 나타낸 바와 같이 돌기전극(23) 및 밀봉 수지층(22)이 형성된 기판(51)을 준비한다. 이어서 도 12c에 나타낸 바와 같이, 기판(51)의 돌기전극(23)이 배설된 면측과 반대측의 면(배면)에 절삭처리를 행하여, 기판(51)을 박형화한다(배면 절삭공정).
이어서, 도 12d에 파선으로 나타낸 절단위치에서 박형화된 기판(51)을 절단하고(분리공정), 박형 반도체소자(21A)를 가진 반도체장치(20E)를 제조한다. 그리고 도 12 및 상기한 설명에서는, 모따기부(24A)를 형성하는 방법에 대해서는 생략하였지만, 상기한 바와 마찬가지 방법으로 형성된다.
상기한 제조방법에 의하면, 분리공정을 실시하기 전에 기판(51)의 배면을 전면적으로 절삭하는 배면 절삭공정을 실시함으로써, 제조되는 반도체장치(20E)의 박형화를 꾀할 수가 있다. 또 분리공정 전에 기판(51)의 배면을 절삭하고 있으므로, 밀봉 수지층(22)이 기판 보호의 역할을 수행한다. 이 때문에 기판(51)의 취급이 용이해져서, 근년에 요구되고 있는 반도체소자(21A)를 고집적화한 대형 기판 또는 반도체장치(20E)의 극 박형화에 유효하게 적용된다.
또 도 13은 고품질이고 생산효율이 좋은 기판(51)의 제조방법을 설명하기 위한 도면이다. 이 제조방법은 반도체소자(21)를 형성하기 전의 기판(51)의 제작에서 사용하는 것이다.
도 13a는 기판소재로부터 소정의 두께로 와이어 소에 의해 슬라이싱된 상태의 기판(51)을 나타내고 있다. 도 13a에 나타낸 바와 같이, 이 상태의 기판(51)의 상면(51a) 및 배면(51b)은 절삭 흔적이 존재하여 요철이 발생한 상태로 되어 있다.
이 기판(51)에는, 우선 그 한 쪽 면(본 실시예에서는 상면(51a))에 도 13b에 나타낸 바와 같이, 기준면출용 수지(31)가 형성된다. 이 기준면출용 수지(31)의 상면은 평탄면으로 할 수 있으며, 이 상면을 기준면(34)으로 하여 사용할 수가 있다.
이어서, 도 13c에 나타낸 바와 같이 기준면(34)을 기준으로 해서 배면(51b)에 절삭처리를 함으로써, 배면(51b)의 연삭처리를 행한다. 이 연삭처리에 의해 형성된 절삭면(33A)은 기준면(34)이 평탄면이기 때문에, 평탄한 면으로 마무리할 수가 있다. 따라서 이 연삭처리된 절삭면(33A)을 기준으로 하여 사용할 수가 있다.
따라서 절삭면(33A)을 기준면으로 해서 기준면 형성용 수지(31)의 제거처리 및 상면(51a)의 연삭처리를 행하고, 이에 따라 도 13d에 나타낸 바와 같이 상면(33B) 및 하면(33A)이 다 같이 높은 평면도를 가진 고품질이고 생산효율이 좋은 기판(51)이 형성된다.
이어서, 본 발명의 제1 내지 제4 실시예인 반송 트레이에 대해 설명한다.
도 14 내지 도 17은 제1 내지 제4 실시예인 반송 트레이(35A∼35D)를 나타내고 있다. 각 도면에 나타낸 반송 트레이(35A∼35D)는 상기한 반도체장치(20A∼D)가 장착되어, 이것을 반송하거나 시험하기 위해 사용되는 것이다. 이하, 각 실시예에 대해 설명한다.
그리고 도 14 내지 도 17에서, a는 반송 트레이(35A∼35D)를 분해한 상태를 나타내고 있으며, b는 반도체장치의 장착상태를 나타내고 있으며, c는 후술하는 트에이 본체(36A∼36D)를 평면시한 상태를 나타내고 있다.
도 14는 제1 실시예에 관한 반송 트레이(35A)를 나타내고 있다. 이 반송 트레이(35A)는 상기 제1 실시예에 관한 반도체장치(20A)에 대응하는 구성으로 되어 있다.
이 반송 트레이(35A)는 트레이 본체(36A)와 캡(27A)으로 구성되어 있다. 본 실시예에 관한 반송 트레이(35A)에서는, 트레이 본체(36A)의 내측부에, 장착된 반도체장치(20A)에 형성된 모따기부(24A)와 대응하는 형상의 트레이측 모따기부(38A)를 형성한 것을 특징으로 하고 있다.
또 도 15는 제2 실시예에 관한 반송 트레이(35B)를 나타내고 있다. 이 반송 트레이(35B)는 상기한 제2 실시예에 관한 반도체장치(20B)에 대응하는 구성으로 되어 있다.
이 반송 트레이(35B)는 트레이 본체(36B)의 내측부에, 반도체장치(20B)에 형성된 단붙임부(25A)와 대응하는 형상의 트레이측 단붙임부(40A)를 형성한 것을 특징으로 하고 있다.
또 도 16은 제3 실시예에 관한 반송 트레이(35C)를 나타내고 있다. 이 반송 트레이(35C)는 상기한 제3 실시예에 관한 반도체장치(20C)에 대응하는 구성으로 되어 있다.
이 반송 트레이(35C)는 트레이 본체(36C)의 내측 4 귀퉁이부에, 반도체장치(20C)의 외주 4 귀퉁이 위치에 형성된 모따기부(24B)와 대응하는 형상의 트레이측 단붙임부(38B)를 형성한 것을 특징으로 하고 있다.
또한 도 17은 제4 실시예에 관한 반송 트레이(35D)를 나타내고 있다. 이 반송 트레이(35D)는 상기한 제4 실시예에 관한 반도체장치(20D)에 대응하는 구성으로 돠어 있다.
이 반송 트레이(35D)는 트레이 본체(36D)의 내측 4 귀퉁이부에, 반도체장치(20D)의 외주 4 귀퉁이 위치에 형성된 단붙임부(25B)와 대응하는 형상의 트레이측 단붙임부(40B)를 형성한 것을 특징으로 하고 있다.
상기한 각 실시예에 관한 반송 트레이(35A∼35D)에 의하면, 반도체장치(20A∼20D)에 형성된 모따기부(24A, 24B) 및 단붙임부(25A, 25B)를 이용해서, 반송 트레이(35A∼35D)의 트레이 본체(36A∼36D)에 이것과 대응한 트레이측 모따기부(38A, 38B) 및 트레이측 단붙임부(40A, 40B)를 형성하였다. 이에 따라 트레이 본체(36A∼36D)에 대해 반도체장치(20A∼20D)의 안정된 탑재위치 결정이 가능해지고, 반송 트레이(35A∼35D) 내에서 반도체장치(20A∼20D)가 아이들링하는 것을 방지할 수가 있다. 또 반도체장치(20A∼20D)의 수평방향의 움직임이 억제되기 때문에, 돌기전극(23)이 반송 트레이(35A∼35D)와 접촉하는 것을 방지할 수가 있다.
또 특히 제1 및 제3 실시예에 관한 반송 트레이(35A, 35C)에서는, 경사면으로 된 트레이측 모따기부(38A, 38B)에서 반도체장치(20A, 20C)를 지지하는 구성으로 되어 있기 때문에, 다른 실시예의 구성과 달리, 트레이측 단붙임부(40A, 40B)와 반도체장치(20B, 20D)와의 오버행량(overhang quantity)을 고려할 필요가 없어서, 간단하고도 확실하게 반도체장치(20A, 20C)의 지지를 행할 수가 있다.
이어서 본 발명의 제6 및 제7 실시예인 반도체장치에 대해 설명한다.
도 18은 제6 실시예에 관한 반도체장치(20F)이며, 상기한 제1 실시예에 관한 반도체장치(20A)에서 그 배면(돌기전극(23)의 형성면과 반대측의 면)에 배면측 수지층(41)을 형성한 것을 특징으로 하는 것이다.
또 도 19는 제7 실시예에 관한 반도체장치(20G)이며, 상기한 제2 실시예에 관한 반도체장치(20A)에서 그 배면에 배면측 수지층(41)을 형성한 것을 특징으로 하는 것이다.
이 배면측 수지층(41)의 재질은 밀봉 수지층(22)의 재질과 같은 것이 선정되어 있으며, 구체적으로는 폴리이미드, 에폭시(PPS, PEK, PES 및 내열성 액정수지 등의 열가소성 수지) 등을 사용할 수가 있다. 또 이 배면측 수지층(41)은, 예를 들어 압축 성형법을 사용하여 반도체소자(21)의 배면 전면에 형성되어 있다.
이와 같이, 반도체소자(21)의 배면에 이것을 덮은 배면측 수지층(41)을 형성함으로써, 반도체소자(21)의 보호를 보다 확실하게 행할 수 있고, 또한 분리시에 반도체소자(21)의 배면 외주부분에 파손(결락)이 발생하는 것을 방지할 수가 있다.
이어서 본 발명의 제8 및 제9 실시예인 반도체장치에 대해 설명한다.
도 20은 제8 실시예인 반도체장치(20H)를 나타내고 있다. 본 실시예에 관한 반도체장치(20H)는 상기한 제6 실시예에 관한 반도체장치(20F)와 유사한 구성으로되어 있으나, 배면측 수지층(41) 및 반도체소자(21)의 외주부분에 배면측 모따기부(42)를 형성한 것을 특징으로 하는 것이다.
본 실시예에서는, 배면측 모따기부(42)를 배면측 수지층(41)과 반도체소자(21) 사이에 걸치게 하여 형성하고 있으나, 배면측 수지층(41)에만 혈성할 수도 있다. 또 배면측 모따기부(42)는 반드시 배면의 외주 전체에 형성할 필요는 없고, 외주 4 귀퉁이 위치에 형성하는 구성으로 하여도 좋다. 그리고 본 실시예에서는 배면측 모따기부(42)를 평면구조로 하고 있으나, 곡면 등을 가진 구성으로 하여도 좋다.
도 21은 제9 실시예인 반도체장치(20I)를 나타내고 있다. 본 실시예에 관한 반도체장치(20I)는 상기한 제7 실시예에 관한 반도체장치(20G)와 유사한 구성으로되어 있으나, 배면측 수지층(41)의 외주부분에 배면측 단붙임부(43)를 형성한 것을 특징으로 하는 것이다.
본 실시예에서는, 배면측 단붙임부(43)를 배면측 전체에 형성하고 있으나, 배면측 단붙임부(43)는 반드시 배면의 외주 전체에 형성할 필요는 없고, 외주 4 귀퉁이 위치에 형성하는 구성으로 하여도 좋다. 그리고 본 실시예에서는 배면측 단붙임부(43)를 직사각형으로 한 구조로 하고 있으나, 곡면을 가진 구조이어도 좋고, 또 복수의 단부를 형성한 구성으로 하여도 좋다.
상기한 제8 및 제9 실시예에 관한 반도체장치(20H, 20G)에 의하면, 반도체소자(21)의 배면에 형성된 배면측 수지층(41), 반도체소자(21)의 외주부분 또는 외주 4 귀퉁이 위치에 배면측 모따기부(42) 또는 배면측 단붙임부(43)를 형성함으로써, 반도체소자(21)와 배면측 수지층(41)과의 경계부에서의 복합 구성에 대해, 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
이어서 본 발명의 제10 및 제11 실시예인 반도체장치에 대해 설명한다.
도 22는 제10 실시예인 반도체장치(20J)를 나타내고 있다. 본 실시예에 관한 반도체장치(20J)는 상기한 제1 실시예에 관한 반도체장치(20A)와 유사한 구성으로되어 있으나, 도 22c에 나타내 바와 같이, 반도체소자(21)의 배면 외주부분에 배면측 모따기부(42)를 형성한 것을 특징으로 하는 것이다.
도 23은 제11 실시예인 반도체장치(20K)를 나타내고 있다. 본 실시예에 관한 반도체장치(20K)는 상기한 제2 실시예에 관한 반도체장치(20B)와 유사한 구성으로되어 있으나, 배면측 수지층(41)의 외주부분에 배면측 단붙임부(43)를 형성한 것을 특징으로 하는 것이다.
상기한 각 실시예에서는, 배면측 모따기부(42)를 반도체소자(21)의 배면 외주부분에 형성하고 있으나, 반드시 배면의 외주 전체에 형성할 필요는 없고, 외주 4 귀퉁이 위치에 형성하는 구성으로 하여도 좋다. 그리고 상기한 각 실시예에서는 배면측 모따기부(42)를 평면구조로 하고 있으나, 곡면 등을 가진 구조이어도 좋다.
상기한 각 실시예에 관한 반도체장치(20J, 20K)에 의하면, 반도체소자(21)의 배면 외주부분 또는 외주 4 귀퉁이 위치에 배면측 모따기부(42)를 형성함으로써, 각을 가진 형상으로는 부서지기 쉬운 반도체소자(21)와 외주위치 및 외주 4 귀퉁이 위치에 배면 모따기부(42)가 형성되기 때문에, 이 위치에서의 파손 방지를 꾀할 수가 있다.
또한 상기 제 17 내지 제11 실시예에 관한 반도체장치(20H∼20K)에서, 배면측 모따기부(42) 및 배면측 단붙임부(43)의 형성방법은 앞서 도 5 내지 도 11을 사용해서 설명한 제1 내지 제6 실시예에 관한 제조방법을 사용해서 형성할 수가 있다.
다음에 본 발명의 제12 내지 제16 실시예인 반도체장치에 대해 설명한다.
도 24는 제12 실시예에 관한 반도체장치(20L)를 나타내고 있다. 본 실시예에 관한 반도체장치(20L)는 도 40을 사용해서 설명한 종래 기술에 관한 반도체장치(10A)와 유사한 구성으로 되어 있다. 그런데 본 실시예에 관한 반도체장치(20L)는 반도체소자(21)의 외주 4 귀퉁이부에 모서리 모따기부(44)를 형성한 것을 특징으로 하는 것이다. 이 모서리 모따기부(44)는 반도체소자(21)의 돌기전극이 형성되어 있는 면에 대해 직교하는 방향(즉 도면에서 상함방향)으로 연재하도록 구성되어 있다.
도 25는 제13 실시예에 관한 반도체장치(20M)를 나타내고 있다. 본 실시예에 관한 반도체장치(20M)는 상기한 제1 실시예에 관한 반도체장치(20A)(도 1 참조)와 유사한 구성으로 되어 있으나, 반도체소자(21)의 외주 4 귀퉁이부에 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부(44)를 형성한 구성으로 되어 있다.
도 26은 제14 실시예에 관한 반도체장치(20N)를 나타내고 있다. 본 실시예에 관한 반도체장치(20N)는 상기한 제2 실시예에 관한 반도체장치(20B)(도 2 참조)와 유사한 구성으로 되어 있으나, 반도체소자(21)의 외주 4 귀퉁이부에 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부(44)를 형성한 구성으로 되어 있다.
도 27a는 제15 실시예에 관한 반도체장치(20P)를 나타내고 있다. 본 실시예에 관한 반도체장치(20P)는 상기한 제8 실시예에 관한 반도체장치(20H)(도 20 참조)와 유사한 구성으로 되어 있으나, 반도체소자(21)의 외주 4 귀퉁이부에 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부(44)를 형성한 구성으로 되어 있다.
도 27b는 제16 실시예에 관한 반도체장치(20Q)를 나타내고 있다. 본 실시예에 관한 반도체장치(20Q)는 상기한 제10 실시예에 관한 반도체장치(20J)(도 22 참조)와 유사한 구성으로 되어 있으나, 반도체소자(21)의 외주 4 귀퉁이부에 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부(44)를 형성한 구성으로 되어 있다.
도 28은 제17 실시예에 관한 반도체장치(20R)를 나타내고 있다. 본 실시예에 관한 반도체장치(20R)는 상기한 제9 실시예에 관한 반도체장치(20I)(도 21 참조)와 유사한 구성으로 되어 있으나, 반도체소자(21)의 외주 4 귀퉁이부에 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부(44)를 형성한 구성으로 되어 있다.
도 29는 제18 실시예에 관한 반도체장치(20S)를 나타내고 있다. 본 실시예에 관한 반도체장치(20S)는 상기한 제11 실시예에 관한 반도체장치(20K)(도 23 참조)와 유사한 구성으로 되어 있으나, 반도체소자(21)의 외주 4 귀퉁이부에 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 연재하는 모서리 모따기부(44)를 형성한 구성으로 되어 있다.
상기한 제12 내지 제16 실시예에 관한 반도체장치(20L∼20S)에 의하면, 밀봉 수지층(22), 배면측 수지층(41) 및 반도체소자(21)의 외주 4 귀퉁이부에, 반도체소자(21)의 돌기전극 형성면에 대해 직교하는 방향으로 연재하는 모서리 모따기부(44)가 형성되어 있기 때문에, 각을 가진 형상으로는 부서지기 쉬운 외주 4 귀퉁이부의 파손 방지를 꾀할 수가 있다. 또 모서리 모따기부(44)를 모따기부(24A, 24B), 단붙임부(25A, 25B), 배면측 모따기부(42) 및 배면측 단붙임부(43)와 조합하여 설치함으로써, 반도체장치(20M∼20S)의 신뢰성을 더욱 향상시킬 수가 있다.
또한 상기한 제12 내지 제16 실시예에서는, 모서리 모따기부(44)를 평면구조로 한 예를 나타내었으나, 모서리 모따기부(44)는 반드시 평면구조일 필요는 없고, 예를 들어 곡면을 가진 구조로 하거나, 또 단붙임구조로 할 수도 있다.
이어서, 본 발명의 제9 실시예인 반도체장치의 제조방법에 대해 설명한다.
본 실시예에 관한 제조방법은 앞서 도 24 내지 도 29를 사용해서 설명한 제12 내지 제16 실시예에 관한 반도체장치(20L∼20S)에 설치된 모서리 모따기부(44)를 형성하는 방법에 특징을 갖는다. 이하, 도 30 내지 도 33을 사용해서, 분리공정에서 반도체소자(21) 등의 외주 4 귀퉁이부에 모서리 모따기부(44)를 형성하는 방법에 대해 설명한다.
본 실시예에 관한 제조방법에서의 분리공정은 도 30에 나타낸 바와 같이, 우선 미리 돌기전극(23) 및 밀봉 수지층(22)이 형성된 기판(51)을 세트 필름(45)(고정부재)에 접착하여 고정한다(기판 고정공정).
이어서 세트 필름(45)에 고정된 기판(51)을 개개의 반도체소자(21)에 대응하는 형상으로 분리하는 절삭처리가 실시된다. 도 31에 나타낸 바와 같이, 기판(51)은 도면의 화살표 X방향으로 연재하는 절단선(46X)과, 화살표 Y방향으로 연재하는 절단선(46Y)을 따라 슬라이싱된다.
이 절삭처리에서는, 우선 기판(51)을 절단선(46X)을 따라 복수 회 평행으로 절삭처리를 행한다(제1 절삭공정). 이 제1 절삭공정에서는, 세트 필름(45)을 남기고 밀봉 수지층(22)을 포함하여 기판(51)만을 절삭한다. 따라서 제1 절삭공정이 종료한 상태에서는, 기판(51)은 세트 필름(45)에 접착되고, 절삭처리 개시 전의 상태를 유지하고 있다.
상기한 제1 절삭공정이 종료하면, 이어서 기판(51)을 절단선(46X)에 직교하는 절단선(46Y)을 따라 복수 회 평행으로 절삭처리를 행한다(제2 절삭공정). 이 제2 절삭공정에서는, 기판(51), 밀봉 수지층(22)과 함께 세트 필름(45)도 합쳐서 절삭하여 절단한다.
이에 따라 도 32에 나타낸 좁고 긴 형상으로 된 좁고 긴 형상의 기판(47)이 형성된다. 이 좁고 긴 형상의 기판(47)은 복수 개(도 32에서는 5개)의 반도체소자(21)가 접착된 상태가 되어 있으며, 또 개개의 반도체소자(21)의 측면(도면에서 좌우측 면)은 외부에 노출한 상태로 되어 있다.
상기와 같이 좁고 긴 기판(47)이 형성되면, 이어서 도 33에 나타낸 모서리 모따기부 형성공정이 좁고 긴 형상의 기판(47)에 대해 실시된다. 이 모서리 모따기부 형성공정에서는, 우선 도 33a에 나타낸 바와 같이, 각도를 가진 각도 있는 날(26)을 상기한 제1 절삭공정에서 절삭된 절삭위치의 측면(제2 절삭공정에서 슬라이싱된 측면)과 대향하도록 위치 결정한다.
이어서, 이 각도 있는 날(26)을 사용해서 도 33b에 나타낸 바와 같이, 상기한 제1 절삭공정에서 절삭된 절삭위치의 측면으로부터 밀봉 수지층(22) 및 기판(51)을 절삭한다. 이에 따라 도 33c에 나타낸 바와 같이, 반도체소자(21) 및 밀봉 수지층(22)의 외주 4 귀퉁이부에 모서리 모따기부(44)가 형성된 반도체장치가 제조된다. 그 후에 세트 필름(45)을 제거함으로써, 개개의 반도체장치로 분리된다.
상기한 제조방법을 사용해서 모서리 모따기부(44)를 형성함으로써, 내 사용환경의 응력 집중이나 핸들링 등에 의해 파손이 발생하기 쉬운 외주 4 귀퉁이부에, 충격 및 응력의 집중을 회피할 수 있는 모서리 모따기부(44)를 용이하고도 확실하게 형성할 수가 있다. 또 각도 있는 날(26)은 제1 절삭공정에서 절삭된 절삭위치 근방에만 홈 형성가공을 행하기 때문에, 그 홈 형성 깊이는 얕다. 이 때문에 각도 있는 날(26)의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
이어서, 본 발명의 제19 실시예인 반도체장치에 대해 설명한다.
도 34는 제19 실시예인 반도체장치(20T)를 나타내고 있다. 본 실시예에 관한 반도체장치(20T)는 반도체소자(21)의 밀봉 수지층(22)이 형성되는 상면 외주부분에 소자측 모따기부(48)가 형성된 구성으로 되어 있다. 또 밀봉 수지층(22)은 이 소자측 모따기부(48)를 포함하여 반도체소자(21)의 돌기전극이 형성되어 있는 면을 덮어서 형성된다.
본 실시예에 관한 반도체장치(20T)는 상기와 같이 반도체소자(21)에 소자측 모따기부(48)를 형성하고, 밀봉 수지층(22)이 이 소자측 모따기부(48)를 포함하여 반도체소자(21)상에 형성되는 구성으로 하기 때문에, 수지 밀봉층(22)과 반도체소자(21)와의 밀착 면적을 증대시킬 수가 있다. 이 때문에 수지 밀봉층(22)과 반도체소자(21)와의 접합력은 증대하고, 수지 밀봉층(22)이 반도체소자(21)로부터 박리하는 것을 방지할 수 있어서, 반도체장치(20T)의 신뢰성을 향상시킬 수가 있다.
도 35는 본 발명의 제10 실시예인 반도체장치의 제조방법을 나타내고 있다. 도 35에 나타낸 제조방법은 도 34에 나타낸 제19 실시예에 관한 반도체장치(20T)의 제조방법이다.
본 실시예에 관한 제조방법에서의 분리공정은 우선 도 35a∼c에 나타낸 바와 같이, 각도를 가진 각도 있는 날(26)을 사용해서 기판(51)의 상면을 절삭하여 소자측 모따기부용 홈(49)을 형성한다(홈 형성공정). 이어서 이 소자측 모따기부용 홈(49)이 형성된 기판(51)의 상면에 소자측 모따기부용 홈(49)을 포함하여 밀봉 수지층(22)을 형성한다(수지층 형성공정). 이에 따라 도 35d에 나타낸 바와 같이, 소자측 모따기부용 홈(49)의 내부에도 밀봉 수지층(22)이 충전된 구성이 된다.
이 수지층 형성공정이 종료하면, 도 35e, 35f에 나타낸 바와 같이 소자측 모따기부용 홈(49)보다 폭이 좁은 치수를 갖는 각도 없는 날(27A)을 사용해서, 소자측 모따기부용 홈(49)의 거의 중앙위치에서 밀봉 수지층(22) 및 기판(51)을 절삭한다. 이에 따라 밀봉 수지층(22) 및 기판(51)은 완전 절단되어, 도 35g에 나타낸 바와 같이 소자측 모따기부(48)에 밀봉 수지층(22)이 충전된 구성의 반도체장치(20T)가 제조된다.
상기한 제조방법에 의하면, 수지층 형성공정을 실시하기 전에 소자측 모따기부용 홈(49)이 형성되기 때문에, 소자측 모따기부(48)에 밀봉 수지층(22)이 형성된 반도체장치를 용이하게 형성할 수가 있다. 또 각도 있는 날(26)에 의해 소자측 모따기부용 홈(49)을 형성할 때에 그 홈 형성 깊이가 얕기 때문에, 각도 있는 날(26)의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
이어서, 본 발명의 제20 실시예인 반도체장치에 대해 설명한다.
도 36은 제20 실시예인 반도체장치(20U)를 나타내고 있다. 본 실시예에 관한 반도체장치(20U)는 도 34를 사용해서 설명한 제19 실시예인 반도체장치(20T)에 대해, 반도체소자(21)의 배면 외주부분에 소자측 모따기부(54)를 형성함과 동시에, 이 배면에 소자측 모따기부(54)를 포함하여 배면측 수지층(41)을 형성한 것을 특징으로 하는 것이다.
본 실시예의 구성에 따른 반도체장치(20U)에 의하면, 제19 실시예인 반도체장치(20T)로 실현할 수 있는 효과에 더하여, 배면측 수지층(41)과 반도체소자(21)와의 밀착 면적을 증대할 수 있기 때문에, 배면측 수지층(41)이 반도체소자(21)로부터 박리하는 것을 방지할 수 있어서, 반도체장치(20U)의 신뢰성을 더욱 향상시킬 수가 있다.
도 37은 본 발명의 제11 실시예인 반도체장치의 제조방법을 나타내고 있다. 도 37에 나타낸 제조방법은 도 36에 나타낸 제20 실시예에 관한 반도체장치(20U)의 제조방법이다.
본 실시예에 관한 제조방법에서의 분리공정에서는, 우선 도 37a, 37b에 나타낸 바와 같이 각도를 가진 각도 있는 날(26)을 사용해서 기판(51)의 상면을 절삭하여 소자측 모따기부용 홈(49)을 형성한다. 이어서 각도 있는 날(26)을 사용해서 기판(51)의 배면을 절삭하여 소자측 모따기부용 홈(49)을 형성한다(홈 형성공정). 따라서 이 홈 형성공정을 실시함으로써, 도 37c에 나타낸 바와 같이 기판(51)에는 대향하는 한쌍의 소자측 모따기부용 홈(49)이 형성된 상태로 된다.
이어서, 이 한쌍의 소자측 모따기부용 홈(49)이 형성된 기판(51)의 상면 및 배면에, 소자측 모따기부용 홈(49)을 포함하여 밀봉 수지층(22) 및 배면측 수지층(41)을 형성한다(수지층 형성공정). 이에 따라 도 37d에 나타낸 바와 같이, 각 소자측 모따기부용 홈(49)의 내부에도 밀봉 수지층(22) 및 배면측 수지층(41)이 충전된 구성이 된다.
이 수지층 형성공정이 종료하면, 도 37e, 37f에 나타낸 바와 같이 각 소자측 모따기부용 홈(49)보다 폭이 좁은 치수를 갖는 각도 없는 날(27A)을 사용해서, 각 소자측 모따기부용 홈(49)의 거의 중앙위치에서 밀봉 수지층(22) 및 기판(51)을 절삭한다. 이에 따라 밀봉 수지층(22), 배면측 수지층(41) 및 기판(51)은 완전히 절단되고, 도 37g에 나타낸 바와 같이 상면측의 소자측 모따기부(48)에 밀봉 수지층(22)이, 또 배면측 모따기부(54)에 배면측 수지층(41)이 충전된 구성의 반도체장치(20U)가 제조된다.
상기한 제조방법에 의해서도, 도 35를 사용해서 설명한 제10 실시예에 관한 제조방법과 마찬가지로 소자측 모따기부(48), 배면측 모따기부(54)에 밀봉 수지층(22), 배면측 수지층(41)이 형성된 반도체장치를 용하게 형성할 수가 있다. 또 각도 있는 날(26)에 의해 소자측 모따기부용 홈(49)을 형성할 때, 그 홈 형성 깊이가 얕기 때문에 각도 있는 날(26)의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
또한 상기한 제19 및 제 20 실시예에 관한 반도체장치(20T, 20U)에서는, 소자측 모따기부(48) 및 소자측 배면측 모따기부(54)를 평면구조로 한 예를 나타내었으나, 소자측 모따기부(48) 및 소자측 배면측 모따기부(54)는 반드시 평면구조일 필요는 없고, 예를 들어 곡면을 가진 구조로 하거나, 또 단붙임구조로 할 수도 있다. 즉 밀봉 수지층(22) 및 배면측 수지층(41)에 대해 앵커효과(anchor effect)를 가지게 할 수 있는 형상이면, 다른 구조로 할 수도 있다.
이어서 본 발명의 제21 실시예인 반도체장치에 설명한다.
도 38은 제21 실시예인 반도체장치(20V)를 나타내고 있다. 본 실시예에 관한 반도체장치(20V)는 그 돌기전극이 형성되어 있는 면의 외주부분에, 밀봉 수지층(22)으로부터 반도체소자(21)에 이르는 모따기부(24A)를 형성함과 동시에, 밀봉 수지층(22)에 돌기전극이 형성되어 있는 면에 대해 직각방향(도면에서 상하방향)으로 연재하는 스트레이트부(55)를 형성한 것을 특징으로 하는 것이다.
이와 같이, 밀봉 수지층(22)에 상기 구성으로 된 스트레이트부(55)를 형성함으로써, 반송시에 실시되는 핸들링시의 핸들러의 장착을 용이하고도 확실하게 행할 수 있어서, 핸들링시의 취급을 용이화할 수가 있다.
또한 본 실시예에서는 밀봉 수지층(22)으로부터 반도체소자(21)에 이르는 모따기부(24A)가 형성되어 있기 때문에, 밀봉 수지층(22)과 반도체소자(21)와의 경계부에서의 복합 구성에 대해, 그 외주의 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수가 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있다. 또 본 실시예에서는 모따기부(24A)가 밀봉 수지층(22)과 반도체소자(21)를 걸쳐서 형성된 구성되어 있으나, 밀봉 수지층(22)에만 형성하는 구성으로 하여도 좋다.
도 39는 본 발명의 제12 실시예인 반도체장치의 제조방법을 나타내고 있다. 도 39에 나타낸 제조방법은 도 38에 나타낸 제21 실시예에 관한 반도체장치(20V)의 제조방법이다.
본 실시예에 관한 제조방법에서의 분리공정에서는, 도 39a, 39b에 나타낸 바와 같이 우선 선단부에 각도를 가짐과 동시에 측부에 측면 수립부(57)를 가진 각도 있는 날(26)을 사용해서, 모따기부용 홈(56)을 형성한다(홈 형성공정).
이 때, 각도 있는 날(26)의 측면 수립부(57)가 밀봉 수지층(22)에 이르기까지 기판(51)을 절삭한다. 이에 따라 모따기부용 홈(56)의 양측부분은 스트레이트부(55)가 형성된다.
상기한 홈 형성공정이 종료하면, 이어서 상기한 (1)식의 조건을 만족하는 모따기부용 홈(56)의 폭보다 폭이 좁은 치수를 가진 각도 없는 날(27A)을 사용해서, 도 39c에 나타낸 바와 같이 모따기부용 홈(56)의 거의 중앙위치에서 기판(51)을 절삭한다. 이에 따라 도 39에 나타낸 바와 같이, 밀봉 수지층(22)에 스트레이트부(55)를 가진 반도체장치(20V)가 제조된다.
상기한 제조방법에 의하면, 홈 형성공정에서 각도 있는 날(26)의 측면 수립부(57)가 밀봉 수지층(22)에 이르기까지 기판(51)을 절삭하여, 밀봉 수지층(22)으로부터 기판(51)에 이르는 모따기부용 홈(56)을 형성함으로써, 밀봉 수지층(22)의 두께가 커졌을 경우에도 각 있는 날(26)의 수명연장 확보 및 절삭시간의 단축을 꾀할 수가 있다.
이하, 그 이유에 대해서 설명한다. 지금 측면 수립부(57)를 갖지 않은(즉 절삭부위가 모두 각도를 가지고 있는 구성)의 각도 있는 날(이하, 이것을 전체 각도 있는 날이라 한다)을 상정하고, 이 전체 각도 있는 날을 사용해서 두꺼운 밀봉 수지층(22)이 형성된 반도체소자(21)에 대해 모따기부용 홈(56)을 형성하고자 하는 경우를 상정한다.
이 경우에는, 전체 각도 있는 날의 선단이 가판에 이르기까지에 밀봉 수지층(22)에 큰 절삭처리가 필요해져서, 필연적으로 전체 각도 있는 날로서 날 폭 치수가 큰 것이 필요해진다. 그런데 이와 같은 날 폭이 두꺼운 전체 각도 있는 날의 가공이 어려워서, 날 폭이 얇은 것과 비교하면, ① 코스트가 높아진다. ② 날이 특수가공이 되어 반도체장치의 제조 안정성이 결핍되는 등의 문제점이 생긴다.
한편, 모따기부(24A)에 응력 집중 회피 등의 기능을 실현시키기 위해서는, 반드시 모따기부(24A)는 그 전체에 걸쳐서 경사를 갖는 완전한 면취 구조로 할 필요는 없고, 밀봉 수지층(22)과 반도체소자(21)와의 경계부분 근방에만 완전한 면취 구조로 하면 된다. 따라서 본 발명에서는, 상기와 같이 각도 있는 날(26)에 측면 수립부(57)를 형성하고, 이 측면 수립부(57)가 밀봉 수지층(22)을 절삭하는 구성으로 하였다.
이 구성에서는, 밀봉 수지층(22)과 반도체소자(21)와의 경계부분 근방에는 모따기부(24A)가 형성되기 때문에, 밀봉 수지층(22)과 반도체소자(21)와의 경계부분의 강도 향상을 꾀할 수가 있다. 또 각도 있는 날(26)의 날 폭을 두껍게 할 필요가 없어지기 때문에, 각도 있는 날(26)의 코스트 저감을 꾀할 수가 있다.
또 각도 있는 날(26)의 제조시에는 특수가공이 불필요하기 때문에, 반도체장치(20V)의 제조 안정성을 향상시킬 수가 있으며, 또한 절삭 에너지의 저하를 기할 수 있기 때문에, 절삭력의 저감 및 절삭속도의 향상을 꾀할 수가 있다.
상술한 바와 같이 본 발명에 의하면, 다음에 설명하는 여러 가지 효과를 실현할 수가 있다.
청구항 1 및 청구항 2 기재의 발명에 의하면, 반도체소자와 밀봉 수지층과의 경계부에서의 복합 구성에 대해, 그 외주의 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
또 청구항 3 및 청구항 4 기재의 발명에 의하면, 반도체소자와 밀봉 수지층과의 경계부에서의 복합 구성에 대해, 특히 충격 및 응력의 집중에 약한 외주 4 귀퉁이 위치에 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
또 청구항 5 및 청구항 6 기재의 발명에 의하면, 밀봉 수지층 및 반도체소자의 외주부분에 모따기부를 갖는 반도체장치를 용이하고도 확실하게 제조할 수가 있다.
또 청구항 7 기재의 발명에 의하면, 반도체장치의 구조상, 온도변화 등에 의해 발생하는 응력 집중이나 핸들링에 의한 파괴로 인해 가장 약하게 되는 외주 4 귀퉁이 위치에, 충격 및 응력의 집중을 회피할 수 있는 모따기부를 용이하고도 확실하게 형성할 수가 있다.
또 각도 있는 날은 반도체장치의 4 귀퉁이부분에 해당하는 절삭 교점부에 어느 정도의 길이의 4 귀퉁이 모따기부용 홈을 형성하기 때문에, 마모하기 쉬운 각도 있는 날의 수명을 늘일 수 있고, 또 절삭량이 적기 때문에 처리시간을 단축시킬 수가 있다.
또한 각도 없는 날에 의해 행하여지는 기판의 절단처리는 잔존한 밀봉 수지층이 적은 상태 또는 전혀 존재하지 않은 상태에서 실시되기 때문에, 곤란하였던 밀봉 수지층과 반도체소자와의 경계부의 절단을 용이하게 할 수 있어서, 반도체소자 및 밀봉수지에 대한 손상을 경감할 수가 있다.
또 청구항 8 기재의 발명에 의하면, 청구항 7의 효과에 더하여 각도 있는 날을 사용할 때에는 이미 각도 없는 날에 의해 절삭 교점부는 절삭된 상태(직선형의 절삭상태)이기 때문에, 마모하기 쉬운 각도 있는 날의 선단 및 마모에 의한 날의 각도변화의 수명을 더욱 늘일 수가 있다.
또 청구항 9 기재의 발명에 의하면, 밀봉 수지층의 외주부분에 단붙임부를 갖는 반도체장치를 용이하고도 확실하게 제조할 수가 있다.
또 청구항 10 기재의 발명에 의하면, 온도변화 등에 의해 발생하는 응력 집중이나 핸들링 등에서 파괴하기 쉬운 밀봉 수지층의 외주 4 귀퉁이 부분에 충격 및 응력의 집중을 회피할 수 있는 단붙임부를 용이하고도 확실하게 형성할 수가 있다.
또 제1 각도 없는 날은 밀봉 수지층의 절삭 교점부 및 그 근방에만 홈 형성가공을 행하는 것이며, 또한 그 홈 형성 깊이는 밀봉 수지층의 두께보다도 작기 때문에, 제1 각도 없는 날의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
또 청구항 11 기재의 발명에 의하면, 분리공정을 실시하기 전에, 기판의 배면을 전면적으로 절삭하는 배면 절삭공정을 실시함으로써, 제조되는 반도체장치의 박형화를 꾀할 수가 있다. 또 분리공정 전에 기판 배면을 절삭하고 있으므로, 밀봉 수지층이 기판 보호의 역할을 수행하여 기판의 취급이 용이해지며, 근년에 요구되고 있는 반도체소자를 고접적화한 대형 기판 또는 반도체장치의 극 박형화에 유효하게 적용된다.
또 청구항 12 내지 15 기재의 발명에 의하면, 반도체장치의 안정된 탑재위치 결정이 가능해지고, 또 반도체장치의 수평방향의 움직임이 억제되어 반도체장치의 돌기전극이 반송 트레이와 접촉하는 것을 회피할 수가 있다.
또 청구항 16 기재의 발명에 의하면, 반도체소자의 보호를 보다 확실하게 행할 수 있고, 또 분리시에 반도체소자의 배면 외주부분에 파손(결락 등)이 발생하는 것을 방지할 수가 있다.
또 청구항 17 및 청구항 18 기재의 발명에 의하면, 반도체소자와 배면측 수지층의 경계부에서의 복합 구성에 대해, 그 외주 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수 있음과 동시에, 반송시의 핸들링 등의 취급을 용이화할 수가 있다.
또 청구항 19 기재의 발명에 의하면, 각을 가진 형상에서는 부서지기 쉬운 반도체소자의 외주위치 및 외주 4 귀퉁이 위치에 배면 모따기부가 형성되기 때문에, 이 위치에서의 파손 방지를 꾀할 수가 있다.
또 청구항 20 내지 청구항 22 기재의 발명에 의하면, 각을 가진 형상에서는 부서지기 쉬운 외주 4 귀퉁이부의 파손 방지를 꾀할 수가 있다.
또 청구항 23 기재의 발명에 의하면, 내 사용환경의 응력 집중이나 핸들링 등에 의해 파손이 발생하기 쉬운 외주 4 귀퉁이부에, 충격 및 응력의 집중을 회피할 수 있는 모서리 모따기부를 용이하고도 확실하게 형성할 수가 있다.
또 각도 있는 날은 제1 절삭공정에서 절삭된 절삭위치 근방에만 홈 형성가공을 행하는 것이며, 또한 그 홈 형성 깊이가 얕기 때문에, 각도 있는 날의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
또 청구항 24 기재의 발명에 의하면, 수지 밀봉층과 반도체소자와의 밀착 면적이 증대하기 때문에, 수지 밀봉층이 반도체소자로부터 박리하는 것을 방지할 수 있어서, 반도체장치의 신뢰성을 향상시킬 수가 있다.
또 청구항 25 기재의 발명에 의하면, 수지 밀봉층 및 배면측 수지층이 반도체소자로부터 박리하는 것을 방지할 수 있어서, 반도체장치의 신뢰성을 향상시킬 수가 있다.
또 청구항 26 기재의 발명에 의하면, 수지층 형성공정을 실시하기 전에 소자측 모따기부용 홈을 형성해 둠으로써, 소자측 모따기부 및 소자측 배면 모따기부에 밀봉 수지층, 배면측 밀봉 수지층이 형성된 반도체장치를 용이하게 형성할 수가 있다.
또 각도 있는 날에 의한 소자측 모따기부용 홈의 형성에 있어서, 그 홈 형성 깊이가 얕기 때문에, 각도 있는 날의 수명을 늘일 수 있고, 아울러 처리시간의 단축을 꾀할 수가 있다.
또 청구항 27 기재의 발명에 의하면, 밀봉 수지층과 반도체소자와의 경계부에서의 복합 구성에 대해, 그 외주의 전체에 걸쳐서 충격 및 응력의 집중을 회피할 수 있어서, 사용환경에 관계없이 높은 신뢰성을 유지할 수가 있다. 또 밀봉 수지층에 스트레이트부를 형성함으로써, 반송시에 실시되는 핸들링시의 핸들러의 장착을 용이하고도 확실하게 형성할 수가 있고, 핸들링시의 취급을 용이화할 수가 있다.
또 청구항 28 기재의 발명에 의하면, 밀봉 수지층 및 기판에 모따기부용 홈을 형성함으로써, 수지 밀봉층의 두께가 커졌을 경우에도 각도 있는 날의 수명연장 확보 및 절삭시간의 단축을 꾀할 수가 있다.
또 청구항 29 기재의 발명에 의하면, 양면이 다 같이 고 정밀도를 가진 반도체기판을 용이하고 생산성이 좋게 제조할 수가 있다.

Claims (29)

  1. 돌기전극이 형성되어 있는 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 밀봉 수지층 및 상기 반도체소자 중, 적어도 상기 밀봉 수지층의 외주부분에 모따기부(chamfer surface)를 형성한 것을 특징으로 하는 반도체장치.
  2. 돌기전극이 형성된 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 밀봉 수지층 외주부분에 단차부(stepped structure)를 형성한 것을 특징으로 하는 반도체장치.
  3. 돌기전극이 형성된 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 밀봉 수지층 및 상기 반도체소자 중, 적어도 상기 밀봉 수지층의 외주 4 귀퉁이 위치에 모따기부를 형성한 것을 특징으로 하는 반도체장치.
  4. 돌기전극이 형성된 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 밀봉 수지층의 외주 4 귀퉁이 위치에 단차부를 형성한 것을 특징으로 하는 반도체장치.
  5. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    각도를 가진 각도 있는 날을 사용해서 상기 기판을 절삭하여 상기 밀봉 수지층 및 상기 기판 중, 적어도 상기 밀봉 수지층에 모따기부용 홈을 형성하는 홈 형성공정과,
    상기 홈 형성공정 종료 후, 상기 모따기부용 험의 폭보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 모따기부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    각도를 갖지 않은 각도 없는 날을 사용해서, 상기 기판의 소정 절단위치를 상기 밀봉 수지층과 함께 절삭함으로써 상기 기판을 완전 절단하여 개개의 반도체소자로 분리하는 절삭공정과,
    상기 절삭공정 종료 후, 각도를 가진 각도 있는 날을 상기 절단위치에 삽입하여, 분리된 상기 밀봉 수지층 및 상기 반도체소자의 외주부분에 모따기부를 형성하는 모따기부 형성공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    각도를 가진 각도 있는 날을 사용해서, 상기 기판의 소정 절삭위치가 직교하는 절삭 교점부 및 그 근방에서의 상기 밀봉 수지층 및 상기 기판 중 적어도 상기 밀봉 수지층을 절삭하여, 십자형상의 4 귀퉁이 모따기부용 홈을 형성하는 홈 형성공정과,
    상기 홈 형성공정 종료 후, 상기 4 귀퉁이 모따기부용 홈의 폭보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 4 귀퉁이 모따기부용 홈의 형성위치를 포함하여 상기 소정 절삭위치를 절삭함으로써 상기 기판을 완전 절단하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    각도를 갖지 않은 각도 없는 날을 사용해서, 상기 기판의 소정 절삭위치를 상기 밀봉 수지층과 함께 절삭함으로써 상기 기판을 완전 절단하여 개개의 반도체소자로 분리하는 절삭공정과,
    상기 절삭공정 종료 후, 각도를 가진 각도 있는 날을 상기 절삭위치가 직교하는 절삭 교점부에 삽입하여, 분리된 상기 밀봉 수지층 및 상기 반도체소자 중 적어도 상기 밀봉 수지층의 상기 절삭 교점부 및 그 근방에 모따기부를 형성하는 모따기부 형성공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    각도를 갖지 않은 제1 각도 없는 날을 사용해서, 상기 기판을 절삭하여 상기 밀봉 수지층에 단차부용 홈을 형성하는 홈 형성공정과,
    상기 홈 형성공정 종료 후, 상기 단차부용 홈의 폭보다 폭이 좁은 치수를 자짐과 동시에 각도를 갖지 않는 제2 각도 없는 날을 사용해서, 상기 단차부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    각도를 갖지 않은 제1 각도 없는 날을 사용해서, 상기 기판의 소정 절삭위치가 직교하는 절삭 교점부 및 그 근방의 상기 밀봉 수지층을 절삭하여, 십자형상의 4 귀퉁이 단차부용 홈을 형성하는 홈 형성공정과,
    상기 홈 형성공정 종료 후, 상기 4 귀퉁이 단차부용 홈의 폭보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않는 제2 각도 없는 날을 사용해서, 상기 4 귀퉁이 단차부용 홈의 형성위치를 포함하여 소정 절삭위치를 절삭함으로써 상기 기판을 완전 절단하여 개개의 반도체소자로 분리하는 절삭공정 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제5항 내지 제10항 중 어느 한 항에 있어서,
    상기 분리공정을 실시하기 전에, 상기 기판의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면을 전면적으로 절삭하는 배면 절삭공정을 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제1항의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
    상기 트레이 본체의 내측부에, 상기 반도체장치에 형성된 모따기부와 대응하는 형상의 트레이측 모따기부를 형성한 것을 특징으로 하는 반송 트레이.
  13. 제2항의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
    상기 트레이 본체의 내측부에, 상기 반도체장치에 형성된 단차부와 대응하는 형상의 트레이측 단차부를 형성한 것을 특징으로 하는 반송 트레이.
  14. 제3항의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
    상기 트레이 본체의 내측 4 귀퉁이부에, 상기 반도체장치의 외주 4 귀퉁이 위치에 형성된 모따기부와 대응하는 형상의 트레이측 단차부를 형성한 것을 특징으로 하는 반송 트레이.
  15. 제4항의 반도체장치가 장착된 트레이 본체를 구비하는 반송 트레이로서,
    상기 트레이 본체의 내측 4 귀퉁이부에, 상기 반도체장치의 외주 4 귀퉁이 위치에 형성된 단차부와 대응하는 형상의 트레이측 단차부를 형성한 것을 특징으로 하는 반송 트레이.
  16. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 반도체소자의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면에, 상기 배면을 덮는 배면측 수지층을 형성한 것을 특징으로 하는 반도체장치.
  17. 제16항에 있어서,
    상기 배면측 수지층 및 상기 반도체소자 중, 적어도 상기 배면측 수지층의 외주부분 또는 외주 4 귀퉁이 위치에 배면측 모따기부를 형성한 것을 특징으로 하는 반도체장치.
  18. 제16항에 있어서,
    상기 배면측 수지층의 외주부분 또는 외주 4 귀퉁이 위치에, 배면측 단차부를 형성한 것을 특징으로 하는 반도체장치.
  19. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 반도체소자의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면 외주부분 또는 외주 4 귀퉁이 위치에, 상기 배면측 모따기부를 형성한 것을 특징으로 하는 반도체장치.
  20. 돌기전극이 형성된 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 밀봉 수지층 및 상기 반도체소자의 외주 4 귀퉁이부에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 뻗는 모서리 모따기부를 형성한 것을 특징으로 하는 반도체장치.
  21. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 밀봉 수지층 및 상기 반도체소자의 외주 4 귀퉁이부에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 뻗는 모서리 모따기부를 형성한 것을 특징으로 하는 반도체장치.
  22. 제16항에 있어서,
    적어도 상기 밀봉 수지층 및 상기 반도체소자의 외주 4 귀퉁이부에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직교하는 방향으로 뻗는 모서리 모따기부를 형성한 것을 특징으로 하는 반도체장치.
  23. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    상기 밀봉 수지층이 형성된 상기 기판을 고정부재에 고정하는 기판 고정공정과,
    상기 기판을 형성하고자 하는 반도체소자의 형상에 대응시켜서, 우선 하나의 방향으로만 복수 회 평행으로 절삭처리를 행함으로써, 상기 고정부재를 남기고 상기 밀봉 수지층을 포함하여 상기 기판만을 절삭하는 제1 절삭공정과,
    상기 기판을 형성하고자 하는 반도체소자의 형상에 대응시켜서, 상기 하나의 방향에 대해 직교하는 방향으로 상기 고정부재를 포함하여 복수 회 평행으로 절삭처리를 행함으로써 좁고 긴 형상의 기판을 형성하는 제2 절삭공정과,
    각도를 가진 각도 있는 날을 사용해서, 상기 제1 절삭공정에서 절삭된 절삭위치를 향하여, 상기 제2 절삭공정에서 절단된 측면으로부터 상기 밀봉 수지층 및 기판을 절삭하여, 모서리 모따기부를 형성하는 모서리 모따기부 형성공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 돌기전극이 형성된 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 반도체소자의 상기 밀봉 수지층이 형성되는 상면 외주부분에 소자측 모따기부를 형성함과 동시에,
    상기 밀봉 수지층이 상기 소자측 모따기부를 포함하여 상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성된 것을 특징으로 하는 반도체장치.
  25. 돌기전극이 형성된 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 반도체소자의 상기 밀봉 수지층이 형성되는 상면 외주부분에 소자측 모따기부를 형성함과 동시에, 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면과 반대측의 면인 배면 외주부분에 소자측 배면 모따기부를 형성하고,
    또한 상기 소자측 모따기부를 포함하여 상기 반도체소자의 상면에 상기 밀봉 수지층을 형성함과 동시에, 상기 반도체소자의 배면에 상기 소자측 배면 모따기부를 포함하여 배면측 수지층을 형성한 구성으로 한 것을 특징으로 하는 반도체장치.
  26. 제24항 또는 제25항에 기재된 반도체장치의 제조방법으로서,
    기판의 상면 또는 배면 중 적어도 상면에, 각도를 가진 각도 있는 날을 사용해서 상기 기판을 절삭하여 소자측 모따기부용 홈을 형성하는 홈 형성공정과,
    상기 소자측 모따기부용 홈이 형성된 상기 기판의 적어도 상면에, 상기 소자측 모따기부용 홈을 포함하여 밀봉 수지층을 형성하는 수지층 형성공정과,
    상기 수지층 형성공정 종료 후, 상기 소자측 모따기부용 홈보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 소자측 모따기부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 돌기전극이 형성된 반도체소자와,
    상기 반도체소자의 돌기전극이 형성되어 있는 면에 형성되어 있으며, 상기 돌기전극의 일부를 남기고 상기 돌기전극이 형성되어 있는 면을 밀봉하는 밀봉 수지층을 구비하는 반도체장치에 있어서,
    상기 밀봉 수지층 및 상기 반도체소자 중, 적어도 상기 밀봉 수지층의 외주부분에 모따기부를 형성함과 동시에,
    상기 밀봉 수지층에 상기 반도체소자의 상기 돌기전극이 형성되어 있는 면에 대해 직각방향으로 연재하는 스트레이트부를 형성한 것을 특징으로 하는 반도체장치.
  28. 돌기전극이 배설된 복수의 반도체소자가 형성된 기판을 밀봉 수지층으로 밀봉하고, 이어서 상기 돌기전극의 일부를 상기 밀봉 수지층으로부터 노출시킨 후, 상기 기판을 상기 밀봉 수지층과 함께 절삭하여서 개개의 반도체소자로 분리하는 분리공정을 실시하는 반도체장치의 제조방법으로서,
    상기 분리공정은
    각도를 가진 각도 있는 날을 사용해서, 상기 각도 있는 날의 측면 수직부가 상기 밀봉 수지층에 도달할 때까지 상기 기판을 절삭하여 상기 밀봉 수지층 및 상기 기판에 모따기부용 홈을 형성하는 홈 형성공정과,
    상기 홈 형성공정 종료 후, 상기 모따기부용 홈의 폭보다 폭이 좁은 치수를 가짐과 동시에 각도를 갖지 않은 각도 없는 날을 사용해서, 상기 모따기부용 홈의 형성위치를 절삭함으로써 상기 기판을 완전 절삭하여 개개의 반도체소자로 분리하는 절삭공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  29. 기재(基材; semiconductor ingot)로부터 반도체기판을 슬라이싱(slicing)하는 슬라이싱공정과,
    슬라이싱된 상기 반도체기판의 1 면에 제1 기준면을 갖는 기준면 형성용 수지를 배설하는 수지 형성공정과,
    상기 기준면을 기준으로 해서, 상기 반도체기판의 다른 면에 연삭(grinding)처리를 행함으로써, 제2 기준면을 형성하는 제1 연삭공정과,
    상기 제1 연삭공정에서 형성된 제2 기준면을 기준으로 해서, 상기 기준면출용 수지를 제거함과 동시에 상기 1 면에 연삭처리를 행하는 제2 연삭공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019980039384A 1998-02-27 1998-09-23 반도체장치및그제조방법및그반송트레이및반도체기판의제조방법 KR100299086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP48082 1998-02-27
JP04808298A JP3497722B2 (ja) 1998-02-27 1998-02-27 半導体装置及びその製造方法及びその搬送トレイ

Publications (2)

Publication Number Publication Date
KR19990071398A KR19990071398A (ko) 1999-09-27
KR100299086B1 true KR100299086B1 (ko) 2001-11-30

Family

ID=12793417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039384A KR100299086B1 (ko) 1998-02-27 1998-09-23 반도체장치및그제조방법및그반송트레이및반도체기판의제조방법

Country Status (4)

Country Link
US (6) US6455920B2 (ko)
JP (1) JP3497722B2 (ko)
KR (1) KR100299086B1 (ko)
TW (1) TW468248B (ko)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
EP1154474A4 (en) * 1999-08-23 2008-07-16 Rohm Co Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THEREOF
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US6790709B2 (en) * 2001-11-30 2004-09-14 Intel Corporation Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
AU2002219529A1 (en) * 2001-12-25 2003-07-15 Hitachi, Ltd. Semiconductor device and method for fabricating the same
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP2003332360A (ja) * 2002-05-17 2003-11-21 Denso Corp 半導体装置
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP3618331B2 (ja) 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP4093018B2 (ja) 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
JP3617647B2 (ja) 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP4056360B2 (ja) 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
JP2004165191A (ja) 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP3618330B2 (ja) 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
US20040161871A1 (en) * 2002-11-27 2004-08-19 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit substrate and electronic equipment
US7554180B2 (en) * 2002-12-09 2009-06-30 Unisem (Mauritius) Holdings Limited Package having exposed integrated circuit device
US7859008B2 (en) * 2002-12-27 2010-12-28 Momentive Performance Materials Inc. Crystalline composition, wafer, device, and associated method
US9279193B2 (en) 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
JP3844467B2 (ja) 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP4620366B2 (ja) * 2003-02-27 2011-01-26 住友ベークライト株式会社 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP2005032903A (ja) 2003-07-10 2005-02-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP2005116762A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
CN100468612C (zh) 2004-03-25 2009-03-11 株式会社东芝 半导体器件及其制造方法
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
TWI303865B (en) * 2004-04-27 2008-12-01 Phoenix Prec Technology Corp Method for releasing stress of embedded chip and the embedded structure
TWI272683B (en) 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
US20050266661A1 (en) * 2004-05-26 2005-12-01 Lei Li Semiconductor wafer with ditched scribe street
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20060057777A1 (en) * 2004-09-14 2006-03-16 Howell William C Separating die on a substrate to reduce backside chipping
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
WO2006043122A1 (en) * 2004-10-21 2006-04-27 Infineon Technologies Ag Semiconductor package and method to produce the same
JP2006196701A (ja) 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
CN100517645C (zh) * 2005-01-24 2009-07-22 松下电器产业株式会社 半导体芯片的制造方法及半导体芯片
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US7374971B2 (en) * 2005-04-20 2008-05-20 Freescale Semiconductor, Inc. Semiconductor die edge reconditioning
JP4675147B2 (ja) * 2005-05-10 2011-04-20 パナソニック株式会社 半導体装置
KR100664310B1 (ko) 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN101278394B (zh) * 2005-10-03 2010-05-19 罗姆股份有限公司 半导体装置
JP2007103717A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP4346598B2 (ja) * 2005-10-06 2009-10-21 株式会社東芝 化合物半導体素子及びその製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
DE102006012755B4 (de) * 2006-03-17 2012-06-21 Qimonda Ag Verfahren zur Herstellung von Halbleiterbauelementen
TWI427646B (zh) 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
TWI296424B (en) * 2006-05-10 2008-05-01 Siliconware Precision Industries Co Ltd Semiconductor device, chip structure thereof and method for manufacturing the same
US9020597B2 (en) 2008-11-12 2015-04-28 Endostim, Inc. Device and implantation system for electrical stimulation of biological systems
US8160709B2 (en) * 2006-05-18 2012-04-17 Endostim, Inc. Use of electrical stimulation of the lower esophageal sphincter to modulate lower esophageal sphincter pressure
US7846776B2 (en) * 2006-08-17 2010-12-07 Micron Technology, Inc. Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US8026599B2 (en) * 2006-09-07 2011-09-27 Analog Devices, Inc. Method of protecting integrated circuits
US11577077B2 (en) 2006-10-09 2023-02-14 Endostim, Inc. Systems and methods for electrical stimulation of biological systems
US9724510B2 (en) 2006-10-09 2017-08-08 Endostim, Inc. System and methods for electrical stimulation of biological systems
US20150224310A1 (en) 2006-10-09 2015-08-13 Endostim, Inc. Device and Implantation System for Electrical Stimulation of Biological Systems
US7738961B2 (en) * 2006-10-09 2010-06-15 Endostim, Inc. Method and apparatus for treatment of the gastrointestinal tract
US9345879B2 (en) 2006-10-09 2016-05-24 Endostim, Inc. Device and implantation system for electrical stimulation of biological systems
JP5028988B2 (ja) * 2006-12-13 2012-09-19 ヤマハ株式会社 半導体装置の製造方法
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
JP2009026861A (ja) 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
JP4994206B2 (ja) * 2007-12-10 2012-08-08 パナソニック株式会社 半導体装置
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
DE102008005686B9 (de) * 2008-01-23 2019-06-27 Tdk Corporation MEMS-Bauelement und Verfahren zur Herstellung eines MEMS-Bauelements
WO2009094609A1 (en) 2008-01-25 2009-07-30 Sharma Virender K Device and implantation system for electrical stimulation of biological systems
JP2008147697A (ja) * 2008-02-04 2008-06-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
DE102008014927A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von strahlungsemittierenden Bauelementen und strahlungsemittierendes Bauelement
JP2009200422A (ja) * 2008-02-25 2009-09-03 Panasonic Corp 半導体装置とその製造方法及び実装方法
JP5005599B2 (ja) * 2008-03-31 2012-08-22 Ｔｄｋ株式会社 電子部品及び電子部品モジュール
WO2010070782A1 (ja) * 2008-12-17 2010-06-24 シャープ株式会社 半導体装置及びその製造方法
EP2446478B1 (en) * 2009-06-25 2018-09-12 IMEC vzw Biocompatible packaging
US11717681B2 (en) 2010-03-05 2023-08-08 Endostim, Inc. Systems and methods for treating gastroesophageal reflux disease
US8447403B2 (en) 2010-03-05 2013-05-21 Endostim, Inc. Device and implantation system for electrical stimulation of biological systems
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
JP2010212724A (ja) * 2010-05-17 2010-09-24 Rohm Co Ltd 半導体装置
JP2012041056A (ja) * 2010-08-17 2012-03-01 Disco Corp 収容トレイ及びパッケージ基板のハンドリング方法
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2012103036A (ja) * 2010-11-08 2012-05-31 Hitachi Consumer Electronics Co Ltd 放射線検出器
EP3308830A1 (en) 2011-04-14 2018-04-18 Endostim, Inc. Systems and methods for treating gastroesophageal reflux disease
US9925367B2 (en) 2011-09-02 2018-03-27 Endostim, Inc. Laparoscopic lead implantation method
US9037245B2 (en) 2011-09-02 2015-05-19 Endostim, Inc. Endoscopic lead implantation method
JP5833411B2 (ja) * 2011-11-11 2015-12-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに液晶表示装置
US8772929B2 (en) * 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
US8940618B2 (en) * 2012-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cutting semiconductor wafers
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US20130258619A1 (en) * 2012-03-30 2013-10-03 Tom J. Ley Stiffener frame with circuit board corner protection
US8453843B1 (en) * 2012-07-27 2013-06-04 International Business Machines Corporation Tray for transporting semiconductor devices of a BGA type
AU2013305543A1 (en) 2012-08-23 2015-03-19 Endostim, Inc. Device and implantation system for electrical stimulation of biological systems
US9498619B2 (en) 2013-02-26 2016-11-22 Endostim, Inc. Implantable electrical stimulation leads
JP6066854B2 (ja) * 2013-07-30 2017-01-25 株式会社ディスコ ウエーハの加工方法
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
AU2014315411A1 (en) 2013-09-03 2016-03-10 Endostim, Inc. Methods and systems of electrode polarity switching in electrical stimulation therapy
US9443807B2 (en) * 2013-09-06 2016-09-13 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9269675B2 (en) * 2013-10-18 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9875913B2 (en) * 2013-10-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
US9653417B2 (en) * 2013-11-07 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
JP2015092525A (ja) * 2013-11-08 2015-05-14 株式会社ディスコ ウエーハの加工方法
JP2015115552A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
JP6339828B2 (ja) * 2014-03-13 2018-06-06 株式会社ディスコ ウエーハの加工方法
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR102171286B1 (ko) 2014-07-11 2020-10-29 삼성전자주식회사 반도체 패키지 및 그 제조방법
WO2016081468A2 (en) 2014-11-17 2016-05-26 Endostim, Inc. Implantable electro-medical device programmable for improved operational life
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
CN106924054A (zh) * 2015-12-31 2017-07-07 默克专利股份有限公司 由特殊的球形复合颗粒构成的无机颜料作为用于防晒的增强剂
US11819683B2 (en) 2016-11-17 2023-11-21 Endostim, Inc. Modular stimulation system for the treatment of gastrointestinal disorders
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
JP7342354B2 (ja) * 2017-12-04 2023-09-12 大日本印刷株式会社 光照射装置
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
WO2020012811A1 (ja) * 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
JP7158932B2 (ja) * 2018-07-13 2022-10-24 株式会社ディスコ Ｌｅｄウエーハの加工方法
JP2020013962A (ja) * 2018-07-20 2020-01-23 株式会社ディスコ Ｌｅｄウエーハの加工方法
JP2020027837A (ja) 2018-08-09 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、その搬送用トレイおよび半導体パッケージの製造方法
US11450606B2 (en) * 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
JP7157630B2 (ja) * 2018-11-05 2022-10-20 ローム株式会社 半導体素子および半導体装置
US11094625B2 (en) 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
US20220148993A1 (en) * 2020-11-11 2022-05-12 Nepes Co., Ltd. Semiconductor package and method for manufacturing the same
WO2022159613A1 (en) * 2021-01-22 2022-07-28 Tesla, Inc. Voltage regulating module design for the use of underfill
JP7300785B2 (ja) * 2021-05-28 2023-06-30 東北マイクロテック株式会社 整列トレイ、整列装置、及び整列方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838501A (en) * 1973-02-09 1974-10-01 Honeywell Inf Systems Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
JPS5879739A (ja) 1981-11-05 1983-05-13 Toshiba Corp 半導体外囲器
JPS61152358A (ja) 1984-12-24 1986-07-11 Toshiba Corp 半導体ウエハの研削方法
JPS6362679A (ja) 1986-09-03 1988-03-18 Hitachi Ltd スクライブ用ダイヤモンド砥石
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US4937129A (en) * 1988-01-06 1990-06-26 Semiconductor Energy Laboratory Co., Ltd. Thin film pattern structure formed on a glass substrate
US4878992A (en) * 1988-11-25 1989-11-07 Xerox Corporation Method of fabricating thermal ink jet printheads
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2738091B2 (ja) 1989-12-15 1998-04-08 富士通株式会社 半導体装置の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0425154A (ja) 1990-05-21 1992-01-28 Kawasaki Steel Corp Ｉｃチップ
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
JP3128878B2 (ja) 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JPH06216241A (ja) 1993-01-20 1994-08-05 Disco Abrasive Syst Ltd ウェーハ等の切削方法
DE4404635C2 (de) * 1993-02-17 1998-06-18 Hitachi Ltd Schwimmender optischer Abtastkopf, der integral mit einer Lichtquelle und einem Photodetektor ausgebildet ist, und optisches Plattengerät mit einem solchen
JPH06275583A (ja) 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
US5593927A (en) * 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
JP3055401B2 (ja) 1994-08-29 2000-06-26 信越半導体株式会社 ワークの平面研削方法及び装置
US5892273A (en) * 1994-10-03 1999-04-06 Kabushiki Kaisha Toshiba Semiconductor package integral with semiconductor chip
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JP3196596B2 (ja) 1995-09-29 2001-08-06 松下電器産業株式会社 電子部品製造方法および電子部品実装方法
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US5914534A (en) * 1996-05-03 1999-06-22 Ford Motor Company Three-dimensional multi-layer molded electronic device and method for manufacturing same
JP3336859B2 (ja) 1996-05-29 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3734588B2 (ja) * 1997-03-18 2006-01-11 富士通株式会社 光導波路デバイス
JP3152180B2 (ja) 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
JP3924641B2 (ja) 1997-10-07 2007-06-06 東芝セラミックス株式会社 半導体ウェーハの製造方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3394696B2 (ja) 1997-10-16 2003-04-07 松下電器産業株式会社 半導体装置及びその製造方法
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
JPH11307654A (ja) 1998-04-21 1999-11-05 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3727172B2 (ja) * 1998-06-09 2005-12-14 沖電気工業株式会社 半導体装置
JP3501959B2 (ja) * 1998-09-29 2004-03-02 三菱電機株式会社 レーザー溶断方式半導体装置の製造方法および半導体装置
JP2000332100A (ja) * 1999-05-18 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3497722B2 (ja) 2004-02-16
TW468248B (en) 2001-12-11
US6987054B2 (en) 2006-01-17
US20010011772A1 (en) 2001-08-09
US6455920B2 (en) 2002-09-24
US6657282B2 (en) 2003-12-02
US6784542B2 (en) 2004-08-31
US20020089040A1 (en) 2002-07-11
US20020089054A1 (en) 2002-07-11
US7064047B2 (en) 2006-06-20
US20040259346A1 (en) 2004-12-23
KR19990071398A (ko) 1999-09-27
US20040012088A1 (en) 2004-01-22
JPH11251493A (ja) 1999-09-17
US20060030127A1 (en) 2006-02-09
US7556985B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
KR100299086B1 (ko) 반도체장치및그제조방법및그반송트레이및반도체기판의제조방법
US7858445B2 (en) Wire bonded wafer level cavity package
KR100661042B1 (ko) 반도체 장치의 제조 방법
JP2005252078A (ja) 半導体装置及びその製造方法
US20100108361A1 (en) Wiring substrate and method of manufacturing the wiring substrate
US8394678B2 (en) Semiconductor chip stacked body and method of manufacturing the same
US9825002B2 (en) Flipped die stack
JP4495916B2 (ja) 半導体チップの製造方法
CN110098130B (zh) 一种系统级封装方法及封装器件
CN103545268B (zh) 底部源极的功率器件及制备方法
US8304918B2 (en) Method for manufacturing electronic device and electronic device
US20100308468A1 (en) Semiconductor device and semiconductor device fabrication method
US20040070053A1 (en) Semiconductor device, semiconductor device module, manufacturing method of semiconductor device, and manufacturing method of semiconductor device module
CN109524389B (zh) 半导体装置
JP4116962B2 (ja) 半導体装置及びその製造方法
US20070267757A1 (en) Semiconductor device
JP2010073803A (ja) 半導体装置の製造方法
EP3499552A1 (en) Semiconductor device and method of manufacture
JP2003188312A (ja) 半導体装置、半導体積層ユニット、およびその製造方法
JP3303825B2 (ja) 半導体装置の製造方法
US7220619B2 (en) Process of cutting electronic package
US7485493B2 (en) Singulating surface-mountable semiconductor devices and fitting external contacts to said devices
JP4473369B2 (ja) デバイス製造方法
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JP2003243336A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee