WO2020012811A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
WO2020012811A1
WO2020012811A1 PCT/JP2019/021279 JP2019021279W WO2020012811A1 WO 2020012811 A1 WO2020012811 A1 WO 2020012811A1 JP 2019021279 W JP2019021279 W JP 2019021279W WO 2020012811 A1 WO2020012811 A1 WO 2020012811A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
silicon carbide
outer peripheral
carbide semiconductor
region
Prior art date
Application number
PCT/JP2019/021279
Other languages
English (en)
French (fr)
Inventor
田中　聡
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP2020530026A priority Critical patent/JPWO2020012811A1/ja
Publication of WO2020012811A1 publication Critical patent/WO2020012811A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • the present disclosure relates to a silicon carbide semiconductor device.
  • This application claims the priority based on Japanese Patent Application No. 2018-131495 filed on July 11, 2018. The entire contents described in the Japanese patent application are incorporated herein by reference.
  • Patent Document 1 discloses a trench MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • a silicon carbide semiconductor device includes a silicon carbide semiconductor chip and a resin.
  • the silicon carbide semiconductor chip includes a silicon carbide substrate having a quadrangular shape in plan view, and an electrode on the silicon carbide substrate.
  • the silicon carbide substrate has a first main surface in contact with the electrode, a second main surface opposite to the first main surface, an outer peripheral surface between each of the first main surface and the second main surface, and a square corner. And an inclined surface that is continuous with the first main surface and that is inclined with respect to the first main surface such that the distance from the second main surface decreases as approaching the outer peripheral surface.
  • the resin covers each of the first main surface, the inclined surface, and the outer peripheral surface. The angle formed between the first main surface and the inclined surface is larger than 90 °.
  • a silicon carbide semiconductor device includes a silicon carbide semiconductor chip and a resin.
  • the silicon carbide semiconductor chip includes a silicon carbide substrate having a quadrangular shape in plan view, and an electrode on the silicon carbide substrate.
  • the silicon carbide substrate has a first main surface in contact with the electrode, a second main surface opposite to the first main surface, an outer peripheral surface between each of the first main surface and the second main surface, and a rectangular opposing surface.
  • an inclined surface which is located on the two main sides, is continuous with the first main surface, and is inclined with respect to the first main surface such that the distance from the second main surface decreases as approaching the outer peripheral surface.
  • the resin covers each of the first main surface, the inclined surface, and the outer peripheral surface. The angle formed between the first main surface and the inclined surface is larger than 90 °.
  • a silicon carbide semiconductor device includes a silicon carbide semiconductor chip and a resin.
  • the silicon carbide semiconductor chip includes a silicon carbide substrate having a quadrangular shape in plan view, and an electrode on the silicon carbide substrate.
  • the silicon carbide substrate has a first main surface in contact with the electrode, a second main surface opposite to the first main surface, an outer peripheral surface between each of the first main surface and the second main surface, and a square corner.
  • An inclined surface located on the portion and two opposing sides of the rectangle, continuous with the first main surface, and inclined with respect to the first main surface such that the distance from the second main surface decreases as approaching the outer peripheral surface. have.
  • the resin covers each of the first main surface, the inclined surface, and the outer peripheral surface. The angle formed between the first main surface and the inclined surface is larger than 90 °.
  • FIG. 1 is a schematic vertical sectional view showing a configuration of the silicon carbide semiconductor device according to the first embodiment.
  • FIG. 2 is a schematic plan view showing a configuration of the silicon carbide semiconductor chip according to the first embodiment.
  • FIG. 3 is a schematic sectional view taken along line III-III in FIG.
  • FIG. 4 is a schematic sectional view taken along line IV-IV in FIG.
  • FIG. 5 is a schematic sectional view taken along line VV in FIG.
  • FIG. 6 is a schematic cross-sectional view showing a configuration of a modified example of the silicon carbide semiconductor chip according to the first embodiment.
  • FIG. 7 is a schematic plan view showing the configuration of the silicon carbide semiconductor chip according to the second embodiment.
  • FIG. 8 is a schematic sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is a schematic sectional view taken along line IX-IX in FIG.
  • Silicon carbide semiconductor device 100 includes silicon carbide semiconductor chip 30 and resin 8.
  • Silicon carbide semiconductor chip 30 includes a silicon carbide substrate 10 that is rectangular in plan view, and an electrode 28 on silicon carbide substrate 10.
  • Silicon carbide substrate 10 is located between first main surface 1 in contact with electrode 28, second main surface 2 opposite to first main surface 1, and each of first main surface 1 and second main surface 2.
  • the outer peripheral surface 3 is located at the corner of the quadrangle, is continuous with the first main surface 1, and is inclined with respect to the first main surface 1 so that the distance from the second main surface 2 decreases as approaching the outer peripheral surface 3.
  • the resin 8 covers each of the first main surface 1, the inclined surface 5, and the outer peripheral surface 3.
  • the angle between the first main surface 1 and the inclined surface 5 is larger than 90 °.
  • Silicon carbide semiconductor device 100 includes silicon carbide semiconductor chip 30 and resin 8.
  • Silicon carbide semiconductor chip 30 includes a silicon carbide substrate 10 that is rectangular in plan view, and an electrode 28 on silicon carbide substrate 10.
  • Silicon carbide substrate 10 is located between first main surface 1 in contact with electrode 28, second main surface 2 opposite to first main surface 1, and each of first main surface 1 and second main surface 2.
  • the first main surface 1 is located on two opposite sides of the quadrangle, is continuous with the first main surface 1, and decreases in distance from the second main surface 2 as approaching the outer peripheral surface 3.
  • an inclined surface 5 which is inclined.
  • the resin 8 covers each of the first main surface 1, the inclined surface 5, and the outer peripheral surface 3.
  • the angle formed between first main surface 1 and inclined surface 5 is greater than 90 °.
  • the square may be a rectangle.
  • the two opposing sides may be the long sides 35 of the rectangle.
  • Silicon carbide semiconductor device 100 includes silicon carbide semiconductor chip 30 and resin 8.
  • Silicon carbide semiconductor chip 30 includes a silicon carbide substrate 10 that is rectangular in plan view, and an electrode 28 on silicon carbide substrate 10.
  • Silicon carbide substrate 10 is located between first main surface 1 in contact with electrode 28, second main surface 2 opposite to first main surface 1, and each of first main surface 1 and second main surface 2.
  • the outer peripheral surface 3 is located at the corners of the quadrilateral and the two opposing sides of the rectangle, is continuous with the first main surface 1, and is formed such that the distance from the second main surface 2 decreases as the outer peripheral surface 3 is approached.
  • the resin 8 covers each of the first main surface 1, the inclined surface 5, and the outer peripheral surface 3. The angle formed between first main surface 1 and inclined surface 5 is greater than 90 °.
  • the square may be a rectangle.
  • the two opposing sides may be the long sides 35 of the rectangle.
  • silicon carbide semiconductor device 100 mainly includes silicon carbide semiconductor chip 30, resin 8, metal frame 74, and solder layer 73.
  • the metal frame 74 is, for example, a copper frame.
  • the copper frame may be plated with nickel.
  • Silicon carbide semiconductor chip 30 is provided on metal frame 74 via solder layer 73. From another viewpoint, solder layer 73 is located between silicon carbide semiconductor chip 30 and metal frame 74.
  • Resin 8 covers silicon carbide semiconductor chip 30 and solder layer 73.
  • Silicon carbide semiconductor chip 30 has a third main surface 33 and a fourth main surface 34.
  • the fourth main surface 34 is on the opposite side of the third main surface 33.
  • Silicon carbide semiconductor chip 30 is in contact with solder layer 73 on fourth main surface 34.
  • Resin 8 covers third main surface 33 of silicon carbide semiconductor chip 30.
  • the resin 8 is in contact with the solder layer 73 and the metal frame 74.
  • Silicon carbide semiconductor chip 30 has silicon carbide substrate 10 (see FIG. 3). Supply of a current or the like to silicon carbide semiconductor chip 30 is performed via a wire or the like (not shown).
  • FIG. 2 is a schematic plan view showing the configuration of silicon carbide substrate 10.
  • silicon carbide substrate 10 has an internal region 40 (active region 40) and an outer peripheral region 50.
  • the outer peripheral region 50 surrounds the active region 40 when viewed from a direction perpendicular to the first main surface 1.
  • inclined surface 5 is provided at a corner of silicon carbide substrate 10.
  • the inclined surface 5 is provided at a corner of the outer peripheral region 50.
  • the outer peripheral region 50 has a first outer peripheral region 51 and a second outer peripheral region 52.
  • the first outer peripheral region 51 contacts the active region 40.
  • the second outer peripheral region 52 is located outside the first outer peripheral region 51.
  • Outer peripheral surface 3 of silicon carbide substrate 10 has a corner region 31 and a side region 32.
  • the side region 32 has a long side 35 and a short side 36.
  • the second outer peripheral region 52 surrounds the first outer peripheral region 51.
  • Second outer peripheral region 52 forms inclined surface 5 of silicon carbide substrate 10.
  • a guard ring 16 (see FIG. 4) is provided in the first outer peripheral area 51.
  • Guard ring 16 surrounds active region 40.
  • the inclined surface 5 is provided in the second outer peripheral region 52.
  • silicon carbide substrate 10 is, for example, rectangular.
  • silicon carbide semiconductor chip 30 is, for example, rectangular.
  • the inclined surface 5 is located at a corner of the quadrangle.
  • inclined surface 5 When viewed from a direction perpendicular to first main surface 1, inclined surface 5 is located on a diagonal line of silicon carbide substrate 10. The boundary between the inclined surface 5 and the first main surface 1 forms the shoulder 4.
  • the shoulder 4 is continuous with the side region 32 of the outer peripheral surface 3.
  • the shoulder portion 4 When viewed from a direction perpendicular to the first main surface 1, the shoulder portion 4 extends in a direction intersecting each of the first direction 101 and the second direction 102. In other words, the shoulder 4 is inclined with respect to each of the first direction 101 and the second direction 102 when viewed from a direction perpendicular to the first main surface 1.
  • FIG. 3 is a schematic sectional view taken along line III-III in FIG.
  • silicon carbide semiconductor element 90 is provided in active region 40.
  • Silicon carbide semiconductor element 90 is, for example, a MOSFET.
  • Silicon carbide semiconductor element 90 includes silicon carbide substrate 10, gate insulating film 24, gate electrode 22, interlayer insulating film 23, source electrode 28, and drain electrode 25.
  • FIG. 2 shows only silicon carbide substrate 10 provided with inclined surface 5, and includes gate insulating film 24, gate electrode 22, interlayer insulating film 23, stress buffer layer 27, and source electrode 28. And the drain electrode 25 are omitted.
  • Silicon carbide substrate 10 includes a silicon carbide single crystal substrate 15 and a silicon carbide epitaxial layer 20 on silicon carbide single crystal substrate 15.
  • Silicon carbide substrate 10 has a first main surface 1 and a second main surface 2. The second main surface 2 is on the opposite side of the first main surface 1.
  • Silicon carbide epitaxial layer 20 forms first main surface 1.
  • Silicon carbide single crystal substrate 15 forms second main surface 2.
  • Silicon carbide single crystal substrate 15 and silicon carbide epitaxial layer 20 are made of, for example, hexagonal silicon carbide of polytype 4H.
  • Silicon carbide single crystal substrate 15 includes an n-type impurity such as nitrogen (N) and has an n-type (first conductivity type).
  • the first main surface 1 is, for example, a (000-1) plane.
  • the first main surface 1 may be, for example, a surface inclined by an off angle of 8 ° or less in the off direction with respect to the (000-1) plane.
  • the off direction may be, for example, a ⁇ 11-20> direction or a ⁇ 1-100> direction.
  • the off angle may be, for example, 1 ° or more, or 2 ° or more.
  • the off angle may be 6 ° or less or 4 ° or less.
  • first direction 101 is, for example, a ⁇ 11-20> direction.
  • first direction 101 is a direction in which the ⁇ 11-20> direction is projected on the first main surface 1.
  • second direction 102 is, for example, a ⁇ 1-100> direction.
  • the second direction 102 is a direction in which the ⁇ 1-100> direction is projected on the first main surface 1.
  • the first main surface 1 extends along each of the first direction 101 and the second direction 102.
  • ⁇ ⁇ SiC epitaxial layer 20 mainly has drift region 11, body region 12, source region 13, and contact region 14.
  • Drift region 11 is provided on silicon carbide single crystal substrate 15.
  • Drift region 11 includes an n-type impurity such as nitrogen, for example, and has n-type conductivity.
  • Drift region 11 may have a concentration of an n-type impurity lower than that of silicon carbide single crystal substrate 15.
  • the body region 12 is provided on the drift region 11.
  • Body region 12 includes a p-type impurity such as aluminum (Al) and has a p-type (second conductivity type) conductivity type.
  • the concentration of p-type impurities in body region 12 may be higher than the concentration of n-type impurities in drift region 11.
  • Body region 12 is separated from each of first main surface 1 and second main surface 2.
  • Source region 13 is provided on body region 12 so as to be separated from drift region 11 by body region 12.
  • Source region 13 contains an n-type impurity such as nitrogen or phosphorus (P), and has an n-type conductivity.
  • Source region 13 constitutes first main surface 1.
  • the concentration of the n-type impurity in the source region 13 may be higher than the concentration of the p-type impurity in the body region 12.
  • the concentration of the n-type impurity in source region 13 is, for example, about 1 ⁇ 10 19 cm ⁇ 3 .
  • Contact region 14 contains a p-type impurity such as aluminum and has a p-type conductivity.
  • the concentration of the p-type impurity in contact region 14 may be higher than the concentration of the p-type impurity in body region 12.
  • Contact region 14 penetrates source region 13 and is in contact with body region 12.
  • Contact region 14 forms first main surface 1.
  • the concentration of the p-type impurity in contact region 14 is, for example, not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 1 ⁇ 10 20 cm ⁇ 3 .
  • a gate trench 9 is provided in the first main surface 1.
  • the gate trench 9 includes a side wall surface 91 and a bottom portion 92.
  • the side wall surface 91 is continuous with the first main surface 1.
  • the bottom 92 is continuous with the side wall surface 91.
  • Sidewall surface 91 penetrates source region 13 and body region 12 to reach drift region 11.
  • the side wall surface 91 includes the source region 13, the body region 12, and the drift region 11.
  • the bottom 92 is in the drift region 11.
  • the bottom portion 92 is constituted by the drift region 11.
  • Bottom portion 92 is, for example, a plane parallel to second main surface 2.
  • Angle ⁇ 1 formed between side wall surface 91 and bottom 92 is, for example, not less than 115 ° and not more than 135 °. Angle ⁇ 1 may be, for example, 120 ° or more. Angle ⁇ 1 may be, for example, 130 ° or less.
  • the gate insulating film 24 is, for example, an oxide film. Gate insulating film 24 is made of, for example, a material containing silicon dioxide. Gate insulating film 24 is in contact with each of side wall surface 91 and bottom portion 92 of gate trench 9. Gate insulating film 24 is in contact with drift region 11 at bottom 92. Gate insulating film 24 is in contact with source region 13, body region 12 and drift region 11 on sidewall surface 91. Gate insulating film 24 may be in contact with source region 13 on first main surface 1.
  • the gate electrode 22 is provided on the gate insulating film 24.
  • Gate electrode 22 is made of, for example, polysilicon containing conductive impurities.
  • Gate electrode 22 is arranged inside gate trench 9. Gate electrode 22 faces drift region 11, body region 12 and source region 13.
  • the source electrode 28 is in contact with the first main surface 1.
  • Source electrode 28 has contact electrode 21 and source wiring 29.
  • the source wiring 29 is provided on the contact electrode 21.
  • Contact electrode 21 is in contact with source region 13 on first main surface 1.
  • Contact electrode 21 may be in contact with contact region 14 on first main surface 1.
  • Contact electrode 21 is made of a material containing, for example, Ti (titanium), Al (aluminum), and Si (silicon).
  • the contact electrode 21 is in ohmic contact with the source region 13.
  • the contact electrode 21 may be in ohmic contact with the contact region 14.
  • Drain electrode 25 is in contact with the second main surface 2. Drain electrode 25 is in contact with silicon carbide single crystal substrate 15 on second main surface 2. Drain electrode 25 is electrically connected to drift region 11. Drain electrode 25 is made of a material containing, for example, NiSi (nickel silicon) or TiAlSi (titanium aluminum silicon).
  • the interlayer insulating film 23 is provided in contact with each of the gate electrode 22 and the gate insulating film 24.
  • Interlayer insulating film 23 is made of, for example, a material containing silicon dioxide.
  • the interlayer insulating film 23 electrically insulates the gate electrode 22 and the source electrode 28. Part of the interlayer insulating film 23 may be provided inside the gate trench 9.
  • the source wiring 29 may cover the interlayer insulating film 23.
  • Source wiring 29 is made of, for example, a material containing Al.
  • FIG. 4 is a schematic cross-sectional view taken along the line IV-IV of FIG.
  • the IV-IV line is a straight line along the diagonal line of silicon carbide semiconductor chip 30 when viewed from a direction perpendicular to first main surface 1.
  • the corner region 31 of the outer peripheral surface 3 is continuous with the second main surface 2.
  • the inclined surface 5 is continuous with the first main surface 1.
  • the corner region 31 of the outer peripheral surface 3 is continuous with the inclined surface 5.
  • the inclined surface 5 extends in a direction crossing each of the first main surface 1 and the outer peripheral surface 3.
  • the inclined surface 5 is inclined with respect to the first main surface 1 such that the distance from the second main surface 2 decreases as approaching the outer peripheral surface 3.
  • the angle ⁇ 2 formed between the first main surface 1 and the inclined surface 5 is larger than 90 °.
  • Angle ⁇ 2 is, for example, not less than 115 ° and not more than 135 °.
  • Angle ⁇ 2 may be, for example, 120 ° or more.
  • Angle ⁇ 2 may be, for example, 130 ° or less.
  • the outer peripheral surface 3 is between each of the first main surface 1 and the second main surface 2.
  • the inclined surface 5 can be formed by, for example, thermal etching. Specifically, it can be performed by heating in an atmosphere containing a reactive gas having at least one or more halogen atoms.
  • the at least one kind of halogen atom includes at least one of a chlorine (Cl) atom and a fluorine (F) atom.
  • the atmosphere includes, for example, chlorine (Cl 2 ), boron trichloride (BCl 3 ), SF 6 or carbon tetrafluoride (CF 4 ).
  • thermal etching is performed by using a mixed gas of chlorine gas and oxygen gas as a reaction gas and setting the heat treatment temperature to, for example, 800 ° C. or more and 900 ° C. or less.
  • the reaction gas may include a carrier gas in addition to the chlorine gas and the oxygen gas described above.
  • a carrier gas for example, a nitrogen gas, an argon gas, a helium gas, or the like can be used.
  • inclined surface 5 is formed on silicon carbide substrate 10.
  • the first main surface 1 is a (000-1) plane or a plane inclined in an off direction by an off angle of 8 ° or less with respect to the (000-1) plane.
  • the inclined surface 5 and the gate trench 9 may be formed simultaneously.
  • guard ring 16 in outer peripheral region 50, silicon carbide substrate 10 has guard ring 16 and drift region 11.
  • Guard ring 16 includes a p-type impurity such as aluminum (Al) or boron (B), and has a p-type (second conductivity type).
  • Drift region 11 in outer peripheral region 50 is continuous with drift region 11 in active region 40.
  • the drift region 11 in the outer peripheral region 50 forms the inclined surface 5.
  • the inclined surface 5 is constituted by the drift region 11.
  • the inclined surface 5 is located on the outer peripheral side of the guard ring 16.
  • the inclined surface 5 is provided in the second outer peripheral region 52. In the cross section shown in FIG. 4, the width of second outer peripheral region 52 is, for example, 20 ⁇ m or less.
  • the second outer peripheral region 52 includes the outer peripheral surface 3.
  • the inclined surface 5 is located between the guard ring 16 and the outer peripheral surface 3.
  • Guard ring 16 is located on the outer peripheral side of body region 12.
  • Guard ring 16 is located between body region 12 and inclined surface 5.
  • Insulating film 26 is in contact with body region 12 and guard ring 16 on first main surface 1.
  • Insulating film 26 is made of, for example, a material containing silicon dioxide.
  • the insulating film 26 may be located on the inner peripheral side of the inclined surface 5.
  • the insulating film 26 may be separated from the inclined surface 5.
  • the stress buffer layer 27 is provided on the insulating film 26.
  • the stress buffer layer 27 is made of, for example, a material containing polyimide.
  • the stress buffer layer 27 may be a material containing, for example, polyetherimide, polybenzoxazole, or the like.
  • the stress buffer layer 27 is in contact with each of the inclined surface 5 and the first main surface 1. From another viewpoint, the stress buffer layer 27 may be in contact with the drift region 11 on each of the inclined surface 5 and the first main surface 1.
  • the stress buffer layer 27 has a fifth main surface 7 on the side opposite to the surface in contact with the inclined surface 5.
  • the fifth main surface 7 is inclined with respect to each of the first main surface 1 and the outer peripheral surface 3.
  • the fifth main surface 7 may be parallel to the inclined surface 5.
  • the resin 8 covers the first main surface 1, the inclined surface 5, and the outer peripheral surface 3.
  • the resin 8 is in contact with the stress buffer layer 27.
  • the resin 8 is in contact with the stress buffer layer 27 on each of the fifth main surface 7 and the third main surface 33.
  • the resin 8 may be in contact with the inclined surface 5.
  • the resin 8 covers each of the active region 40 and the outer peripheral region 50.
  • the resin 8 may be in contact with the source wiring 29.
  • the resin 8 is in contact with the corner region 31 of the outer peripheral surface 3.
  • the resin 8 may be in contact with the drift region 11 in the corner region 31 of the outer peripheral surface 3.
  • Resin 8 may be in contact with silicon carbide single crystal substrate 15.
  • the resin 8 may be in contact with the drain electrode 25.
  • Resin 8 is resin 8 for sealing silicon carbide semiconductor chip 30.
  • the resin 8 is not limited to the epoxy resin, for example.
  • the resin 8 may be a heat-resistant organic resin such as a phenol resin or a maleimide resin, or a resin nanocomposite resin in which inorganic nanoparticles are uniformly monodispersed in a polymer component.
  • the height 112 of the inclined surface 5 is, for example, 0.1 ⁇ m or more and 50 ⁇ m or less.
  • the upper limit of the height 112 of the inclined surface 5 is not particularly limited, but may be, for example, 10 ⁇ m or less, or may be 20 ⁇ m or less.
  • the lower limit of the height of the inclined surface 5 is not particularly limited, but may be, for example, 10 ⁇ m or more, or 20 ⁇ m or more.
  • the height 112 of the inclined surface 5 is a distance between the boundary between the inclined surface 5 and the corner region 31 of the outer peripheral surface 3 and the first principal surface 1 in a direction perpendicular to the first principal surface 1. It is.
  • the width 111 of the inclined surface 5 is, for example, not less than 0.1 ⁇ m and not more than 50 ⁇ m.
  • the upper limit of the width 111 of the inclined surface 5 is not particularly limited, but may be, for example, 10 ⁇ m or less, or may be 20 ⁇ m or less.
  • the lower limit of the width 111 of the inclined surface 5 is not particularly limited, but may be, for example, 10 ⁇ m or more, or 20 ⁇ m or more.
  • the width 111 of the inclined surface 5 is different from that of the boundary between the inclined surface 5 and the first Is the distance between
  • the value obtained by dividing the width 111 of the inclined surface 5 by the height 112 of the inclined surface 5 is, for example, 0.25 or more and 2 or less.
  • the upper limit of the value obtained by dividing the width 111 of the inclined surface 5 by the height 112 of the inclined surface 5 is not particularly limited, but may be, for example, 1 or less, or 1.5 or less.
  • the lower limit of the value obtained by dividing the width 111 of the inclined surface 5 by the height 112 of the inclined surface 5 is not particularly limited, but may be, for example, 0.5 or more, or 0.75 or more.
  • FIG. 5 is a schematic cross-sectional view taken along line VV in FIG.
  • line VV is a straight line that bisects long side 35 of silicon carbide semiconductor chip 30 vertically when viewed from a direction perpendicular to first main surface 1.
  • inclined surface 5 may not be provided in side region 32 of outer peripheral surface 3 of silicon carbide substrate 10.
  • the first main surface 1 is continuous with the side region 32.
  • the angle ⁇ 3 between the first main surface 1 and the side region 32 is substantially 90 °.
  • the side region 32 is continuous with each of the first main surface 1 and the second main surface 2.
  • the stress buffer layer 27 may extend to the side region 32 of the outer peripheral surface 3.
  • silicon carbide semiconductor chip 30 has first main surface 1, second main surface 2, outer peripheral surface 3, inclined surface 5, and sixth main surface 6. Is also good.
  • the sixth main surface 6 is continuous with the inclined surface 5.
  • the sixth main surface 6 is located on the outer peripheral side of the inclined surface 5.
  • the sixth main surface 6 is substantially parallel to the first main surface 1.
  • the outer peripheral surface 3 is continuous with the sixth main surface 6.
  • the outer peripheral surface 3 is located on the outer peripheral side of the sixth main surface 6.
  • the sixth main surface 6 is located between the inclined surface 5 and the outer peripheral surface 3.
  • the stress buffer layer 27 may be in contact with the sixth main surface 6.
  • the stress buffer layer 27 is in contact with, for example, the first main surface 1, the inclined surface 5, and the sixth main surface 6.
  • the resin 8 covers, for example, the first main surface 1, the inclined surface 5, and the sixth main surface 6.
  • the height 112 of the inclined surface 5 is a distance between the sixth main surface 6 and the first main surface 1 in a direction perpendicular to the first main surface 1.
  • the width 111 of the inclined surface 5 is different from the boundary between the inclined surface 5 and the first main surface 1 in the direction parallel to the first main surface 1 and the inclined surface 5 and the sixth main surface 6. And the distance between the boundaries.
  • Silicon carbide semiconductor device 100 according to the second embodiment differs from silicon carbide semiconductor device 100 according to the first embodiment mainly in that inclined surfaces 5 are provided on two opposing sides of a rectangle, Other configurations are the same as those of silicon carbide semiconductor device 100 according to the first embodiment.
  • a description will be given focusing on a configuration different from silicon carbide semiconductor device 100 according to the first embodiment.
  • the inclined surfaces 5 may be provided on two opposing sides of a square. Specifically, the inclined surface 5 may be provided on two opposite sides of the square corner and the square, or may be provided only on two opposite sides of the square. Silicon carbide semiconductor chip 30 may be rectangular when viewed from a direction perpendicular to first main surface 1.
  • the inclined surfaces 5 are provided on two opposing sides of the rectangle. The two opposing sides are the long sides 35 of the rectangle. That is, the inclined surface 5 is provided on the two opposing long sides 35.
  • the inclined surface 5 may be provided on two opposing short sides 36.
  • the inclined surface 5 and the first main surface 1 form the shoulder 4.
  • the shoulder 4 has a first shoulder region 41 and a second shoulder region 42.
  • the second shoulder region 42 is continuous with the first shoulder region 41.
  • the first shoulder region 41 extends in a direction intersecting each of the first direction 101 and the second direction 102.
  • the first shoulder region 41 is inclined with respect to each of the first direction 101 and the second direction 102 when viewed from a direction perpendicular to the first main surface 1.
  • the second shoulder region 42 extends along a direction parallel to the first direction 101.
  • FIG. 8 is a schematic cross-sectional view along the line VIII-VIII in FIG.
  • the line VIII-VIII is a straight line along the diagonal line of silicon carbide semiconductor chip 30 when viewed from a direction perpendicular to first main surface 1.
  • silicon carbide substrate 10 is provided with inclined surface 5 continuing to corner region 31 of outer peripheral surface 3.
  • the inclined surface 5 is continuous with the first main surface 1.
  • the angle ⁇ 2 formed between the first main surface 1 and the inclined surface 5 is larger than 90 °.
  • Angle ⁇ 2 is, for example, not less than 115 ° and not more than 135 °.
  • Angle ⁇ 2 may be, for example, 120 ° or more.
  • Angle ⁇ 2 may be, for example, 130 ° or less.
  • FIG. 9 is a schematic cross-sectional view taken along line IX-IX of FIG.
  • IX-IX line is a straight line that bisects long side 35 of silicon carbide semiconductor chip 30 vertically when viewed from a direction perpendicular to first main surface 1.
  • silicon carbide substrate 10 is provided with inclined surface 5 continuing to side region 32 of outer peripheral surface 3.
  • the angle ⁇ 2 formed between the first main surface 1 and the inclined surface 5 is larger than 90 °.
  • Angle ⁇ 2 is, for example, not less than 115 ° and not more than 135 °.
  • Angle ⁇ 2 may be, for example, 120 ° or more.
  • Angle ⁇ 2 may be, for example, 130 ° or less.
  • width 113 of inclined surface 5 continuing to side region 32 of outer peripheral surface 3 is in a direction parallel to a straight line that vertically divides long side 35 of silicon carbide semiconductor chip 30 into two equal parts.
  • width 111 of inclined surface 5 continuing to corner region 31 of outer peripheral surface 3 is equal to first shoulder region 41 and outer peripheral surface in a direction parallel to a diagonal line of silicon carbide semiconductor chip 30. 3 is the distance between the third corner area 31.
  • the width 113 of the inclined surface 5 connected to the side region 32 of the outer peripheral surface 3 (FIG.
  • the height 114 of the inclined surface 5 connected to the side region 32 of the outer peripheral surface 3 may be smaller than the height 112 of the inclined surface 5 connected to the corner region 31 of the outer peripheral surface 3 (see FIG. 8). .
  • silicon carbide semiconductor device 100 according to the present disclosure has been described by exemplifying a MOSFET having a trench gate, but silicon carbide semiconductor device 100 according to the present disclosure is not limited to this.
  • Silicon carbide semiconductor device 100 according to the present disclosure may be, for example, a planar MOSFET, an IGBT (Insulated Gate Bipolar Transistor), an SBD (Schottky Barrier Diode), a thyristor, a GTO (Gate Turn Off Thyristor), or a PIN diode.
  • IGBT Insulated Gate Bipolar Transistor
  • SBD Schottky Barrier Diode
  • thyristor thyristor
  • GTO Gate Turn Off Thyristor
  • PIN diode PIN diode
  • the n-type is the first conductivity type and the p-type is the second conductivity type.
  • the p-type may be the first conductivity type and the n-type may be the second conductivity type.
  • the concentration of the p-type impurity and the concentration of the n-type impurity in each of the impurity regions can be measured by, for example, SCM (Scanning Capacitance Microscope) or SIMS (Secondary Ion Mass Mass Spectrometry). Further, the above embodiments and modified examples may be combined with each other as long as there is no technical inconsistency.
  • silicon carbide semiconductor chip 30 is covered with resin 8.
  • Moisture that has entered the inside of the resin 8 from the external environment expands at a high temperature to form a space inside.
  • a crack is generated in the resin 8 by applying a stress to the resin 8.
  • the space is depressurized by dew condensation inside the space. Therefore, moisture is drawn from the external environment.
  • the water expands and the space further expands. As a result, cracks formed in the resin 8 elongate.
  • the high temperature is, for example, 150 ° C.
  • the low temperature is, for example, ⁇ 55 ° C.
  • silicon carbide substrate 10 has first main surface 1 in contact with electrode 28, second main surface 2 on the opposite side to first main surface 1, and first main surface.
  • the outer peripheral surface 3 between each of the first and second main surfaces 2 and the distance between the second main surface 2 which is located at the corner of the rectangle, is continuous with the first main surface 1, and approaches the outer peripheral surface 3.
  • the resin 8 covers each of the outer peripheral surface 3, the first main surface 1, and the inclined surface 5.
  • the angle formed between first main surface 1 and inclined surface 5 is greater than 90 °.
  • inclined surface 5 may be located on two opposing sides of a rectangle. Thereby, stress can be reduced at two opposing sides of the square. As a result, peeling of the resin 8 due to stress concentration can be further suppressed.
  • silicon carbide substrate 10 may be rectangular when viewed from a direction perpendicular to first main surface 1.
  • the inclined surface 5 may be provided on two opposing long sides 35 of the rectangle. Thereby, stress can be reduced at the long side 35 of the rectangle.
  • the inclined surface 5 becomes long. Therefore, it is possible to suppress the resin 8 from being separated due to stress concentration as compared with the case where the inclined surface 5 is provided on the short side 36 of the rectangle.
  • the vertical dimension x the horizontal dimension of the chip size and the dimensions of the mounting surface of the mounting copper frame in the sample are shown.
  • the first sample has a chip size of 3 mm ⁇ 3 mm and a dimension of a mounting surface of a mounting copper frame of 14 mm ⁇ 9.5 mm.
  • the second sample has a chip size of 3 mm ⁇ 3 mm and a dimension of a mounting surface of a mounting copper frame of 17 mm ⁇ 10 mm.
  • the third sample has a chip size of 6 mm ⁇ 6 mm and a mounting surface dimension of the mounting copper frame of 14 mm ⁇ 9.5 mm.
  • the fourth sample has a chip size of 6 mm ⁇ 6 mm, and the dimensions of the mounting surface of the mounting copper frame are 17 mm ⁇ 10 mm.
  • the thickness of the chip is from 150 ⁇ m to 200 ⁇ m.
  • two levels were prepared, one in which the inclined surface (groove) of the first embodiment (the structure shown in FIGS. 4 and 5) was provided and one in which the inclined surface (groove) for preventing peeling was not provided.
  • the relationship between the chip size and the dimensions of the mounting surface of the mounting copper frame is not limited to the above example. That is, if the chip size is smaller than the size of the mounting surface of the mounting copper frame other than the sample, the present invention is applicable.
  • the dimension of the mounting surface of the mounting copper frame may be 20 mm ⁇ 14 mm.
  • the dimensions of the mounting surface of the mounting copper frame may be 14 mm ⁇ 9.5 mm, 17 mm ⁇ 10 mm, or 20 mm ⁇ 14 mm.
  • the dimension of the mounting surface of the mounting copper frame may be 20 mm ⁇ 14 mm.
  • the dimension of the mounting surface of the mounting copper frame may be 20 mm ⁇ 14 mm.
  • the dimension of the mounting surface of the mounting copper frame may be 20 mm ⁇ 14 mm.
  • the inclined surface (groove) of the modification of the first embodiment (the structure shown in FIG. 6) or the inclined surface (groove) of the second embodiment (the structure shown in FIGS. 8 and 9) can be provided.
  • Fine peeling that cannot be observed with an ultrasonic microscope can be detected by the following method.
  • a high-temperature and high-humidity test for example, a temperature of 85 ° C. and a humidity of 85%
  • the resin has a peeled or cracked portion, moisture will enter the resin and the chip will malfunction.
  • the presence or absence of resin peeling or cracking is indirectly determined.
  • Reference Signs List 1 1st main surface 2 2nd main surface 3 3 outer peripheral surface 4 4 shoulder 5 5 inclined surface 6 6th main surface 7 5th main surface 8 resin 9 gate trench 10 silicon carbide substrate 11 drift Region, 12 body region, 13 source region, 14 contact region, 15 silicon carbide single crystal substrate, 16 guard ring, 20 silicon carbide epitaxial layer, 21 contact electrode, 22 gate electrode, 23 interlayer insulating film, 24 gate insulating film, 25 Drain electrode, 26 insulating film, 27 stress buffer layer, 28 source electrode, 29 source wiring, 30 silicon carbide semiconductor chip, 31 corner region, 32 side region, 33 third main surface, 34 fourth main surface, 35 long side, 36 ° short side, 40 ° inner area (active area), 41 ° first shoulder area, 42 ° second shoulder area, 50 ° outer peripheral area, 51 ° first outer Area unit, 52 second peripheral region part, 73 the solder layer, 74 a metal frame, 90 a silicon carbide semiconductor device, 91 the side wall surface, 92 the bottom, 100 silicon carbide semiconductor device, 101

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素半導体装置は、炭化珪素半導体チップと、樹脂とを有している。炭化珪素半導体チップは、平面視で四角形である炭化珪素基板と、炭化珪素基板上にある電極とを含んでいる。炭化珪素基板は、電極に接する第１主面と、第１主面と反対側の第２主面と、第１主面および第２主面の各々の間にある外周面と、四角形の角部に位置し、第１主面に連なり、かつ外周面に近づくにつれて第２主面との距離が小さくなるように第１主面に対して傾斜する傾斜面とを有している。樹脂は、第１主面、傾斜面および外周面の各々を覆っている。第１主面と傾斜面とがなす角度は、９０°よりも大きい。

Description

炭化珪素半導体装置
　本開示は、炭化珪素半導体装置に関する。本出願は、２０１８年７月１１日に出願した日本特許出願である特願２０１８－１３１４９５号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　特開２０１４－１３９９６７号公報（特許文献１）には、トレンチ型ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が開示されている。
特開２０１４－１３９９６７号公報
　本開示に係る炭化珪素半導体装置は、炭化珪素半導体チップと、樹脂とを備えている。炭化珪素半導体チップは、平面視で四角形である炭化珪素基板と、炭化珪素基板上にある電極とを含んでいる。炭化珪素基板は、電極に接する第１主面と、第１主面と反対側の第２主面と、第１主面および第２主面の各々の間にある外周面と、四角形の角部に位置し、第１主面に連なり、かつ外周面に近づくにつれて第２主面との距離が小さくなるように第１主面に対して傾斜する傾斜面とを有している。樹脂は、第１主面、傾斜面および外周面の各々を覆っている。第１主面と傾斜面とがなす角度は、９０°よりも大きい。
　本開示に係る炭化珪素半導体装置は、炭化珪素半導体チップと、樹脂とを備えている。炭化珪素半導体チップは、平面視で四角形である炭化珪素基板と、炭化珪素基板上にある電極とを含んでいる。炭化珪素基板は、電極に接する第１主面と、第１主面と反対側の第２主面と、第１主面および第２主面の各々の間にある外周面と、四角形の対向する２辺とに位置し、第１主面に連なり、かつ外周面に近づくにつれて第２主面との距離が小さくなるように第１主面に対して傾斜する傾斜面とを有している。樹脂は、第１主面、傾斜面および外周面の各々を覆っている。第１主面と傾斜面とがなす角度は、９０°よりも大きい。
　本開示に係る炭化珪素半導体装置は、炭化珪素半導体チップと、樹脂とを備えている。炭化珪素半導体チップは、平面視で四角形である炭化珪素基板と、炭化珪素基板上にある電極とを含んでいる。炭化珪素基板は、電極に接する第１主面と、第１主面と反対側の第２主面と、第１主面および第２主面の各々の間にある外周面と、四角形の角部と四角形の対向する２辺とに位置し、第１主面に連なり、かつ外周面に近づくにつれて第２主面との距離が小さくなるように第１主面に対して傾斜する傾斜面とを有している。樹脂は、第１主面、傾斜面および外周面の各々を覆っている。第１主面と傾斜面とがなす角度は、９０°よりも大きい。
図１は、第１実施形態に係る炭化珪素半導体装置の構成を示す縦断面模式図である。 図２は、第１実施形態に係る炭化珪素半導体チップの構成を示す平面模式図である。 図３は、図２のＩＩＩ－ＩＩＩ線に沿った断面模式図である。 図４は、図２のＩＶ－ＩＶ線に沿った断面模式図である。 図５は、図２のＶ－Ｖ線に沿った断面模式図である。 図６は、第１実施形態に係る炭化珪素半導体チップの変形例の構成を示す断面模式図である。 図７は、第２実施形態に係る炭化珪素半導体チップの構成を示す平面模式図である。 図８は、図７のＶＩＩＩ－ＶＩＩＩ線に沿った断面模式図である。 図９は、図７のＩＸ－ＩＸ線に沿った断面模式図である。
　［本開示の実施形態の概要］
　まず、本開示の実施形態の概要について説明する。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”－”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
　（１）本開示に係る炭化珪素半導体装置１００は、炭化珪素半導体チップ３０と、樹脂８とを備えている。炭化珪素半導体チップ３０は、平面視で四角形である炭化珪素基板１０と、炭化珪素基板１０上にある電極２８とを含んでいる。炭化珪素基板１０は、電極２８に接する第１主面１と、第１主面１と反対側の第２主面２と、第１主面１および第２主面２の各々の間にある外周面３と、四角形の角部に位置し、第１主面１に連なり、かつ外周面３に近づくにつれて第２主面２との距離が小さくなるように第１主面１に対して傾斜する傾斜面５とを有している。樹脂８は、第１主面１、傾斜面５および外周面３の各々を覆っている。第１主面１と傾斜面５とがなす角度は、９０°よりも大きい。
　（２）本開示に係る炭化珪素半導体装置１００は、炭化珪素半導体チップ３０と、樹脂８とを備えている。炭化珪素半導体チップ３０は、平面視で四角形である炭化珪素基板１０と、炭化珪素基板１０上にある電極２８とを含んでいる。炭化珪素基板１０は、電極２８に接する第１主面１と、第１主面１と反対側の第２主面２と、第１主面１および第２主面２の各々の間にある外周面３と、四角形の対向する２辺に位置し、第１主面１に連なり、かつ外周面３に近づくにつれて第２主面２との距離が小さくなるように第１主面１に対して傾斜する傾斜面５とを有している。樹脂８は、第１主面１、傾斜面５および外周面３の各々を覆っている。第１主面１と傾斜面５とがなす角度は、９０°よりも大きい。
　（３）上記（２）に係る炭化珪素半導体装置１００において、四角形は、長方形であってもよい。対向する２辺は、長方形の長辺３５であってもよい。
　（４）本開示に係る炭化珪素半導体装置１００は、炭化珪素半導体チップ３０と、樹脂８とを備えている。炭化珪素半導体チップ３０は、平面視で四角形である炭化珪素基板１０と、炭化珪素基板１０上にある電極２８とを含んでいる。炭化珪素基板１０は、電極２８に接する第１主面１と、第１主面１と反対側の第２主面２と、第１主面１および第２主面２の各々の間にある外周面３と、四角形の角部と四角形の対向する２辺とに位置し、第１主面１に連なり、かつ外周面３に近づくにつれて第２主面２との距離が小さくなるように第１主面１に対して傾斜する傾斜面５とを有している。樹脂８は、第１主面１、傾斜面５および外周面３の各々を覆っている。第１主面１と傾斜面５とがなす角度は、９０°よりも大きい。
　（５）上記（４）に係る炭化珪素半導体装置１００において、四角形は、長方形であってもよい。対向する２辺は、長方形の長辺３５であってもよい。
　［本開示の実施形態の詳細］
　以下、実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
　（第１実施形態）
　まず、第１実施形態に係る炭化珪素半導体装置１００の構成について説明する。
　図１に示されるように、第１実施形態に係る炭化珪素半導体装置１００は、炭化珪素半導体チップ３０と、樹脂８と、金属フレーム７４と、はんだ層７３とを主に有している。金属フレーム７４は、たとえば銅フレームである。当該銅フレームには、ニッケルが鍍金されても良い。炭化珪素半導体チップ３０は、はんだ層７３を介して金属フレーム７４上に設けられている。別の観点から言えば、はんだ層７３は、炭化珪素半導体チップ３０と金属フレーム７４との間に位置している。樹脂８は、炭化珪素半導体チップ３０と、はんだ層７３とを覆っている。
　炭化珪素半導体チップ３０は、第３主面３３と、第４主面３４とを有している。第４主面３４は、第３主面３３と反対側にある。炭化珪素半導体チップ３０は、第４主面３４においてはんだ層７３に接している。樹脂８は、炭化珪素半導体チップ３０の第３主面３３を覆っている。樹脂８は、はんだ層７３および金属フレーム７４に接している。炭化珪素半導体チップ３０は、炭化珪素基板１０（図３参照）を有している。炭化珪素半導体チップ３０への電流等の供給は、図示しないワイヤー等を介して行われる。
　図２は、炭化珪素基板１０の構成を示す平面模式図である。図２に示されるように、炭化珪素基板１０は、内部領域４０（活性領域４０）と、外周領域５０とを有している。図２に示されるように、第１主面１に対して垂直な方向から見て、外周領域５０は、活性領域４０を取り囲んでいる。図２に示されるように、第１主面１に対して垂直な方向から見て、傾斜面５は、炭化珪素基板１０の角部に設けられている。具体的には、傾斜面５は、外周領域５０の角部に設けられている。外周領域５０は、第１外周領域部５１と、第２外周領域部５２とを有する。第１外周領域部５１は、活性領域４０に接する。第２外周領域部５２は、第１外周領域部５１の外側に位置している。炭化珪素基板１０の外周面３は、角領域３１と、辺領域３２とを有している。辺領域３２は、長辺３５と、短辺３６とを有している。
　第２外周領域部５２は、第１外周領域部５１を取り囲んでいる。第２外周領域部５２は、炭化珪素基板１０の傾斜面５を構成する。第１外周領域部５１には、たとえばガードリング１６（図４参照）が設けられている。ガードリング１６は、活性領域４０を取り囲んでいる。第２外周領域部５２には、傾斜面５が設けられている。図２に示されるように、第１主面１に対して垂直な方向から見て（平面視において）、炭化珪素基板１０は、たとえば四角形である。同様に、平面視において、炭化珪素半導体チップ３０は、たとえば四角形である。第１主面１に対して垂直な方向から見て、傾斜面５は、四角形の角部に位置している。第１主面１に対して垂直な方向から見て、傾斜面５は、炭化珪素基板１０の対角線上に位置している。傾斜面５と第１主面１との境界は、肩部４を構成する。肩部４は、外周面３の辺領域３２に連なっている。第１主面１に対して垂直な方向から見て、肩部４は、第１方向１０１および第２方向１０２の各々に対して交差する方向に延在している。別の観点から言えば、第１主面１に対して垂直な方向から見て、肩部４は、第１方向１０１および第２方向１０２の各々に対して傾斜している。
　図３は、図２のＩＩＩ－ＩＩＩ線に沿った断面模式図である。図３に示されるように、活性領域４０には、炭化珪素半導体素子９０が設けられている。炭化珪素半導体素子９０は、たとえばＭＯＳＦＥＴである。炭化珪素半導体素子９０は、炭化珪素基板１０と、ゲート絶縁膜２４と、ゲート電極２２と、層間絶縁膜２３と、ソース電極２８と、ドレイン電極２５とを有している。なお図２においては、傾斜面５が設けられた炭化珪素基板１０のみを記載しており、ゲート絶縁膜２４と、ゲート電極２２と、層間絶縁膜２３と、応力緩衝層２７と、ソース電極２８と、ドレイン電極２５とは省略されている。
　炭化珪素基板１０は、炭化珪素単結晶基板１５と、炭化珪素単結晶基板１５上にある炭化珪素エピタキシャル層２０とを含んでいる。炭化珪素基板１０は、第１主面１と、第２主面２とを有している。第２主面２は、第１主面１と反対側にある。炭化珪素エピタキシャル層２０は第１主面１を構成する。炭化珪素単結晶基板１５は第２主面２を構成する。炭化珪素単結晶基板１５および炭化珪素エピタキシャル層２０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板１５は、たとえば窒素（Ｎ）などのｎ型不純物を含みｎ型（第１導電型）を有する。
　第１主面１は、たとえば（０００－１）面である。第１主面１は、たとえば（０００－１）面に対してオフ方向に８°以下のオフ角だけ傾斜した面であってもよい。オフ方向は、たとえば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、たとえば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。
　第１主面１が（０００－１）面である場合、第１方向１０１は、たとえば＜１１－２０＞方向である。第１主面１が（０００－１）面に対して傾斜している場合、第１方向１０１は、＜１１－２０＞方向が第１主面１に投影された方向である。同様に、第１主面１が（０００－１）面である場合、第２方向１０２は、たとえば＜１－１００＞方向である。第１主面１が（０００－１）面に対して傾斜している場合、第２方向１０２は、＜１－１００＞方向が第１主面１に投影された方向である。第１主面１は、第１方向１０１および第２方向１０２の各々に沿って延在している。
　炭化珪素エピタキシャル層２０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１４とを主に有している。ドリフト領域１１は、炭化珪素単結晶基板１５上に設けられている。ドリフト領域１１は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１が含むｎ型不純物の濃度は、炭化珪素単結晶基板１５が含むｎ型不純物の濃度よりも低くてもよい。
　ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１２のｐ型不純物の濃度は、ドリフト領域１１のｎ型不純物の濃度よりも高くてもよい。ボディ領域１２は、第１主面１および第２主面２の各々から離間している。
　ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、第１主面１を構成している。ソース領域１３のｎ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高くてもよい。ソース領域１３のｎ型不純物の濃度は、たとえば１×１０19ｃｍ-3程度である。
　コンタクト領域１４は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１４のｐ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高くてもよい。コンタクト領域１４は、ソース領域１３を貫通し、ボディ領域１２に接している。コンタクト領域１４は、第１主面１を構成する。コンタクト領域１４のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
　図３に示されるように、第１主面１には、ゲートトレンチ９が設けられている。ゲートトレンチ９は、側壁面９１と、底部９２とにより構成されている。側壁面９１は、第１主面１に連なっている。底部９２は、側壁面９１に連なっている。側壁面９１は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っている。別の観点から言えば、側壁面９１は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されている。底部９２は、ドリフト領域１１にある。別の観点から言えば、底部９２は、ドリフト領域１１によって構成されている。底部９２は、たとえば第２主面２と平行な平面である。側壁面９１と底部９２とがなす角度θ１は、たとえば１１５°以上１３５°以下である。角度θ１は、たとえば１２０°以上であってもよい。角度θ１は、たとえば１３０°以下であってもよい。
　ゲート絶縁膜２４は、たとえば酸化膜である。ゲート絶縁膜２４は、たとえば二酸化珪素を含む材料により構成されている。ゲート絶縁膜２４は、ゲートトレンチ９の側壁面９１および底部９２の各々に接する。ゲート絶縁膜２４は、底部９２においてドリフト領域１１と接している。ゲート絶縁膜２４は、側壁面９１において、ソース領域１３、ボディ領域１２およびドリフト領域１１と接している。ゲート絶縁膜２４は、第１主面１においてソース領域１３と接していてもよい。
　ゲート電極２２は、ゲート絶縁膜２４上に設けられている。ゲート電極２２は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極２２は、ゲートトレンチ９の内部に配置されている。ゲート電極２２は、ドリフト領域１１、ボディ領域１２およびソース領域１３に対向している。
　ソース電極２８は、第１主面１に接している。ソース電極２８は、コンタクト電極２１と、ソース配線２９とを有する。ソース配線２９は、コンタクト電極２１上に設けられている。コンタクト電極２１は、第１主面１において、ソース領域１３に接している。コンタクト電極２１は、第１主面１において、コンタクト領域１４に接していてもよい。コンタクト電極２１は、たとえばＴｉ（チタン）と、Ａｌ（アルミニウム）と、Ｓｉ（シリコン）とを含む材料から構成されている。コンタクト電極２１は、ソース領域１３とオーミック接合している。コンタクト電極２１は、コンタクト領域１４とオーミック接合していてもよい。
　ドレイン電極２５は、第２主面２に接する。ドレイン電極２５は、第２主面２において炭化珪素単結晶基板１５に接している。ドレイン電極２５は、ドリフト領域１１と電気的に接続されている。ドレイン電極２５は、たとえばＮｉＳｉ（ニッケルシリコン）またはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む材料から構成されている。
　層間絶縁膜２３は、ゲート電極２２およびゲート絶縁膜２４の各々に接して設けられている。層間絶縁膜２３は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜２３は、ゲート電極２２とソース電極２８とを電気的に絶縁している。層間絶縁膜２３の一部は、ゲートトレンチ９の内部に設けられていてもよい。ソース配線２９は、層間絶縁膜２３を覆っていてもよい。ソース配線２９は、たとえばＡｌを含む材料により構成されている。
　図４は、図２のＩＶ－ＩＶ線に沿った断面模式図である。図２に示されるように、ＩＶ－ＩＶ線は、第１主面１に垂直な方向から見た場合において、炭化珪素半導体チップ３０の対角線に沿った直線である。図４に示されるように、外周面３の角領域３１は、第２主面２に連なっている。傾斜面５は、第１主面１に連なっている。外周面３の角領域３１は、傾斜面５に連なっている。傾斜面５は、第１主面１および外周面３の各々に対して交差する方向に延在している。傾斜面５は、外周面３に近づくにつれて第２主面２との距離が小さくなるように第１主面１に対して傾斜している。第１主面１と傾斜面５とがなす角度θ２は、９０°よりも大きい。角度θ２は、たとえば１１５°以上１３５°以下である。角度θ２は、たとえば１２０°以上であってもよい。角度θ２は、たとえば１３０°以下であってもよい。第１主面１に対して垂直な方向において、外周面３は、第１主面１および第２主面２の各々の間にある。
　傾斜面５は、たとえば熱エッチングにより形成することができる。具体的には、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素（Ｃｌ2）、三塩化ホウ素（ＢＣｌ3）、ＳＦ6または四フッ化炭素（ＣＦ4）を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。熱エッチングにより、炭化珪素基板１０に傾斜面５が形成される。この場合、第１主面１は、（０００－１）面または（０００－１）面に対して８°以下のオフ角だけオフ方向に傾斜した面である。傾斜面５およびゲートトレンチ９が同時に形成されてもよい。
　図４に示されるように、外周領域５０において、炭化珪素基板１０は、ガードリング１６とドリフト領域１１とを有している。ガードリング１６は、たとえばアルミニウム（Ａｌ）またはホウ素（Ｂ）などのｐ型不純物を含み、ｐ型（第２導電型）を有する。外周領域５０におけるドリフト領域１１は、活性領域４０におけるドリフト領域１１と連なっている。外周領域５０におけるドリフト領域１１は、傾斜面５を構成している。傾斜面５は、ドリフト領域１１により構成されている。傾斜面５は、ガードリング１６よりも外周側に位置している。傾斜面５は、第２外周領域部５２に設けられている。図４に示す断面において、第２外周領域部５２の幅は、たとえば２０μｍ以下である。第２外周領域部５２は、外周面３を含んでいる。傾斜面５は、ガードリング１６と外周面３との間に位置している。ガードリング１６は、ボディ領域１２よりも外周側に位置している。ガードリング１６は、ボディ領域１２と、傾斜面５との間に位置している。
　絶縁膜２６は、第１主面１において、ボディ領域１２およびガードリング１６の各々に接している。絶縁膜２６は、たとえば二酸化珪素を含む材料から構成されている。絶縁膜２６は、傾斜面５よりも内周側に位置していてもよい。絶縁膜２６は、傾斜面５から離間していてもよい。応力緩衝層２７は、絶縁膜２６上に設けられている。応力緩衝層２７は、たとえばポリイミドを含む材料から構成されている。応力緩衝層２７は、たとえばポリエーテルイミド、ポリベンゾオキサゾールなどを含む材料であってもよい。
　応力緩衝層２７は、傾斜面５および第１主面１の各々に接している。別の観点から言えば、応力緩衝層２７は、傾斜面５および第１主面１の各々においてドリフト領域１１に接していてもよい。応力緩衝層２７は、傾斜面５に接する面とは反対側の第５主面７を有している。第５主面７は、第１主面１および外周面３の各々に対して傾斜している。第５主面７は、傾斜面５と平行であってもよい。樹脂８は、第１主面１と、傾斜面５と、外周面３とを覆っている。樹脂８は、応力緩衝層２７に接している。樹脂８は、第５主面７および第３主面３３の各々において、応力緩衝層２７に接している。樹脂８は、傾斜面５に接していてもよい。樹脂８は、活性領域４０および外周領域５０の各々を覆っている。樹脂８は、ソース配線２９に接していてもよい。
　図４に示されるように、樹脂８は、外周面３の角領域３１に接している。樹脂８は、外周面３の角領域３１において、ドリフト領域１１に接していてもよい。樹脂８は、炭化珪素単結晶基板１５に接していてもよい。樹脂８は、ドレイン電極２５に接していてもよい。樹脂８は、炭化珪素半導体チップ３０を封止するための樹脂８である。樹脂８は、たとえばエポキシ樹脂がエポキシ樹脂に限定されない。樹脂８は、たとえばフェノール樹脂、マレイミド樹脂等の耐熱性の有機樹脂、ポリマー成分中に無機ナノ粒子を均一に単分散させた樹脂ナノコンポジット樹脂などであってもよい。
　図４に示されるように、傾斜面５の高さ１１２は、たとえば０．１μｍ以上５０μｍ以下である。傾斜面５の高さ１１２の上限は、特に限定されないが、たとえば１０μｍ以下であってもよいし、２０μｍ以下であってもよい。傾斜面５の高さの下限は、特に限定されないが、たとえば１０μｍ以上であってもよいし、２０μｍ以上であってもよい。なお、傾斜面５の高さ１１２は、第１主面１に対して垂直な方向における、傾斜面５と外周面３の角領域３１との境界と、第１主面１との間の距離である。
　図４に示されるように、傾斜面５の幅１１１は、たとえば０．１μｍ以上５０μｍ以下である。傾斜面５の幅１１１の上限は、特に限定されないが、たとえば１０μｍ以下であってもよいし、２０μｍ以下であってもよい。傾斜面５の幅１１１の下限は、特に限定されないが、たとえば１０μｍ以上であってもよいし、２０μｍ以上であってもよい。なお、傾斜面５の幅１１１は、図４の断面において、第１主面１に対して平行な方向における、傾斜面５と第１主面１との境界と、外周面３の角領域３１との間の距離である。
　図４に示されるように、傾斜面５の幅１１１を傾斜面５の高さ１１２で除した値は、たとえば０．２５以上２以下である。傾斜面５の幅１１１を傾斜面５の高さ１１２で除した値の上限は、特に限定されないが、たとえば１以下であってもよいし、１．５以下であってもよい。傾斜面５の幅１１１を傾斜面５の高さ１１２で除した値の下限は、特に限定されないが、たとえば０．５以上であってもよいし、０．７５以上であってもよい。
　図５は、図２のＶ－Ｖ線に沿った断面模式図である。図２に示されるように、Ｖ－Ｖ線は、第１主面１に垂直な方向から見た場合において、炭化珪素半導体チップ３０の長辺３５を垂直に二等分する直線である。図５に示されるように、炭化珪素基板１０に外周面３の辺領域３２には、傾斜面５が設けられていなくてもよい。第１主面１は、辺領域３２に連なっている。第１主面１と、辺領域３２とがなす角度θ３は、ほぼ９０°である。辺領域３２は、第１主面１および第２主面２の各々に連なっている。応力緩衝層２７は、外周面３の辺領域３２まで延在していてもよい。
　次に、第１実施形態に係る炭化珪素半導体装置１００の変形例の構成について説明する。
　図６に示されるように、炭化珪素半導体チップ３０は、第１主面１と、第２主面２と、外周面３と、傾斜面５と、第６主面６とを有していてもよい。第６主面６は、傾斜面５に連なっている。第６主面６は、傾斜面５よりも外周側に位置している。第６主面６は、第１主面１とほぼ平行である。外周面３は、第６主面６に連なっている。外周面３は、第６主面６よりも外周側に位置している。第６主面６は、傾斜面５と外周面３との間に位置している。
　応力緩衝層２７は、第６主面６に接していてもよい。応力緩衝層２７は、たとえば第１主面１と、傾斜面５と、第６主面６とに接している。樹脂８は、たとえば第１主面１と、傾斜面５と、第６主面６とを覆っている。この場合、傾斜面５の高さ１１２は、第１主面１に対して垂直な方向における、第６主面６と、第１主面１との間の距離である。傾斜面５の幅１１１は、図６の断面において、第１主面１に対して平行な方向における、傾斜面５と第１主面１との境界と、傾斜面５と第６主面６と境界の間の距離である。
　（第２実施形態）
　次に、第２実施形態に係る炭化珪素半導体装置１００の構成について説明する。第２実施形態に係る炭化珪素半導体装置１００は、傾斜面５が、四角形の対向する２辺に設けられている構成において、第１実施形態に係る炭化珪素半導体装置１００と主に異なっており、その他の構成については、第１実施形態に係る炭化珪素半導体装置１００と同様である。以下、第１実施形態に係る炭化珪素半導体装置１００と異なる構成を中心に説明する。
　図７に示されるように、傾斜面５は、四角形の対向する２辺に設けられていてもよい。具体的には、傾斜面５は、四角形の角部と四角形の対向する２辺に設けられていてもよいし、四角形の対向する２辺のみに設けられていてもよい。第１主面１に対して垂直な方向から見て、炭化珪素半導体チップ３０は、長方形であってもよい。傾斜面５は、長方形の対向する２辺に設けられる。対向する２辺は、長方形の長辺３５である。つまり、傾斜面５は、対向する２つの長辺３５に設けられている。傾斜面５は、対向する２つの短辺３６に設けられていてもよい。
　図７に示されるように、傾斜面５と第１主面１とは肩部４を構成する。肩部４は、第１肩領域４１と、第２肩領域４２とを有している。第２肩領域４２は、第１肩領域４１に連なっている。第１主面１に対して垂直な方向から見て、第１肩領域４１は、第１方向１０１および第２方向１０２の各々に対して交差する方向に延在している。別の観点から言えば、第１主面１に対して垂直な方向から見て、第１肩領域４１は、第１方向１０１および第２方向１０２の各々に対して傾斜している。第１主面１に対して垂直な方向から見て、第２肩領域４２は、第１方向１０１に平行な方向に沿って延在している。
　図８は、図７のＶＩＩＩ－ＶＩＩＩ線に沿った断面模式図である。図７に示されるように、ＶＩＩＩ－ＶＩＩＩ線は、第１主面１に垂直な方向から見た場合において、炭化珪素半導体チップ３０の対角線に沿った直線である。図８に示されるように、炭化珪素基板１０には、外周面３の角領域３１に連なる傾斜面５が設けられている。傾斜面５は、第１主面１に連なっている。第１主面１と傾斜面５とがなす角度θ２は、９０°よりも大きい。角度θ２は、たとえば１１５°以上１３５°以下である。角度θ２は、たとえば１２０°以上であってもよい。角度θ２は、たとえば１３０°以下であってもよい。
　図９は、図７のＩＸ－ＩＸ線に沿った断面模式図である。図９に示されるように、ＩＸ－ＩＸ線は、第１主面１に垂直な方向から見た場合において、炭化珪素半導体チップ３０の長辺３５を垂直に二等分する直線である。図９に示されるように、炭化珪素基板１０には、外周面３の辺領域３２に連なる傾斜面５が設けられている。第１主面１と傾斜面５とがなす角度θ２は、９０°よりも大きい。角度θ２は、たとえば１１５°以上１３５°以下である。角度θ２は、たとえば１２０°以上であってもよい。角度θ２は、たとえば１３０°以下であってもよい。
　図７および図９に示されるように、外周面３の辺領域３２に連なる傾斜面５の幅１１３は、炭化珪素半導体チップ３０の長辺３５を垂直に二等分する直線に平行な方向における、第２肩領域４２と、外周面３の辺領域３２との間の距離である。図７および図８に示されるように、外周面３の角領域３１に連なる傾斜面５の幅１１１は、炭化珪素半導体チップ３０の対角線に平行な方向における、第１肩領域４１と、外周面３の角領域３１との間の距離である。外周面３の辺領域３２に連なる傾斜面５の幅１１３（図９）は、外周面３の角領域３１に連なる傾斜面５の幅１１１（図８参照）よりも小さくてもよい。外周面３の辺領域３２に連なる傾斜面５の高さ１１４（図９参照）は、外周面３の角領域３１に連なる傾斜面５の高さ１１２（図８参照）よりも小さくてもよい。
　なお上記においては、トレンチゲートを有するＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置１００を説明したが、本開示に係る炭化珪素半導体装置１００はこれに限定されない。本開示に係る炭化珪素半導体装置１００は、たとえば平面型ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ　Ｔｕｒｎ　Ｏｆｆ　ｔｈｙｒｉｓｔｏｒ）、ＰｉＮダイオード等であってもよい。
　また上記においては、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。また上記各不純物領域におけるｐ型不純物の濃度およびｎ型不純物の濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ　Ｃａｐａｃｉｔａｎｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。さらに上記各実施形態および変形例は、技術的に矛盾しない限りにおいて互いに組み合わされてもよい。
　次に、本開示に係る炭化珪素半導体装置１００の作用効果について説明する。
　一般的に炭化珪素半導体チップ３０は樹脂８によって覆われている。外部環境から樹脂８の内部に入り込んだ水分は、高温下において膨張して内部に空間を形成する。これにより、樹脂８に応力がかかることで、樹脂８にクラックが発生する。次に、低温下においては、空間の内部が結露することで、空間が減圧状態になる。そのため、外部環境から水分が引き込まれる。次に、高温下になると、水分が膨張して空間がさらに拡大する。結果として、樹脂８に形成されたクラックが伸長する。以上のように、炭化珪素半導体装置１００が、高温と低温とが交互に繰り返される環境化に配置されると、炭化珪素半導体チップ３０上の樹脂８が剥離する場合がある（ポップコーン現象）。上記において、高温は、たとえば１５０℃である。低温は、たとえば－５５℃である。
　本開示に係る炭化珪素半導体装置１００によれば、炭化珪素基板１０は、電極２８に接する第１主面１と、第１主面１と反対側の第２主面２と、第１主面１および第２主面２の各々の間にある外周面３と、四角形の角部に位置し、第１主面１に連なり、かつ外周面３に近づくにつれて第２主面２との距離が小さくなるように第１主面１に対して傾斜する傾斜面５とを有している。樹脂８は、外周面３、第１主面１および傾斜面５の各々を覆っている。第１主面１と傾斜面５とがなす角度は、９０°よりも大きい。最も応力が集中しやすい炭化珪素半導体チップ３０の角部における第１主面１と傾斜面５とがなす角度を鈍角化することにより、第１主面１と傾斜面５との境界における応力を低減することができる。結果として、応力集中によって樹脂８が剥離することを抑制することができる。
　また本開示に係る炭化珪素半導体装置１００において、傾斜面５は、四角形の対向する２辺に位置していてもよい。これにより、四角形の対向する２辺において応力を低減することができる。結果として、応力集中によって樹脂８が剥離することをさらに抑制することができる。
　さらに本開示に係る炭化珪素半導体装置１００において、第１主面１に対して垂直な方向から見て、炭化珪素基板１０は、長方形であってもよい。傾斜面５は、長方形の対向する２つの長辺３５に設けられていてもよい。これにより、長方形の長辺３５において応力を低減することができる。長方形の長辺３５に傾斜面５が設けられている場合は、傾斜面５が長くなる。そのため、長方形の短辺３６に傾斜面５が設けられている場合よりも応力集中によって樹脂８が剥離することを抑制することができる。
　（サンプル準備）
　以下のサンプルを用いて、樹脂の剥離抑制効果の確認実験を行った。サンプルにおけるチップサイズの縦寸法×横寸法と実装用銅フレームの実装面の寸法を示す。第１のサンプルは、チップサイズが３ｍｍ×３ｍｍ、実装用銅フレームの実装面の寸法１４ｍｍ×９．５ｍｍである。第２のサンプルは、チップサイズが３ｍｍ×３ｍｍ、実装用銅フレームの実装面の寸法１７ｍｍ×１０ｍｍである。第３のサンプルは、チップサイズが６ｍｍ×６ｍｍ、実装用銅フレームの実装面の寸法１４ｍｍ×９．５ｍｍである。第４のサンプルは、チップサイズが６ｍｍ×６ｍｍ、実装用銅フレームの実装面の寸法は１７ｍｍ×１０ｍｍである。チップの厚みは、１５０μｍから２００μｍである。これらのサンプルにおいて第１実施形態（図４、５に示す構造）の傾斜面（溝）を設けたものと、剥離抑制用の傾斜面（溝）を設けていないものの２水準を準備した。
　なおチップサイズと実装用銅フレームの実装面の寸法との関係は、上記の例に限られない。つまり、サンプルの他にもチップサイズが実装用銅フレームの実装面の寸法よりも小さければ適用可能である。例えばチップサイズが３ｍｍ×３ｍｍであれば、実装用銅フレームの実装面の寸法が２０ｍｍ×１４ｍｍでも良い。チップサイズが５ｍｍ×６ｍｍの場合は、実装用銅フレームの実装面の寸法が１４ｍｍ×９．５ｍｍまたは１７ｍｍ×１０ｍｍまたは２０ｍｍ×１４ｍｍでも良い。チップサイズが６ｍｍ×６ｍｍの場合は、実装用銅フレームの実装面の寸法が２０ｍｍ×１４ｍｍでも良い。チップサイズが１０ｍｍ×１２ｍｍの場合は、実装用銅フレームの実装面の寸法が２０ｍｍ×１４ｍｍでも良い。チップサイズが１２ｍｍ×１２ｍｍの場合は、実装用銅フレームの実装面の寸法が２０ｍｍ×１４ｍｍでも良い。さらに、第１実施形態の変形例（図６に示す構造）の傾斜面（溝）あるいは第２実施形態（図８、９に示す構造）の傾斜面（溝）を設けることもできる。
　（実験方法）
　高温と低温とが交互に繰り返される環境化でのサイクル試験の前と後の状態を、超音波プローブを用いた超音波顕微鏡を用いて観察することにより、樹脂の剥離の有無を確認することが可能である。樹脂とチップ上面との間および樹脂とフレーム面との間の密着状態を観察することで、剥離発生の有無の判断をすることができる。まず、高温（１５０℃）と低温側（－５５℃）との温度サイクルが、１０００回、より望ましくは５０００回繰り返される。その後、超音波の反射、透過分析に基づいて、剥離の発生の有無が判断される。横方向寸法１００μｍ程度の剥離の発生を良否判断の基準としている。
　また、超音波顕微鏡で観察できない微小剥離は、以下の方法で検知することが可能である。まず、サイクル試験の途中またはサイクル試験後に高温高湿試験（例えば温度８５℃、湿度８５％）が行われる。樹脂に剥離または亀裂部があると、水分が樹脂内部に侵入し、チップが動作不良となる。チップの動作不良を検知することで、樹脂の剥離または亀裂部の有無が間接的に判断される。
　（実験結果）
　剥離抑制対策がなされていないサンプルにおいては、１０００回未満の温度サイクルで剥離が発生し、サイクル試験後の高温高湿試験でも動作不良が発生した。特に、チップ角部においては、５００回未満の温度サイクルで剥離が発生するという特徴が確認されている。一方、溝構造が形成されているサンプルにおいては、１０００回以上でもチップの角部、辺部に剥離はなく、また、サイクル試験後の高温高湿試験でも良好な動作が確認された。同様の効果は、より厳しい高温側（１７５℃）と低温側（－５５℃）での試験回数５０００回のサイクル試験と、サイクル試験後の高温高湿試験後でも確認された。
　剥離抑制対策がなされていないサンプルについては、チップサイズが大きく、また、実装面の寸法が小さくなる場合に、サイクル試験での剥離発生が早く起こる傾向が確認された。また、チップサイズと実装面の比率が大きい方が、剥離発生が早く起こる傾向が確認された（なお今回の場合、チップ面積／実装面の面積の比率は、最小が３％である、最大が５１％である）。剥離抑制対策ありのサンプルについては、上述のチップサイズ、実装面の寸法いずれの場合であっても、試験回数５０００回のサイクル試験と、サイクル試験後の高温高湿試験後とにおいて、樹脂の剥離が発生していないことが確認された。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１　第１主面、２　第２主面、３　外周面、４　肩部、５　傾斜面、６　第６主面、７　第５主面、８　樹脂、９　ゲートトレンチ、１０　炭化珪素基板、１１　ドリフト領域、１２　ボディ領域、１３　ソース領域、１４　コンタクト領域、１５　炭化珪素単結晶基板、１６　ガードリング、２０　炭化珪素エピタキシャル層、２１　コンタクト電極、２２　ゲート電極、２３　層間絶縁膜、２４　ゲート絶縁膜、２５　ドレイン電極、２６　絶縁膜、２７　応力緩衝層、２８　ソース電極、２９　ソース配線、３０　炭化珪素半導体チップ、３１　角領域、３２　辺領域、３３　第３主面、３４　第４主面、３５　長辺、３６　短辺、４０　内部領域（活性領域）、４１　第１肩領域、４２　第２肩領域、５０　外周領域、５１　第１外周領域部、５２　第２外周領域部、７３　はんだ層、７４　金属フレーム、９０　炭化珪素半導体素子、９１　側壁面、９２　底部、１００　炭化珪素半導体装置、１０１　第１方向、１０２　第２方向。

Claims (5)

  1. 　炭化珪素半導体チップを備え、
    　前記炭化珪素半導体チップは、平面視で四角形である炭化珪素基板と、前記炭化珪素基板上にある電極とを含み、
    　前記炭化珪素基板は、
    　　前記電極に接する第１主面と、
    　　前記第１主面と反対側の第２主面と、
    　　前記第１主面および前記第２主面の各々の間にある外周面と、
    　　前記四角形の角部に位置し、前記第１主面に連なり、かつ前記外周面に近づくにつれて前記第２主面との距離が小さくなるように前記第１主面に対して傾斜する傾斜面とを有し、さらに、
    　前記第１主面、前記傾斜面および前記外周面の各々を覆う樹脂を備え、
    　前記第１主面と前記傾斜面とがなす角度は、９０°よりも大きい、炭化珪素半導体装置。
  2. 　炭化珪素半導体チップを備え、
    　前記炭化珪素半導体チップは、平面視で四角形である炭化珪素基板と、前記炭化珪素基板上にある電極とを含み、
    　前記炭化珪素基板は、
    　　前記電極に接する第１主面と、
    　　前記第１主面と反対側の第２主面と、
    　　前記第１主面および前記第２主面の各々の間にある外周面と、
    　　前記四角形の対向する２辺に位置し、前記第１主面に連なり、かつ前記外周面に近づくにつれて前記第２主面との距離が小さくなるように前記第１主面に対して傾斜する傾斜面とを有し、さらに、
    　前記第１主面、前記傾斜面および前記外周面の各々を覆う樹脂を備え、
    　前記第１主面と前記傾斜面とがなす角度は、９０°よりも大きい、炭化珪素半導体装置。
  3. 　前記四角形は、長方形であり、
    　前記対向する２辺は、前記長方形の長辺である、請求項２に記載の炭化珪素半導体装置。
  4. 　炭化珪素半導体チップを備え、
    　前記炭化珪素半導体チップは、平面視で四角形である炭化珪素基板と、前記炭化珪素基板上にある電極とを含み、
    　前記炭化珪素基板は、
    　　前記電極に接する第１主面と、
    　　前記第１主面と反対側の第２主面と、
    　　前記第１主面および前記第２主面の各々の間にある外周面と、
    　　前記四角形の角部と前記四角形の対向する２辺とに位置し、前記第１主面に連なり、かつ前記外周面に近づくにつれて前記第２主面との距離が小さくなるように前記第１主面に対して傾斜する傾斜面とを有し、さらに、
    　前記第１主面、前記傾斜面および前記外周面の各々を覆う樹脂を備え、
    　前記第１主面と前記傾斜面とがなす角度は、９０°よりも大きい、炭化珪素半導体装置。
  5. 　前記四角形は、長方形であり、
    　前記対向する２辺は、前記長方形の長辺である、請求項４に記載の炭化珪素半導体装置。
PCT/JP2019/021279 2018-07-11 2019-05-29 炭化珪素半導体装置 WO2020012811A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020530026A JPWO2020012811A1 (ja) 2018-07-11 2019-05-29 炭化珪素半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018131495 2018-07-11
JP2018-131495 2018-07-11

Publications (1)

Publication Number Publication Date
WO2020012811A1 true WO2020012811A1 (ja) 2020-01-16

Family

ID=69142864

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/021279 WO2020012811A1 (ja) 2018-07-11 2019-05-29 炭化珪素半導体装置

Country Status (2)

Country Link
JP (1) JPWO2020012811A1 (ja)
WO (1) WO2020012811A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251493A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法
JP2014187364A (ja) * 2013-03-22 2014-10-02 Infineon Technologies Austria Ag 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス
JP2014225557A (ja) * 2013-05-16 2014-12-04 住友電気工業株式会社 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251493A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法
JP2014187364A (ja) * 2013-03-22 2014-10-02 Infineon Technologies Austria Ag 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス
JP2014225557A (ja) * 2013-05-16 2014-12-04 住友電気工業株式会社 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール

Also Published As

Publication number Publication date
JPWO2020012811A1 (ja) 2021-07-08

Similar Documents

Publication Publication Date Title
US11227947B2 (en) Insulated-gate transistor
JP4932976B2 (ja) 半導体チップおよびその製造方法
JP6719090B2 (ja) 半導体素子
US9117740B2 (en) SiC semiconductor element
US10978367B2 (en) Semiconductor device and method for manufacturing the same
US8575729B2 (en) Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
US10622350B2 (en) Semiconductor device
US11393902B2 (en) Semiconductor device
US10090379B2 (en) Hydrogen occlusion semiconductor device
US10347725B2 (en) Semiconductor device that facilitates a reduction in the occurrences of cracking in a semiconductor layer accompanying thermal stress
JP2015041638A (ja) 炭化珪素半導体装置およびその製造方法
WO2020012810A1 (ja) 炭化珪素半導体装置
JP5233158B2 (ja) 炭化珪素半導体装置
US11282925B2 (en) Silicon carbide semiconductor device
US9735109B2 (en) Semiconductor device and semiconductor device manufacturing method
WO2020012811A1 (ja) 炭化珪素半導体装置
WO2020012812A1 (ja) 炭化珪素半導体装置
US11876062B2 (en) Semiconductor device
JP2020141003A (ja) スイッチング素子とその製造方法
US11201240B2 (en) Semiconductor device
WO2017183301A1 (ja) 炭化珪素半導体装置
US11967568B2 (en) Semiconductor device
US20230395367A1 (en) Semiconductor device
US20160268219A1 (en) Semiconductor device
JP2021114540A (ja) 半導体装置およびクラック検出方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19833979

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020530026

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19833979

Country of ref document: EP

Kind code of ref document: A1