JPH11251493A - 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法 - Google Patents

半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法

Info

Publication number
JPH11251493A
JPH11251493A JP10048082A JP4808298A JPH11251493A JP H11251493 A JPH11251493 A JP H11251493A JP 10048082 A JP10048082 A JP 10048082A JP 4808298 A JP4808298 A JP 4808298A JP H11251493 A JPH11251493 A JP H11251493A
Authority
JP
Japan
Prior art keywords
resin layer
sealing resin
semiconductor device
cutting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10048082A
Other languages
English (en)
Other versions
JP3497722B2 (ja
Inventor
Norio Fukazawa
則雄 深澤
Hirohisa Matsuki
浩久 松木
Kenichi Nagae
健一 永重
Yuzo Hamanaka
雄三 濱中
Munetomo Morioka
宗知 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04808298A priority Critical patent/JP3497722B2/ja
Priority to TW087115270A priority patent/TW468248B/zh
Priority to KR1019980039384A priority patent/KR100299086B1/ko
Priority to US09/160,135 priority patent/US6455920B2/en
Publication of JPH11251493A publication Critical patent/JPH11251493A/ja
Priority to US10/097,817 priority patent/US6987054B2/en
Priority to US10/097,816 priority patent/US6657282B2/en
Priority to US10/618,721 priority patent/US6784542B2/en
Application granted granted Critical
Publication of JP3497722B2 publication Critical patent/JP3497722B2/ja
Priority to US10/893,297 priority patent/US7064047B2/en
Priority to US11/249,334 priority patent/US7556985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明はチップサイズパッケージ構造を有した
半導体装置及びその製造方法及びその搬送トレイに関
し、半導体装置の製造効率及び信頼性の向上を図ること
を課題とする。 【解決手段】突起電極２３が形成されてなる半導体素子
２１と、この半導体素子２１の突起電極形成側の面に形
成されており、突起電極２３の一部を残し突起電極形成
側の面を封止する封止樹脂層２２とを具備する半導体装
置において、封止樹脂層２２及び半導体素子２１の外周
部分に面取り部２４Ａを形成し、この部位における応力
集中及び破損発生を回避する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びその搬送トレイ及び半導体基板の製造方法
に係り、特にチップサイズパッケージ構造を有した半導
体装置及びその製造方法及びその搬送トレイ及び半導体
基板の製造方法に関する。近年、電子機器及び装置の小
型化の要求に伴い、半導体装置の小型化、高密度化が図
られている。このため、半導体装置の形状を半導体素子
（チップ）に極力近づけることにより小型化を図った、
いわゆるチップサイズパッケージ構造の半導体装置が用
いられている。
【０００２】こうした中で、真のチップサイズであるパ
ッケージを成し得るため、また生産効率の向上のため、
複数の半導体素子が形成された基板を一括してパッケー
ジングし、その後、切断分離して個々の小型半導体装置
を得る、いわゆるウェーハーレベルパッケージングが提
案されている。
【０００３】
【従来の技術】図４０は、従来のウェーハーレベルパッ
ケージングによって得られた半導体装置の一例を示して
いる。同図に示す半導体装置１０Ａは、大略すると半導
体素子１Ａ（半導体チップ）、封止樹脂層２，及び多数
の突起電極３（バンプ）等とにより構成されている。
【０００４】この半導体装置１０Ａは、複数の半導体素
子１Ａが形成された基板の状態で突起電極３の形成面に
封止樹脂層２が形成され、その後突起電極３の一部を露
出させた上で個々の半導体素子に分離することにより製
造される。上記構成とされた半導体装置１０Ａは、その
外形が半導体素子１Ａと略等しくなるため、小型化を図
ることができる。
【０００５】また、図４１は、従来のウェーハーレベル
パッケージングによって得られた半導体装置１０Ａを搭
載する搬送トレイ５の一例を示している。この搬送トレ
イ５は、半導体装置１０Ａを内部に装着するトレイ本体
６と、トレイ本体６の上部開口部を塞ぐキャップ７とに
より構成されている。また、トレイ本体６の下部には鍔
部８が形成されており、装着された状態で装置本体１０
Ａの封止樹脂層２はこの鍔部８に載置される。また、鍔
部の中央には開口部が形成されており、突起電極３はこ
の開口部から外部に対し露出した構成となっている。
【０００６】また、図４２は、従来のチップサイズパッ
ケージ化された半導体装置１０Ｂを示している。同図に
示す半導体装置１０Ｂは、大略すると半導体素子１Ａ
（半導体チップ），インターポーザーを構成するバンプ
４及び回路基板９，及び半導体素子１Ａと回路基板９と
間に介装されたアンダーフィル樹脂１１，及び回路基板
９の下面に配設された多数の突起電極３（バンプ）等に
より構成されている。この構成の半導体装置１０Ｂは、
ＢＧＡ(Ball Grid Array) といわれる構造であり、小型
化が図れると共に、外部接続端子となる突起電極３の高
密度化を図ることができる。
【０００７】また、図４３は、薄型化を図った従来の半
導体装置の一例を示している。この半導体装置１０Ｃ
は、図４２に示した半導体装置１０Ｂと略同一の構成と
されているが、半導体素子１Ｂの背面（図における上
面）を研削処理することにより薄型化を図っている。ま
た、図４４は、従来の半導体素子が形成される半導体基
板の製造方法の一例を示している。半導体素子を形成す
る前の基板作製に於いては、近年では半導体素子を高集
積させるために基板を大きくする方法が提案されてい
る。この基板の作製は通常、基板素材より所定の厚さで
ワイヤーソーにより切り出され、両面を整面している。
【０００８】図４４（Ａ）は、ワイヤーソーにより切り
出された直後の基板１２Ａを示している。この切り出さ
れた基板１２Ａの表面及び背面は粗い面となっているた
め、その両面に整面処理が実施される。先ず、図４４
（Ｂ）に示すように、基板１２Ａの一方の面（図では、
表面）に仮想基準１３を設定する。そして、図４４
（Ｃ）に示されるように、この仮想基準１３に基づき基
板１２Ａの背面を整面処理し、図４４（Ｃ）に示す基板
１２Ｂを形成する。続いて、整面処理された基板１２Ｂ
の背面を仮想基準として表面側を整面処理し、これによ
り、図４４（Ｄ）に示す両面共に整面処理された基板１
２を製造していた。
【０００９】
【発明が解決しようとする課題】前記したように、図４
０に示した半導体装置１０Ａは、小型化を図ることがで
きるため高密度実装を行うことが可能となる。しかる
に、半導体装置１０Ａは、半導体素子１Ａの突起電極３
が形成された面に、半導体素子１Ａとは特性の異なる封
止樹脂層２が形成された構成とされている。即ち、半導
体素子１Ａと封止樹脂層２との境界部は、複合構成とな
っておる。また、封止樹脂層２を含めた半導体素子１Ａ
の形状は略矩形状であり、よって各コーナー部は角張っ
た構成とされている。
【００１０】従って、半導体装置１０Ａを製造するた
め、基板に対し切断処理を行うと、基板切断により発生
する衝撃及び応力は、主として半導体素子１Ａと封止樹
脂層２との境界部に集中して印加されてしまうという問
題点があった。この場合、半導体素子１Ａと封止樹脂層
２との境界部で剥離が生じたり、また半導体素子１Ａ或
いは封止樹脂層２にクラックが発生するおそれがある。
【００１１】また、上記の剥離やクラックが発生しなく
ても、切断後の半導体装置は半導体素子１Ａと封止樹脂
層２との境界部で壊れやすく、半導体装置の耐使用環
境、ハンドリングなど取り扱いが困難であるという問題
点もある。また、図４１に示した搬送トレイ５では、単
に鍔部８に半導体装置１０Ａを載置することにより保持
する構成であったため、トレイ本体６内において半導体
装置１０Ａにいわゆる遊びが発生し、確実な保持を行う
ことができないという問題点があった。
【００１２】特に、半導体装置１０Ａの信頼性試験で
は、搬送トレイ５に搭載された状態で行うものがあり、
近年のように多ピン化された半導体装置１０Ａでは、搬
送トレイ５への搭載位置不良により良好な試験が行えな
くなるおそれがある。また、トレイ本体６内において半
導体装置１０Ａが移動（遊ぶ）ことにより、突起電極３
が鍔部８と衝突し、突起電極３の保護を確実に行えない
という問題点もある。
【００１３】また、図４３に示したように、半導体装置
１０Ｃの薄型化を図った場合、半導体素子１Ｂは背面研
削により薄くなり、非常に壊れやすくなる。よって、近
年求められている半導体素子１Ｂの高集積化を図ると、
基板はいっそう大型化し壊れやすくなり、結果的に基板
製造効率の低下及び取り扱いの困難化を招くという問題
点があった。
【００１４】更に、図４４に示した整面処理方法では、
基板の面積が大きいと基板両面にワイヤーソーの切削跡
がうねりとなって残存し、このうねり面を仮想基準１３
として研削を行うため、整面された面にうねり影響が出
てしまう。このため、従来の整面処理方法では、精度の
高い整面を得ることができないという問題点がある。本
発明は上記の点に鑑みてなされたものであり、半導体装
置の製造効率及び信頼性の向上を図りうる半導体装置及
びその製造方法及びその搬送トレイを提供することを目
的とする。
【００１５】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、突起電極が形成されてなる半導体素子
と、前記半導体素子の突起電極形成側の面に形成されて
おり、前記突起電極の一部を残し前記突起電極形成側の
面を封止する封止樹脂層とを具備する半導体装置におい
て、前記封止樹脂層及び前記半導体素子の内、少なくと
も前記封止樹脂層の外周部分に面取り部を形成したこと
を特徴とするものである。
【００１６】また、請求項２記載の発明では、突起電極
が形成されてなる半導体素子と、前記半導体素子の突起
電極形成側の面に形成されており、前記突起電極の一部
を残し前記突起電極形成側の面を封止する封止樹脂層と
を具備する半導体装置において、前記封止樹脂層の外周
部分に、段付き部を形成したことを特徴とするものであ
る。
【００１７】また、請求項３記載の発明では、突起電極
が形成されてなる半導体素子と、前記半導体素子の突起
電極形成側の面に形成されており、前記突起電極の一部
を残し前記突起電極形成側の面を封止する封止樹脂層と
を具備する半導体装置において、前記封止樹脂層及び前
記半導体素子の内、少なくとも前記封止樹脂層の外周四
隅位置に、面取り部を形成したことを特徴とするもので
ある。
【００１８】また、請求項４記載の発明では、突起電極
が形成されてなる半導体素子と、前記半導体素子の突起
電極形成側の面に形成されており、前記突起電極の一部
を残し前記突起電極形成側の面を封止する封止樹脂層と
を具備する半導体装置において、前記封止樹脂層の外周
四隅位置に、段付き部を形成したことを特徴とするもの
である。
【００１９】また、請求項５記載の発明では、突起電極
が配設された複数の半導体素子が形成された基板を封止
樹脂層により封止し、続いて前記突起電極の一部を前記
封止樹脂層から露出させた後、前記基板を前記封止樹脂
層と共に切削して個々の半導体素子に分離する分離工程
を実施する半導体装置の製造方法であって、前記分離工
程は、角度を有した角度付き刃を用いて前記基板を切削
して前記封止樹脂層及び前記基板の内、少なくとも前記
封止樹脂層に面取り部用溝を形成する溝形成工程と、前
記溝形成工程終了後、前記面取り部用溝の溝幅より幅狭
な寸法を有すると共に角度を有していない角度なし刃を
用いて、前記面取り部用溝の形成位置を切削することに
より前記基板を完全切削し個々の半導体素子に分離する
切削工程とを有することを特徴とするものである。
【００２０】また、請求項６記載の発明では、突起電極
が配設された複数の半導体素子が形成された基板を封止
樹脂層により封止し、続いて前記突起電極の一部を前記
封止樹脂層から露出させた後、前記基板を前記封止樹脂
層と共に切削して個々の半導体素子に分離する分離工程
を実施する半導体装置の製造方法であって、前記分離工
程は、角度を有していない角度なし刃を用いて、前記基
板の所定切断位置を前記封止樹脂層と共に切削すること
により前記基板を完全切断して個々の半導体素子に分離
する切削工程と前記切削工程終了後、角度を有した角度
付き刃を前記切断位置に挿入し、分離された前記封止樹
脂層及び前記半導体素子の外周部分に面取り部を形成す
る面取り部形成工程とを有することを特徴とするもので
ある。
【００２１】また、請求項７記載の発明では、突起電極
が配設された複数の半導体素子が形成された基板を封止
樹脂層により封止し、続いて前記突起電極の一部を前記
封止樹脂層から露出させた後、前記基板を前記封止樹脂
層と共に切削して個々の半導体素子に分離する分離工程
を実施する半導体装置の製造方法であって、前記分離工
程は、角度を有した角度付き刃を用い、前記基板の所定
切削位置が直交する切削交点部及びその近傍における前
記封止樹脂層及び前記基板の内少なくとも前記封止樹脂
層を切削し、十字状の四隅面取り部用溝を形成する溝形
成工程と、前記溝形成工程終了後、前記四隅面取り部用
溝の溝幅より幅狭な寸法を有すると共に角度を有してい
ない角度なし刃を用い、前記四隅面取り部用溝の形成位
置を含め前記所定切削位置を切削することにより前記基
板を完全切断し個々の半導体素子に分離する切削工程と
を有することを特徴とするものである。
【００２２】また、請求項８記載の発明では、突起電極
が配設された複数の半導体素子が形成された基板を封止
樹脂層により封止し、続いて前記突起電極の一部を前記
封止樹脂層から露出させた後、前記基板を前記封止樹脂
層と共に切削して個々の半導体素子に分離する分離工程
を実施する半導体装置の製造方法であって、前記分離工
程は、角度を有していない角度なし刃を用いて、前記基
板の所定切削位置を前記封止樹脂層と共に切削すること
により前記基板を完全切断して個々の半導体素子に分離
する切削工程と前記切削工程終了後、角度を有した角度
付き刃を前記所定切削位置が直交する切削交点部に挿入
し、分離された前記封止樹脂層及び前記半導体素子の内
少なくとも前記封止樹脂層の前記切削交点部及びその近
傍に面取り部を形成する面取り部形成工程とを有するこ
とを特徴とするものである。
【００２３】また、請求項９記載の発明では、突起電極
が配設された複数の半導体素子が形成された基板を封止
樹脂層により封止し、続いて前記突起電極の一部を前記
封止樹脂層から露出させた後、前記基板を前記封止樹脂
層と共に切削して個々の半導体素子に分離する分離工程
を実施する半導体装置の製造方法であって、前記分離工
程は、角度を有していない第１の角度なし刃を用いて前
記基板を切削して前記封止樹脂層に段付き部用溝を形成
する溝形成工程と、前記溝形成工程終了後、前記段付き
部用溝の溝幅より幅狭な寸法を有すると共に角度を有し
ていない第２の角度なし刃を用いて、前記段付き部用溝
の形成位置を切削することにより前記基板を完全切削し
個々の半導体素子に分離する切削工程とを有することを
特徴とするものである。
【００２４】また、請求項１０記載の発明では、突起電
極が配設された複数の半導体素子が形成された基板を封
止樹脂層により封止し、続いて前記突起電極の一部を前
記封止樹脂層から露出させた後、前記基板を前記封止樹
脂層と共に切削して個々の半導体素子に分離する分離工
程を実施する半導体装置の製造方法であって、前記分離
工程は、角度を有していない第１の角度なし刃を用い、
前記基板の所定切削位置が直交する切削交点部及びその
近傍の前記封止樹脂層を切削し、十字状の四隅段付き用
溝を形成する溝形成工程と、前記溝形成工程終了後、前
記四隅段付き部用溝の溝幅より幅狭な寸法を有すると共
に角度を有していない第２の角度なし刃を用い、前記四
隅段付き部用溝の形成位置を含め前記所定切削位置を切
削することにより前記基板を完全切断し個々の半導体素
子に分離する切削工程とを有することを特徴とするもの
である。
【００２５】また、請求項１１記載の発明では、前記請
求項５乃至１０のいずれか１項に記載の半導体装置の製
造方法において、前記分離工程を実施する前に、前記基
板の前記突起電極形成側の面と反対側の面である背面
を、全面的にを切削する背面切削工程を実施することを
特徴とするものである。
【００２６】また、請求項１２記載の発明では、前記請
求項１記載の半導体装置が装着されるトレイ本体を具備
する搬送トレイであって、前記トレイ本体の内側部に、
前記半導体装置に形成された面取り部と対応した形状の
トレイ側面取り部を形成したことを特徴とするものであ
る。
【００２７】また、請求項１３記載の発明では、前記請
求項２記載の半導体装置が装着されるトレイ本体を具備
する搬送トレイであって、前記トレイ本体の内側部に、
前記半導体装置に形成された段付き部と対応した形状の
トレイ側段付き部を形成したことを特徴とするものであ
る。
【００２８】また、請求項１４記載の発明では、前記請
求項３記載の半導体装置が装着されるトレイ本体を具備
する搬送トレイであって、前記トレイ本体の内側四隅部
に、前記半導体装置の外周四隅位置に形成された面取り
部と対応した形状のトレイ側段付き部を形成したことを
特徴とするものである。
【００２９】また、請求項１５記載の発明では、前記請
求項４記載の半導体装置が装着されるトレイ本体を具備
する搬送トレイであって、前記トレイ本体の内側四隅部
に、前記半導体装置の外周四隅位置に形成された段付き
部と対応した形状のトレイ側段付き部を形成したことを
特徴とするものである。
【００３０】また、請求項１６記載の発明では、前記請
求項１乃至４のいずれか１項に記載の半導体装置におい
て、前記半導体素子の前記突起電極形成側の面と反対側
の面である背面に、前記背面を覆う背面側樹脂層を形成
したことを特徴とするものである。また、請求項１７記
載の発明では、前記請求項１６記載の半導体装置におい
て、前記背面側樹脂層及び前記半導体素子の内、少なく
とも前記背面側樹脂層の外周部分または外周四隅位置
に、背面側面取り部を形成したことを特徴とするもので
ある。
【００３１】また、請求項１８記載の発明では、前記請
求項１６記載の半導体装置において、前記背面側樹脂層
の外周部分または外周四隅位置に、背面側段付き部を形
成したことを特徴とするものである。また、請求項１９
記載の発明では、前記請求項１乃至４のいずれか１項に
記載の半導体装置において、前記半導体素子の前記突起
電極形成側の面と反対側の面である背面外周部分または
外周四隅位置に、背面側面取り部を形成したことを特徴
とするものである。
【００３２】また、請求項２０記載の発明では、突起電
極が形成されてなる半導体素子と、前記半導体素子の突
起電極形成側の面に形成されており、前記突起電極の一
部を残し前記突起電極形成側の面を封止する封止樹脂層
とを具備する半導体装置において、前記封止樹脂層及び
前記半導体素子の外周四隅角部に、前記半導体素子の前
記突起電極形成側の面に対し直交する方向に延在する角
面取り部を形成したことを特徴とするものである。
【００３３】また、請求項２１記載の発明では、前記請
求項１乃至４のいずれか１項に記載の半導体装置におい
て、前記封止樹脂層及び前記半導体素子の外周四隅角部
に、前記半導体素子の前記突起電極形成側の面に対し直
交する方向に延在する角面取り部を形成したことを特徴
とするものである。
【００３４】また、請求項２２記載の発明では、前記請
求項１６乃至１９のいずれか１項に記載の半導体装置に
おいて、少なくとも前記封止樹脂層及び前記半導体素子
の外周四隅角部に、前記半導体素子の前記突起電極形成
側の面に対し直交する方向に延在する角面取り部を形成
したことを特徴とするものである。
【００３５】また、請求項２３記載の発明では、突起電
極が配設された複数の半導体素子が形成された基板を封
止樹脂層により封止し、続いて前記突起電極の一部を前
記封止樹脂層から露出させた後、前記基板を前記封止樹
脂層と共に切削して個々の半導体素子に分離する分離工
程を実施する半導体装置の製造方法であって、前記分離
工程は、前記封止樹脂層が形成された前記基板を固定部
材に固定する基板固定工程と、前記基板を形成しようと
する半導体素子の形状に対応させて、先ず一の方向にの
み複数回平行に切削処理を行うことにより、前記固定部
材を残し前記封止樹脂層を含め前記基板のみを切削する
第１の切削工程と、前記基板を形成しようとする半導体
素子の形状に対応させて、前記一の方向に対し直交する
方向に前記固定部材を含め複数回平行に切削処理を行う
ことにより、短冊状基板を形成する第２の切削工程と、
角度を有した角度付き刃を用い、前記第１の切削工程で
切削された切削位置に向け、前記第２の切削工程で切断
された側面から前記封止樹脂層及び基板を切削し、角面
取り部を形成する角面取り部形成工程とを有することを
特徴とするものである。
【００３６】また、請求項２４記載の発明では、突起電
極が形成されてなる半導体素子と、前記半導体素子の突
起電極形成側の面に形成されており、前記突起電極の一
部を残し前記突起電極形成側の面を封止する封止樹脂層
とを具備する半導体装置において、前記半導体素子の前
記封止樹脂層が形成される上面外周部分に素子側面取り
部を形成する共に、前記封止樹脂層が、前記素子側面取
り部を含めて前記半導体素子の突起電極形成側の面に形
成されてなることを特徴とするものである。
【００３７】また、請求項２５記載の発明では、突起電
極が形成されてなる半導体素子と、前記半導体素子の突
起電極形成側の面に形成されており、前記突起電極の一
部を残し前記突起電極形成側の面を封止する封止樹脂層
とを具備する半導体装置において、前記半導体素子の前
記封止樹脂層が形成される上面外周部分に素子側面取り
部を形成する共に、前記半導体素子の前記突起電極形成
側の面と反対側の面である背面外周部分に素子側背面面
取り部を形成し、かつ、前記素子側面取り部を含めて前
記半導体素子の上面に前記封止樹脂層を形成すると共
に、前記半導体素子の背面に前記素子側背面面取り部を
含め背面側樹脂層を形成した構成としたことを特徴とす
るものである。
【００３８】また、請求項２６記載の発明では、前記請
求項２４または２５記載の半導体装置の製造方法であっ
て、基板の上面または背面の内の少なくとも上面に、角
度を有した角度付き刃を用いて前記基板を切削して素子
側面取り部用溝を形成する溝形成工程と、前記素子側面
取り部用溝が形成された前記基板の少なくとも上面に、
前記素子側面取り部用溝を含め封止樹脂層を形成する樹
脂層形成工程と、前記樹脂層形成工程終了後、前記素子
側面取り部用溝より幅狭な寸法を有すると共に角度を有
していない角度なし刃を用いて、前記素子側面取り部用
溝の形成位置を切削することにより前記基板を完全切削
し個々の半導体素子に分離する切削工程とを有すること
を特徴とするものである。
【００３９】また、請求項２７記載の発明では、突起電
極が形成されてなる半導体素子と、前記半導体素子の突
起電極形成側の面に形成されており、前記突起電極の一
部を残し前記突起電極形成側の面を封止する封止樹脂層
とを具備する半導体装置において、前記封止樹脂層及び
前記半導体素子の内、少なくとも前記封止樹脂層の外周
部分に面取り部を形成すると共に、前記封止樹脂層に前
記半導体素子の前記突起電極形成側の面に対し直角方向
に延在するストレート部を形成したことを特徴とするも
のである。
【００４０】また、請求項２８記載の発明では、突起電
極が配設された複数の半導体素子が形成された基板を封
止樹脂層により封止し、続いて前記突起電極の一部を前
記封止樹脂層から露出させた後、前記基板を前記封止樹
脂層と共に切削して個々の半導体素子に分離する分離工
程を実施する半導体装置の製造方法であって、前記分離
工程は、角度を有した角度付き刃を用いて、前記角度付
き刃の側面垂立部が前記封止樹脂層に到るまで前記基板
を切削して前記封止樹脂層及び前記基板に面取り部用溝
を形成する溝形成工程と、前記溝形成工程終了後、前記
面取り部用溝の溝幅より幅狭な寸法を有すると共に角度
を有していない角度なし刃を用いて、前記面取り部用溝
の形成位置を切削することにより前記基板を完全切削し
個々の半導体素子に分離する切削工程とを有することを
特徴とするものである。
【００４１】更に、請求項２９記載の発明に係る半導体
基板の製造方法では、基材より半導体基板を切り出す切
り出し工程と、切り出された前記半導体基板の一の面に
第１の基準面を有した基準面出し用樹脂を配設する樹脂
形成工程と、前記基準面を基準として、前記半導体基板
の他面に整面処理を行うことにより、第２の基準面を形
成する第１の整面工程と、前記第１の整面工程で形成さ
れた第２の基準面を基準として、前記基準面出し用樹脂
を除去すると共に前記一の面に整面処理を行う第２の整
面工程とを具備することを特徴とするものである。
【００４２】上記した各手段は、次の様に作用する。請
求項１及び請求項２記載の発明によれば、封止樹脂層及
び半導体素子の内、少なくとも封止樹脂層の外周部分に
面取り部を形成したことにより、或いは封止樹脂層の外
周部分に段付き部を形成したことにより、半導体素子と
封止樹脂層との境界部における複合構成に対し、その外
周の全体にわたり衝撃及び応力の集中を回避することが
可能となり、使用環境に拘わらず高い信頼性を維持でき
ると共に、搬送時におけるハンドリング等の取り扱いを
容易化することができる。
【００４３】また、請求項３及び請求項４記載の発明に
よれば、封止樹脂層及び半導体素子の内、少なくとも封
止樹脂層の外周四隅位置に面取り部を形成したことによ
り、或いは封止樹脂層の外周四隅位置に段付き部を形成
したことにより、半導体素子と封止樹脂層との境界部に
おける複合構成に対し、特に衝撃及び応力の集中に弱い
外周四隅位置で衝撃及び応力の集中を回避することが可
能となり、使用環境に拘わらず高い信頼性を維持できる
と共に、搬送時におけるハンドリング等の取り扱いを容
易化することができる。
【００４４】また、請求項５及び請求項６記載の発明に
よれば、角度を有した角度付き刃と角度を有しない角度
なし刃を選択的に用い、角度付き刃で面取り部を形成す
ると共に角度なし刃で基板を完全切断することにより、
封止樹脂層及び半導体素子の外周部分に面取り部を有す
る半導体装置を容易かつ確実に製造することができる。
【００４５】また、請求項７記載の発明によれば、角度
を有した角度付き刃を用いて基板上に十字状の四隅面取
り部用溝を形成し、その後に四隅面取り部用溝の溝幅よ
り幅狭な寸法を有する角度なし刃を用いて所定切削位置
を切削して基板を完全切断して個々の半導体素子に分離
する構成としたことにより、半導体装置の構造上、温度
変化等により発生するの応力集中やハンドリングによる
破壊による一番弱いとされる外周四隅位置に、衝撃及び
応力の集中を回避しうる面取り部を容易かつ確実に形成
することができる。
【００４６】また、角度付き刃は、半導体装置の四隅部
分にあたる切削交点部にある程度の長さの四隅面取り部
用溝を形成するため、磨耗し易い角度付き刃の寿命を延
ばすことが可能となり、また切削量が少ないため処理時
間を短縮させることが可能となる。更に、角度なし刃に
より行われる基板の切断処理は、残存した封止樹脂層が
少ない状態或いは全く存在しない状態で実施されるた
め、困難であった封止樹脂層と半導体素子との境界部の
切断を容易にすることが可能となり、半導体素子及び封
止樹脂へのダメージを軽減することが可能となる。
【００４７】また、請求項８記載の発明によれば、角度
なし刃を用いて基板を完全切断して個々の半導体素子に
分離した後、角度付き刃を切削交点部に挿入し、少なく
とも封止樹脂層の切削交点部及びその近傍に面取り部を
形成したことにより、半導体装置の構造上、温度変化等
により発生するの応力集中やハンドリングによる破壊に
よる一番弱いとされる外周四隅位置に、衝撃及び応力の
集中を回避しうる面取り部を容易かつ確実に形成するこ
とができる。 また、角度付き刃は、半導体装置の四隅
部分にあたる切削交点部にある程度の長さの四隅面取り
部用溝を形成するため、磨耗し易い角度付き刃の寿命を
延ばすことが可能となり、また切削量が少ないため処理
時間を短縮させることが可能となる。
【００４８】また、角度なし刃により行われる基板の切
断処理は、残存した封止樹脂層が少ない状態或いは全く
存在しない状態で実施されるため、困難であった封止樹
脂層と半導体素子との境界部の切断を容易にすることが
可能となり、半導体素子及び封止樹脂へのダメージを軽
減することが可能となる。更に、先ず角度なし刃を用い
て切削し、続いて角度有り刃を用いて切削処理を行うこ
とにより、角度有り刃を用いる際には既に角度なし刃に
より切削交点部は切削された状態（直線状の切削状態）
であるため、磨耗し易い角度付きの刃の先端及び磨耗に
よる刃の角度変化の寿命をさらに延ばすことが可能とな
る。
【００４９】また、請求項９記載の発明によれば、角度
を有しない第１の角度なし刃と、この第１の角度なし刃
より幅狭な第２の角度なし刃を選択的に用い、幅広な第
１の角度なし刃で段付き部を形成すると共に、幅狭な第
２の角度なし刃で基板を完全切断することにより、封止
樹脂層の外周部分に段付き部を有する半導体装置を容易
かつ確実に製造することができる。
【００５０】また、請求項１０記載の発明によれば、角
度を有していない第１の角度なし刃を用いて基板の切削
交点部及びその近傍の封止樹脂層を切削し十字状の四隅
段付き用溝を形成した後、四隅段付き部用溝の溝幅より
幅狭な寸法を有した第２の角度なし刃を用いて基板を完
全切断し個々の半導体素子に分離することにより、温度
変化等により発生するの応力集中やハンドリング等にお
いて破壊し易いとされる封止樹脂層の外周四隅部分に、
衝撃及び応力の集中を回避しうる段付き部を容易かつ確
実に形成することができる。
【００５１】また、第１の角度なし刃は、封止樹脂層の
切削交点部及びその近傍のみに溝入れ加工を行うもので
あり、かつその溝入れ深さは封止樹脂層の厚さよりも小
さいため、第１の角度なし刃の寿命を延ばすことが可能
となり、合わせて処理時間の短縮を図ることができる。
また、請求項１１記載の発明によれば、分離工程を実施
する前に、基板の背面を全面的に切削する背面切削工程
を実施することにより、製造される半導体装置の薄型化
を図ることができる。また、分離工程の前に基板背面を
切削しているので、封止樹脂層が基板保護の役割を果た
して基板の取り扱いが容易となり、近年求められている
半導体素子を高集積化した大型基板または半導体装置の
極薄型化に有効となる。
【００５２】また、請求項１２乃至１５記載の発明によ
れば、半導体装置に形成された面取り部及び段付き部を
利用し、搬送トレイのトレイ本体にこれと対応したトレ
イ側面取り部及びトレイ側段付き部を形成したことによ
り、半導体装置の安定した搭載位置決めが可能となり、
また半導体装置の水平方向の動きが抑えられて半導体装
置の突起電極が搬送トレイと接触することを回避するこ
とができる。
【００５３】また、請求項１６記載の発明によれば、半
導体素子の背面にこれを覆う背面側樹脂層を形成したこ
とにより、半導体素子の保護をより確実に行うことがで
き、かつ分離時において半導体素子の背面外周部分に破
損（欠け等）が発生することを防止することができる。
また、請求項１７及び請求項１８記載の発明によれば、
半導体素子の背面に形成された背面側樹脂層及び半導体
素子の内、少なくとも背面側樹脂層の外周部分または外
周四隅位置に背面側面取り部を形成したことにより、或
いは背面側樹脂層の外周部分または外周四隅位置に背面
側段付き部を形成したことにより、半導体素子と背面側
樹脂層との境界部における複合構成に対し、衝撃及び応
力の集中を回避することが可能となり、使用環境に拘わ
らず高い信頼性を維持できると共に、搬送時におけるハ
ンドリング等の取り扱いを容易化することができる。
【００５４】また、請求項１９記載の発明によれば、半
導体素子の背面外周部分または外周四隅位置に背面側面
取り部を形成したことにより、角を有した形状では壊れ
やすい半導体素子の外周位置及び外周四隅位置に背面面
取り部が形成されるため、この位置における破損防止を
図ることができる。
【００５５】また、請求項２０乃至請求項２２記載の発
明によれば、封止樹脂層，背面側樹脂層，及び半導体素
子の外周四隅角部に、半導体素子の突起電極形成面に対
し直交する方向に延在する角面取り部を形成したことに
より、角を有した形状では壊れやすい外周四隅角部の破
損防止を図ることができる。また、請求項２３記載の発
明によれば、先ず、固定部材に固定された基板を一の方
向にのみ複数回平行に切削処理を行うことにより、固定
部材を残し封止樹脂層を含め基板のみを切削し、続いて
前記一の方向に対し直交する方向に固定部材を含め複数
回平行に切削処理を行うことにより短冊状基板が形成さ
れる。この状態において、各半導体素子の外周四隅角部
は、短冊状基板の側部に露出した状態となっている。
【００５６】続いて、この短冊状基板の側部で第１の切
断工程で切断された切断位置を角度付き刃を用いて切削
し、角面取り部を形成する。これにより、耐使用環境の
応力集中やハンドリング等により破損が発生し易いとさ
れる外周四隅角部に、衝撃及び応力の集中を回避しうる
角面取り部を容易かつ確実に形成することができる。ま
た、角度付き刃は、第１の切削工程で切削された切削位
置近傍のみに溝入れ加工を行うものであり、かつその溝
入れ深さは浅いため、角度付き刃の寿命を延ばすことが
可能となり、合わせて処理時間の短縮を図ることができ
る。
【００５７】また、請求項２４記載の発明によれば、半
導体素子の封止樹脂層が形成される上面外周部分に素子
側面取り部を形成する共に、封止樹脂層を素子側面取り
部を含めて半導体素子の突起電極形成側の面に形成した
ことにより、樹脂封止層と半導体素子との密着面積が増
大する。このため、樹脂封止層の半導体素子からの剥離
を防止でき、半導体装置の信頼性を向上させることがで
きる。
【００５８】また、請求項２５記載の発明によれば、半
導体素子の封止樹脂層が形成される上面外周部分に素子
側面取り部を形成する共に、封止樹脂層を素子側面取り
部を含めて半導体素子の突起電極形成側の面に形成した
ことにより、樹脂封止層と半導体素子との密着面積が増
大する。また、半導体素子の背面側封止樹脂層が形成さ
れる背面外周部分に素子側背面面取り部を形成する共
に、封止樹脂層を素子側背面面取り部を含めて半導体素
子の突起電極形成側の面に形成したことにより、背面側
樹脂層と半導体素子との密着面積が増大する。
【００５９】このため、樹脂封止層及び背面側樹脂層が
半導体素子から剥離することを防止でき、半導体装置の
信頼性を向上させることができる。また、請求項２６記
載の発明によれば、溝形成工程において、角度を有した
角度付き刃を用いて基板の上面または背面の内の少なく
とも上面に切削を行うことにより、先ず基板に素子側面
取り部用溝を形成する。そして、樹脂層形成工程を実施
して、素子側面取り部用溝が形成された基板の少なくと
も上面に封止樹脂層を形成する。これにより、素子側面
取り部用溝には封止樹脂層が形成された構成となる。続
いて、切断工程を実施し、角度なし刃を用いて基板を完
全切削して個々の半導体素子に分離する。
【００６０】このように、樹脂層形成工程を実施する前
に素子側面取り部用溝を形成しておくことにより、素子
側面取り部及び素子側背面面取り部に封止樹脂層，背面
側封止樹脂層が形成された半導体装置を容易に形成する
ことができる。また、角度付き刃による素子側面取り部
用溝の形成において、その溝入れ深さは浅いため、角度
付き刃の寿命を延ばすことが可能となり、合わせて処理
時間の短縮を図ることができる。
【００６１】また、請求項２７記載の発明によれば、封
止樹脂層及び半導体素子の内、少なくとも封止樹脂層の
外周部分に面取り部を形成することにより、封止樹脂層
と半導体素子との境界部における複合構成に対し、その
外周の全体にわたり衝撃及び応力の集中を回避すること
が可能となり、使用環境に拘わらず高い信頼性を維持で
きる。また、封止樹脂層にストレート部を形成したこと
により、搬送時に実施されるハンドリング時におけるハ
ンドラーの装着を容易かつ確実に行うことができ、ハン
ドリング時の取り扱いを容易化することができる。
【００６２】また、請求項２８記載の発明によれば、溝
形成工程において、角度付き刃の側面垂立部が封止樹脂
層に到るまで基板を切削し、封止樹脂層及び基板に面取
り部用溝を形成したことにより、樹脂封止層の厚さが大
となった場合でも、角度付き刃の寿命延長確保、及び切
削時間の短縮を図ることができる。
【００６３】以下、この理由について説明する。いま、
側面垂立部を有していない（即ち、切削部位が全て角度
を有している構成）の角度付き刃（以下、これを全体角
度付き刃という）を想定し、この全体角度付き刃を用い
て厚い封止樹脂層が形成された半導体素子に対し面取り
部用溝を形成しようとした場合を想定する。この場合で
は、全体角度付き刃の先端が基板に到るまでに封止樹脂
層に大きな切削処理が必要となり、必然的に全体角度付
き刃として刃幅寸法の大きなものが必要となる。ところ
が、このように刃幅が厚い全体角度付き刃の加工は難し
く、刃幅の薄いものと比較すると、コストが高くな
る、刃が特殊加工となり半導体装置の製造安定性に欠
ける等の問題点が生じる。
【００６４】一方、面取り部に応力集中の回避等の機能
を実現させるためには、必ずしも面取り部はその全体に
わたり傾斜を有する完全な面取り構造とする必要はな
く、封止樹脂層と半導体素子との境界部分近傍のみ完全
な面取り構造とすれば足る。そこで、本発明では、上記
のように角度付き刃に側面垂立部を設け、この側面垂立
部が封止樹脂層を切削する構成とした。
【００６５】この構成では、封止樹脂層と半導体素子と
の境界部分近傍では面取り部が形成されるため、封止樹
脂層と半導体素子との境界部分の強度向上を図ることが
できる。また、角度付き刃の刃幅を厚くする必要がなく
なるため、角度付き刃のコスト低減を図ることができ
る。また、角度付き刃の製造に際し、特殊加工が不要と
なるため、半導体装置の製造安定性を向上させることが
できる。更に、切削エネルギーの低下により、切削力の
低減及び切削速度の向上を図ることができる。
【００６６】更に、請求項２９記載の発明によれば、樹
脂形成工程において半導体基板の一の面に形成される基
準面出し用樹脂の第１の基準面を基準とし、切り出され
た半導体基板の他面を第１の整面工程において整面処理
することにより、この他面は高い平面度を有した面とな
る。また、第２の整面工程では、第１の整面工程で形成
された平面度の高い他面を第２の基準面として半導体基
板の一の面に整面処理を行うため、この一の面も高い平
面度を有した面となる。よって、両面共に高精度を有し
た半導体基板を容易かつ生産性良く製造することが可能
となる。
【００６７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は、本発明の第１実施例で
ある半導体装置２０Ａを示している。図１（Ａ）は半導
体装置２０Ａの側面図であり、図２（Ｂ）は半導体装置
２０Ａの平面図である。この半導体装置２０Ａは、大略
すると半導体素子２１，突起電極２３（バンプ），及び
封止樹脂層２２等よりなる極めて簡単な構成とされてい
る。
【００６８】半導体素子２１（半導体チップ）は、その
実装側面に電子回路（図示せず）が形成されると共に多
数の突起電極２３が配設されている。突起電極２３は、
例えば半田ボールを転写法を用いて配設された構成とさ
れており、外部接続端子として機能するものである。本
実施例では、突起電極２３は半導体素子２１に形成され
ている電極パッド（図示せず）に直接配設された構成と
されている。
【００６９】また、封止樹脂層２２（梨地で示す）は、
例えばポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥ
Ｓ，及び耐熱性液晶樹脂等の熱可塑性樹脂）等よりな
り、半導体素子２１の突起電極形成側の面全体にわたり
形成されている。従って、半導体素子２１に配設されて
いる突起電極２３は、この封止樹脂層２２により封止さ
れた状態となるが、突起電極２３の少なくとも先端部は
封止樹脂層２２から露出するよう構成されている。
【００７０】また、半導体装置２０Ａの突起電極２３が
形成された突起電極形成側の面の外周部分に注目する
と、この外周部分における封止樹脂層２２及び半導体素
子２１には、面取り部２４Ａが形成されている。本実施
例では、この面取り部２４Ａは、封止樹脂層２２と半導
体素子２１とを跨がるように連続的に形成されており、
かつ平面状の面取り部構造とされている。
【００７１】上記構成とされた半導体装置２０Ａは、そ
の全体的な大きさが略半導体素子２１の大きさと等し
い、いわゆるチップサイズパッケージ構造となる。従っ
て、半導体装置２０Ａは、近年特に要求されている小型
化のニーズに十分対応することができる。また、上記の
ように半導体装置２０Ａは、半導体素子２１上に封止樹
脂層２２が形成された構成とされており、かつこの封止
樹脂層２２は突起電極２３の少なくとも一部を封止した
構造とされている。このため、封止樹脂層２２によりデ
リケートな突起電極２３は保持されることとなり、よっ
てこの封止樹脂層２２は、従来から用いられているアン
ダーフィル樹脂と同様な機構を奏することとなる。これ
により、半導体装置２０Ａを実装基板に実装した際、突
起電極２３と実装基板との接合部位はアンダーフィル樹
脂として機能する封止樹脂層２２に保持されるため、こ
の接合部位に破損が発生することを防止することができ
る。
【００７２】一方、本実施例に係る半導体装置２０Ａ
は、前記したように外周部分における封止樹脂層２２及
び半導体素子２１に面取り部２４Ａが形成されている。
この面取り部２４Ａを形成することにより、半導体素子
２１と封止樹脂層２２との境界部における複合構成に対
し、その外周の全体にわたり衝撃及び応力の集中を回避
することが可能となる。よって、使用環境（例えば、高
温環境，低温環境等）に拘わらず高い信頼性を維持でき
ると共に、搬送時に実施されるハンドリングにおいては
ハンドラーの把持による破損防止を図ることができ、ハ
ンドリング時における取り扱いを容易化することができ
る。
【００７３】尚、本実施例では封止樹脂層２２と半導体
素子２１とを跨がるよう面取り部２４Ａを形成した例を
示しているが、封止樹脂層２２にのみ面取り部２４Ａを
形成することも可能である。また、面取り部の表面構造
も、本実施例で適用した平面構造の面取り部２４Ａに限
定されるものではなく、曲面を有した構造としても、ま
た複数の面を組み合わせた構成としてもよい。即ち、本
明細書で述べる面取り部は、半導体装置の上記外周部分
において、衝撃及び応力の集中を回避しうる構造の全て
を含むものとする。
【００７４】続いて、本発明の第２実施例である半導体
装置について説明する。図２は、第２実施例に係る半導
体装置２０Ｂを示している。図２（Ａ）は半導体装置２
０Ｂの側面図であり、また図２（Ｂ）は半導体装置２０
Ｂの平面図である。尚、図２において、図１を用いて説
明した第１実施例に係る半導体装置２０Ａの構成と対応
する構成については、同一符号を付してその説明を省略
する。また、以下説明する各実施例の説明においても同
様とする。
【００７５】本実施例に係る半導体装置２０Ｂは、封止
樹脂層２２の外周部分に段付き部２５Ａを形成したこと
を特徴とするものである。本実施例では、段付き部２５
Ａは封止樹脂層２２の外周部に一段の段差を有するよう
形成されているが、複数段設けることも可能である。ま
た、段付き部２５Ａは、必ずしも矩形状の段差に限定さ
れるものではなく、曲線を含めた段差形状としてもよ
い。
【００７６】本実施例のように、封止樹脂層２２の外周
部分に段付き部２５Ａを形成することによっても、半導
体素子２１と封止樹脂層２２との境界部における複合構
成に対し、その外周の全体にわたり衝撃及び応力の集中
を回避することが可能となり、使用環境に拘わらず高い
信頼性を維持できると共に、搬送時におけるハンドリン
グ等の取り扱いを容易化することができる。
【００７７】続いて、本発明の第３実施例である半導体
装置について説明する。図３は、第３実施例に係る半導
体装置２０Ｃを示している。図３（Ａ）は半導体装置２
０Ｃの側面図であり、また図３（Ｂ）は半導体装置２０
Ｃの平面図である。本実施例に係る半導体装置２０Ｃ
は、その外周四隅位置における封止樹脂層２２及び半導
体素子２１に面取り部２４Ｂを形成したことを特徴とす
るものである。よって、図３（Ｂ）に示されるように、
面取り部２４Ｂは、半導体装置２０Ｃの外周に４箇所形
成された構成とされている。本実施例に係る面取り部２
４Ｂは、封止樹脂層２２と半導体素子２１とを跨がるよ
うに連続的に形成されている。
【００７８】このように、半導体装置２０Ｃの外周四隅
位置における封止樹脂層２２及び半導体素子２１に面取
り部２４Ｂを形成したことにより、半導体素子２１と封
止樹脂層２２との境界部における複合構成に対し、特に
衝撃及び応力の集中に弱い外周四隅位置で衝撃及び応力
の集中を回避することが可能となり、使用環境に拘わら
ず高い信頼性を維持できると共に、搬送時におけるハン
ドリング等の取り扱いを容易化することができる。
【００７９】尚、本実施例では封止樹脂層２２と半導体
素子２１とを跨がるよう面取り部２４Ｂを形成した例を
示しているが、封止樹脂層２２にのみ面取り部２４Ｂを
形成することも可能である。続いて、本発明の第４実施
例である半導体装置について説明する。図４は、第４実
施例に係る半導体装置２０Ｄを示している。図４（Ａ）
は半導体装置２０Ｄの側面図であり、また図４（Ｂ）は
半導体装置２０Ｄの平面図である。
【００８０】本実施例に係る半導体装置２０Ｃは、その
外周四隅位置における封止樹脂層２２に段付き部２５Ｂ
を形成したことを特徴とするものである。よって、図４
（Ｂ）に示されるように、段付き部２５Ｂは、半導体装
置２０Ｄの外周に４箇所形成された構成とされている。
本実施例のように、半導体装置２０Ｄの外周四隅位置に
おける封止樹脂層２２に段付き部２５Ｂを形成したこと
により、半導体素子２１と封止樹脂層２２との境界部に
おける複合構成に対し、特に衝撃及び応力の集中に弱い
外周四隅位置で衝撃及び応力の集中を回避することが可
能となり、使用環境に拘わらず高い信頼性を維持できる
と共に、搬送時におけるハンドリング等の取り扱いを容
易化することができる。
【００８１】尚、本実施例では、段付き部２５Ｂは封止
樹脂層２２の外周部に一段の段差を有するよう形成され
ているが、複数段設けることも可能である。また、段付
き部２５Ｂは、必ずしも矩形状の段差に限定されるもの
ではなく、曲線を含めた段差形状としてもよい。続い
て、本発明の第１及び第２実施例である半導体装置の製
造方法について説明する。図５は第１実施例に係る製造
方法を説明するための図であり、図６は第２実施例に係
る製造方法を説明するための図である。この第１及び第
２実施例に係る製造方法は、図１を用いて説明した第１
実施例に係る半導体装置２０Ａを製造するめたの方法で
ある。
【００８２】尚、本実施例で説明する半導体装置の製造
方法は、基板５１を分離して個々の半導体素子２１に分
離する分離工程に特徴を有するものであり、この分離工
程が実施される前に行われる処理（突起電極２３が配設
された複数の半導体素子２１が形成された基板を封止樹
脂層２２により封止し、続いて突起電極２３の一部を封
止樹脂層２２から露出させる処理）は、従来方法（例え
ば、本出願人により出願された特願平９−１０６８３号
に開示した方法）と同一である。このため、以下の説明
では、分離工程についてのみ説明するものとする。ま
た、以下説明する半導体装置の各製造方法においても同
様とする。
【００８３】先ず、図５を用いて、本発明の第１実施例
である半導体装置２０Ａの製造方法について説明する。
本実施例に係る製造方法における分離工程では、図５
（Ａ）に示すように、先ず角度θを有した角度付き刃２
６を用い、図５（Ｂ），（Ｃ）に示すように、封止樹脂
層２２及び基板５１の一部を切削して面取り部用溝５６
を形成する（溝形成工程）。この時形成される面取り部
用溝５６は、角度付き刃２６により形成されるため、両
側部に面取り部２４Ａが形成された構造となっている。
尚、この時の基板５１の切削深さをＺ１とする。
【００８４】上記の溝形成工程が終了後すると、続いて
図５（Ｄ）に示すように、面取り部用溝の溝幅（図中、
矢印Ｗで示す）より幅狭な寸法（図中、矢印Ｚ２で示
す）を有すると共に角度を有していない角度なし刃２７
Ａを用い、図５（Ｅ）に示されるように面取り部用溝５
６の中央位置を切削する（切削工程）。この際、溝形成
工程において、面取り部用溝５６の形成位置には封止樹
脂層２２が存在しない構成となっている。よって、角度
なし刃２７Ａによる切削は、基板５１のみを切削する処
理となる。これにより、切削工程において封止樹脂層２
２と基板５１を同時に切削する必要がなくなり、切削処
理を容易に行うことができる。
【００８５】切削工程が終了することにより、図５
（Ｆ）に示されるように、基板５１は完全切削され、基
板５１は個々の半導体素子２１に分離される。以上の処
理を実施することにより、面取り部２４Ａを有した半導
体装置２０Ａが形成される。続いて、図６を用いて、本
発明の第２実施例である半導体装置２０Ａの製造方法に
ついて説明する。
【００８６】本実施例に係る製造方法における分離工程
では、図６（Ａ）に示すように、角度を有していない角
度なし刃２７Ａ（刃幅を図中矢印Ｚ２で示す）を用い
て、基板５１の所定切断位置を封止樹脂層２２と共に切
削し、図６（Ｂ），（Ｃ）に示すように、封止樹脂層２
２を含め基板５１を完全切断して個々の半導体素子に分
離する（切削工程）。
【００８７】この切削工程が終了すると、図６（Ｄ），
（Ｅ）に示すように、角度を有した角度付き刃２６を角
度なし刃２７Ａにより切削された切断部５０に挿入し、
各半導体素子２１の切り込み量がＺ３となるよう切削処
理を行う。この際、角度付き刃２６の刃幅Ｚ５は、角度
なし刃２７Ａの刃幅Ｚ２より大きいため、角度付き刃２
６は封止樹脂層２２及び半導体素子２１の外周部分に面
取り部２４Ａを形成する（面取り部形成工程）。以上の
処理を実施することにより、図６（Ｆ）に示されるよう
に、面取り部２４Ａを有した半導体装置２０Ａが形成さ
れる。
【００８８】上記した第１及び第２実施例に係る半導体
装置２０Ａの製造方法によれば、角度を有した角度付き
刃２６と角度を有しない角度なし刃２７Ａを選択的に用
い、角度付き刃２６で面取り部２４Ａを形成すると共に
角度なし刃２７Ａで基板５１を完全切断することによ
り、封止樹脂層２２及び半導体素子２１の外周部分に面
取り部２４Ａを有する半導体装置２０Ａを容易かつ確実
に製造することができる。
【００８９】特に、図６に示した第２実施例の順序で各
刃２６，２７Ａを使用することにより、磨耗し易い角度
付きの刃２６の先端における摩耗を低減でき、よって刃
先の角度変化を防止でき、角度付きの刃２６の寿命を延
ばすことが可能となる。続いて、図７を用いて本発明の
第３実施例である半導体装置の製造方法について説明す
る。本実施例は、図３を用いて説明した第３実施例に係
る半導体装置２０Ｃの製造方法である。
【００９０】本実施例に係る製造方法における分離工程
では、先ず角度を有した角度付き刃（図示せず）を用い
て基板５１の所定切削位置（図中、符号５２Ｘ，５２Ｙ
で示す）が直交する切削交点部２８及びその近傍部分に
おける封止樹脂層２２及び基板５１の一部を切削し、同
図に拡大して示すような十字状の四隅面取り部用溝２９
を形成する（溝形成工程）。
【００９１】続いて、溝形成工程で形成された四隅面取
り部用溝２９の溝幅より幅狭な寸法を有する角度なし刃
（図示せず）を用い、この四隅面取り部用溝２８の形成
位置を含め所定切削位置５２Ｘ，５２Ｙを切削すること
により、基板５１を完全切断し個々の半導体素子２１に
分離する（切削工程）。以上の処理を行うことにより、
外周四隅位置に面取り部２４Ｂが形成された半導体装置
２０Ｃが製造される。
【００９２】上記のように本実施例に係る製造方法で
は、角度付き刃を用いて基板５１上に十字状の四隅面取
り部用溝２９を形成し、その後に四隅面取り部用溝２９
の溝幅より幅狭な寸法を有する角度なし刃を用いて所定
切削位置５２Ｘ，５２Ｙで基板５１を完全切断して半導
体装置２０Ｃを製造する構成としたことにより、半導体
装置２０Ｃの構造上、温度変化等により発生するの応力
集中やハンドリングによる破壊による一番弱いとされる
外周四隅位置に、衝撃及び応力の集中を回避しうる面取
り部２４Ｂを容易かつ確実に形成することができる。
【００９３】また、角度付き刃により形成される四隅面
取り部用溝２９は、、半導体装置２０Ｃの四隅部分にあ
たる切削交点部２８のみに所定の深さで形成されるた
め、磨耗し易い角度付き刃の寿命を延ばすことが可能と
なり、また切削量が少ないため処理時間を短縮させるこ
とが可能となる。更に、角度なし刃により行われる基板
５１の切断処理は、基板５１上に残存した封止樹脂層２
２が少ない状態或いは全く存在しない状態で実施される
ため、困難であった封止樹脂層２２と半導体素子２１と
の境界部の切断を容易にすることが可能となり、分離工
程において半導体素子２１及び封止樹脂２２にダメージ
が生じることを防止することができる。
【００９４】続いて、図８及び図９を用いて本発明の第
４実施例である半導体装置の製造方法について説明す
る。本実施例も、図３を用いて説明した第３実施例に係
る半導体装置２０Ｃの製造方法である。本実施例に係る
製造方法における分離工程では、先ず角度なし刃（図示
せず）を用いて基板５１の所定切削位置５２Ｘ，５２Ｙ
を封止樹脂層２２と共に切削し、基板５１を完全切断し
て個々の半導体素子２１に分離する処理を行う（切削工
程）。
【００９５】続いて、この切削工程が終了した後、角度
付き刃（図示せず）を所定切削位置５２Ｘ，５２Ｙが直
交する切削交点部２８に挿入し、分離された封止樹脂層
２２及び半導体素子２１を切削して切削交点部２８及び
その近傍部分に面取り部２４Ｂを形成する（面取り部形
成工程）。上記した本実施例に係る製造方法において
も、半導体装置２０Ｃの外周四隅位置に、衝撃及び応力
の集中を回避しうる面取り部を容易かつ確実に形成する
ことができる。また、面取り部を形成するために角度付
き刃が半導体素子２１及び封止樹脂層２２を切削する切
削量は少ないため、磨耗し易い角度付き刃の寿命を延ば
すことが可能となり、また切削量が少ないため処理時間
を短縮させることが可能となる。
【００９６】また、本実施例では、先ず角度なし刃を用
いて切削し、続いて角度有り刃を用いて切削処理を行う
ことにより、角度有り刃を用いる際には既に角度なし刃
により切削交点部２８は切削された状態（直線状の切削
状態）であるため、磨耗し易い角度付きの刃の先端及び
磨耗による刃の角度変化の寿命をさらに延ばすことが可
能となる。
【００９７】ところで、半導体装置２０Ａ〜２０Ｃの外
周部分及び外周四隅位置に面取り部２４Ａ，２５Ａを形
成するには、下式を満足させる必要がある。尚、下式で
は、角度付き刃２６の刃先角度をθ，基板５１の切込み
量をＺ１，角度なし刃２７Ａの刃幅をＺ５としている
（図５参照）。 Ｚ５＜２（ Ｚ１×ｔａｎ（θ／２）） ……（１） 上記の（１）式より、例えば円形の刃を有する角度付き
刃２６（ダイシングソー等）で切断処理を行った場合、
切込み量Ｚ１は、角度付き刃２６の外形変化により把握
できる為、封止樹脂層２２と基板５１（半導体素子２
１）の面取り部２４Ａの形状を所定形状に維持させる為
には、角度付き刃２６の外形変化に応じて切込み量をＺ
１を増加させて行けば良い。
【００９８】続いて、図１０を用いて本発明の第５実施
例である半導体装置の製造方法について説明する。本実
施例は、図２を用いて説明した第２実施例に係る半導体
装置２０Ｂの製造方法である。本実施例に係る製造方法
における分離工程では、角度を有していない第１及び第
２の角度なし刃２７Ｂ，２７Ａを用いる。第１の角度な
し刃２７Ｂの刃幅Ｚ４は、第２の角度なし刃２７Ａの刃
幅Ｚ２に対して幅広となるよう設定されている（Ｚ４＞
Ｚ２）。尚、以下の説明では、第１の角度なし刃２７Ｂ
を幅広角度なし刃２７Ｂといい、第２の角度なし刃２７
Ａを単に角度なし刃２７Ａというものとする。
【００９９】本実施例では、図１０（Ａ），（Ｂ）に示
すように、先ず幅広角度なし刃２７Ｂを用いて基板５１
を切削し、図１０（Ｃ）に示されるように封止樹脂層２
２に段付き部用溝５３を形成する（溝形成工程）。そし
て、この溝形成工程が終了した後、前記した幅広角度な
し刃２７Ｂの幅Ｚ４（これは、段付き部用溝５３の溝幅
と等価）より幅狭な寸法Ｚ２を有した角度なし刃２７Ａ
を用い、図１０（Ｄ），（Ｅ）に示されるように、段付
き部用溝５３の形成位置を切削する（切削工程）。これ
により、図１０（Ｆ）に示されるように、基板５１は完
全切削されて個々の半導体素子５１が形成され、段付き
部２５Ａを有した半導体装置１０Ｂが製造される。
【０１００】本実施例の製造方法によれば、角度なし刃
２７Ａと幅広角度なし刃２７Ｂとを選択的に用い、幅広
角度なし刃２７Ｂで段付き部２５Ａ（段付き部用溝５
３）を形成すると共に、幅狭な角度なし刃２７Ａで基板
５１を完全切断することにより、封止樹脂層２２の外周
部分に段付き部２５Ａを有する半導体装置２０Ｂを容易
かつ確実に製造することができる。
【０１０１】尚、本実施例に係る製造方法では、角度な
し刃２７Ａは封止樹脂層２２が残存する基板５１を切削
することとなる。しかるに、溝形成工程において実施さ
れる幅広角度なし刃２７Ｂによる封止樹脂２２の切削処
理により、封止樹脂層２２は薄くなっている。よって、
角度なし刃２７Ａによる切削処理時において、封止樹脂
層２２が切削処理に与える影響は少なく、よって容易か
つ確実に分離処理を行うことができる。
【０１０２】続いて、図１１を用いて本発明の第６実施
例である半導体装置の製造方法について説明する。本実
施例は、図４を用いて説明した第４実施例に係る半導体
装置２０Ｄの製造方法である。本実施例に係る製造方法
における分離工程では、先ず角度を有していない第１の
角度なし刃（図示せず）を用い、基板５１の切削位置５
２Ｘ，５２Ｙが直交する切削交点部２８及びその近傍部
分における封止樹脂層２２を切削し、十字状の四隅段付
き用溝３０を形成する（溝形成工程）。
【０１０３】そして、この溝形成工程が終了した後、四
隅段付き部用溝３０の溝幅より幅狭な寸法を有する第２
の角度なし刃（図示せず）を用い、この四隅段付き部用
溝３０の形成位置を含め切削位置５２Ｘ，５２Ｙを切削
する（切削工程）。これにより基板５１を完全切断して
個々の半導体素子２１に分離し、これにより外周四隅位
置に段付き部２５Ｂを有する半導体装置２０Ｄが製造さ
れる。
【０１０４】本実施例に係る製造方法では、第１の角度
なし刃を用いて基板５１の切削交点部２８及びその近傍
の封止樹脂層２２を切削し十字状の四隅段付き用溝３０
を形成した後、第２の角度なし刃を用いて基板５１を完
全切断し個々の半導体素子２１に分離するため、温度変
化等により発生するの応力集中やハンドリング等におい
て破壊し易いとされる封止樹脂層２２の外周四隅部分
に、衝撃及び応力の集中を回避しうる段付き部２５Ｂを
容易かつ確実に形成することができる。
【０１０５】また、第１の角度なし刃は、封止樹脂層２
２の切削交点部２８及びその近傍のみに溝入れ加工を行
うものであり、かつその溝入れ深さは封止樹脂層２２の
厚さよりも小さいため、第１の角度なし刃の寿命を延ば
すことが可能となり、合わせて処理時間の短縮を図るこ
とができる。図１２（Ａ）は、図１に示した第１実施例
に係る半導体装置２０Ａの変形例を示している。同図に
示される半導体装置２０Ｅは、半導体素子２１の背面
側、即ち突起電極２３が形成される面と反対側の面に切
削加工を行うことにより、半導体素子２１を薄型化し
（以下、この半導体素子２１を薄型半導体素子２１Ａと
いう）、半導体装置２０Ｅの低背化を図ったものであ
る。以下、この半導体装置２０Ｅの製造方法について説
明する。
【０１０６】半導体装置２０Ｅを製造するには、図１２
（Ｂ）に示されるように、突起電極２３及び封止樹脂層
２２が形成された基板５１を用意する。続いて、図１２
（Ｃ）に示されるように、基板５１の突起電極２３が敬
せされた面側と反対側の面（背面）に切削処理を行い、
基板５１を薄型化する（背面切削工程）。続いて、図１
２（Ｄ）に破線で示す切断位置において薄型化された基
板５１を切断し（分離工程）、薄型半導体素子２１Ａを
有した半導体装置２０Ｅを製造する。尚、図１２及び上
記の説明では、面取り部２４Ａを形成する方法について
は省略したが、前記したと同様の方法により形成され
る。
【０１０７】上記した製造方法によれば、分離工程を実
施する前に基板５１の背面を全面的に切削する背面切削
工程を実施することにより、製造される半導体装置２０
Ｅの薄型化を図ることができる。また、分離工程の前に
基板５１の背面を切削しているので、封止樹脂層２２が
基板保護の役割を果たす。このため、基板５１の取り扱
いが容易となり、近年求められている半導体素子２１Ａ
を高集積化した大型基板または半導体装置２０Ｅの極薄
型化に有効となる。
【０１０８】また、図１３は、高品質で生産効率の良い
基板５１の製造方法を説明するための図である。この製
造方法は、半導体素子２１を形成する前の基板５１の作
製において使用するものである。図１３（Ａ）は、基板
素材より所定の厚さでワイヤーソーにより切り出された
状態の基板５１を示している。同図に示されるように、
この状態の基板５１の上面５１ａ及び背面５１ｂは切削
後が存在し凹凸が発生した状態となっている。
【０１０９】この基板５１には、先ずその一方の面（本
実施例では、上面５１ａ）に、図１３（Ｂ）に示される
ように、基準面出し用樹脂３１が形成される。この基準
面出し用樹脂３１の上面は平坦面とすることが可能であ
り、この上面を基準面３４として用いることができる。
続いて、図１３（Ｃ）に示されるように、基準面３４を
基準として背面５１ｂに切削処理を行うことにより、背
面５１ｂの整面処理を行う。この整面処理により形成さ
れた切削面３３Ａは、基準面３４が平坦面であるため、
平坦な面に仕上げることができる。よって、この整面処
理された切削面３３Ａを基準面として用いることが可能
となる。
【０１１０】よって、切削面３３Ａを基準面として基準
面出し用樹脂３１の除去処理及び上面５１ａの整面処理
を行い、これにより、図１３（Ｄ）に示されるように、
上面３３Ｂ及び下面３３Ａが共に高い平面度を有した高
品質で生産効率の良い基板５１が形成される。続いて、
本発明の第１乃至第４実施例である搬送トレイについて
説明する。
【０１１１】図１４乃至図１７は、第１乃至第４実施例
である搬送トレイ３５Ａ〜３５Ｄを示している。各図に
示す搬送トレイ３５Ａ〜３５Ｄは、前記した半導体装置
２０Ａ〜２０Ｄが装着され、これを搬送したり試験した
りするために用いられるものである。以下、各実施例に
ついて説明する。尚、図１４乃至図１７において、
（Ａ）は搬送トレイ３５Ａ〜３５Ｄを分解した状態を示
しており、（Ｂ）は半導体装置の装着状態を示してお
り、（Ｃ）は後述するトレイ本体３６Ａ〜３６Ｄを平面
視した状態を示している。
【０１１２】図１４は、第１実施例に係る搬送トレイ３
５Ａを示している。この搬送トレイ３５Ａは、前記した
第１実施例に係る半導体装置２０Ａに対応した構成とさ
れている。この搬送トレイ３５Ａは、トレイ本体３６Ａ
とキャップ２７Ａとにより構成されている。本実施例に
係る搬送トレイ３５Ａでは、トレイ本体３６Ａの内側部
に、装着される半導体装置２０Ａに形成された面取り部
２４Ａと対応した形状のトレイ側面取り部３８Ａを形成
したことを特徴としている。
【０１１３】また、図１５は第２実施例に係る搬送トレ
イ３５Ｂを示している。この搬送トレイ３５Ｂは、前記
した第２実施例に係る半導体装置２０Ｂに対応した構成
とされている。この搬送トレイ３５Ｂは、トレイ本体３
６Ｂの内側部に、半導体装置２０Ｂに形成された段付き
部２５Ａと対応した形状のトレイ側段付き部４０Ａを形
成したことを特徴としている。
【０１１４】また、図１６は第３実施例に係る搬送トレ
イ３５Ｃを示している。この搬送トレイ３５Ｃは、前記
した第３実施例に係る半導体装置２０Ｃに対応した構成
とされている。この搬送トレイ３５Ｃは、トレイ本体３
６Ｃの内側四隅部に、半導体装置２０Ｃの外周四隅位置
に形成された面取り部２４Ｂと対応した形状のトレイ側
段付き部３８Ｂを形成したことを特徴としている。
【０１１５】更に、図１７は第４実施例に係る搬送トレ
イ３５Ｄを示している。この搬送トレイ３５Ｄは、前記
した第４実施例に係る半導体装置２０Ｄに対応した構成
とされている。この搬送トレイ３５Ｄは、トレイ本体３
６Ｄの内側四隅部に、半導体装置２０Ｄの外周四隅位置
に形成された段付き部２５Ｂと対応した形状のトレイ側
段付き部４０Ｂを形成したことを特徴としている。
【０１１６】上記した各実施例に係る搬送トレイ３５Ａ
〜３５Ｄによれば、半導体装置２０Ａ〜２０Ｄに形成さ
れた面取り部２４Ａ，２４Ｂ及び段付き部２５Ａ，２５
Ｂを利用し、搬送トレイ３５Ａ〜３５Ｄのトレイ本体３
６Ａ〜３６Ｄにこれと対応したトレイ側面取り部３８
Ａ，３８Ｂ及びトレイ側段付き部４０Ａ，４０Ｂを形成
した。これにより、トレイ本体３６Ａ〜３６Ｄに対し半
導体装置２０Ａ〜２０Ｄの安定した搭載位置決めが可能
となり、搬送トレイ３５Ａ〜３５Ｄ内で半導体装置２０
Ａ〜２０Ｄが遊んでしまうことを防止することができ
る。また半導体装置２０Ａ〜２０Ｄの水平方向の動きが
抑えられるため、突起電極２３が搬送トレイ３５Ａ〜３
５Ｄと接触することを回避することができる。
【０１１７】また、特に第１及び第３実施例に係る搬送
トレイ３５Ａ，３５Ｃでは、傾斜面とされたトレイ側面
取り部３８Ａ，３８Ｂにて半導体装置２０Ａ，２０Ｃを
保持する構成とされているため、他実施例の構成とこと
なり、トレイ側段付き部４０Ａ，４０Ｂと半導体装置２
０Ｂ，２０Ｄとのオバーハング量を考慮する必要はな
く、簡単かつ確実に半導体装置２０Ａ，２０Ｃの保持を
行うことができる。
【０１１８】続いて、本発明の第６及び第７実施例であ
る半導体装置について説明する。図１８は第６実施例に
係る半導体装置２０Ｆであり、前記した第１実施例に係
る半導体装置２０Ａにおいて、その背面（突起電極２３
の形成面と反対側の面）に背面側樹脂層４１を形成した
ことを特徴とするものである。また、図１９は第７実施
例に係る半導体装置２０Ｇであり、前記した第２実施例
に係る半導体装置２０Ａにおいて、その背面に背面側樹
脂層４１を形成したことを特徴とするものである。
【０１１９】この背面側樹脂層４１の材質は、封止樹脂
層２２の材質と等しいものが選定されており、具体的に
はポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥＳ，及
び耐熱性液晶樹脂等の熱可塑性樹脂）等を用いることが
できる。また、この背面側樹脂層４１は、例えば圧縮成
形法を用い半導体素子２１の背面全面に形成されてい
る。
【０１２０】このように、半導体素子２１の背面にこれ
を覆う背面側樹脂層４１を形成したことにより、半導体
素子２１の保護をより確実に行うことができ、かつ分離
時において半導体素子２１の背面外周部分に破損（欠け
等）が発生することを防止することができる。続いて、
本発明の第８及び第９実施例である半導体装置について
説明する。
【０１２１】図２０は、第８実施例である半導体装置２
０Ｈを示している。本実施例に係る半導体装置２０Ｈ
は、前記した第６実施例に係る半導体装置２０Ｆと類似
した構成とされているが、背面側樹脂層４１及び半導体
素子２１の外周部分に、背面側面取り部４２を形成した
ことを特徴とするものである。本実施例では、背面側面
取り部４２を背面側樹脂層４１と半導体素子２１との間
を跨がるように形成しているが、背面側樹脂層４１のみ
に形成することも可能である。また、背面側面取り部４
２は、必ずしも背面の外周全体に形成する必要はなく、
外周四隅位置に形成する構成としてもよい。更に、本実
施例では、背面側面取り部４２を平面構造としている
が、曲面等を有した構成としてもよい。
【０１２２】図２１は、第９実施例である半導体装置２
０Ｉを示している。本実施例に係る半導体装置２０Ｉ
は、前記した第７実施例に係る半導体装置２０Ｇと類似
した構成とされているが、背面側樹脂層４１の外周部分
に背面側段付き部４３を形成したことを特徴とするもの
である。本実施例では、背面側段付き部４３を背面外周
全体に形成しているが、背面側面段付き４３は必ずしも
背面の外周全体に形成する必要はなく、外周四隅位置に
形成する構成としてもよい。また、本実施例では、背面
側面段付き４３を矩形状とした構造としているが、曲面
を有した構造としてもよく、また複数の段部を形成した
構成としてもよい。
【０１２３】上記した第８及び第９実施例に係る半導体
装置２０Ｈ，２０Ｇによれば、半導体素子２１の背面に
形成された背面側樹脂層４１，半導体素子２１の外周部
分または外周四隅位置に背面側面取り部４２或いは背面
側段付き部４３を形成したことにより、半導体素子２１
と背面側樹脂層４１との境界部における複合構成に対
し、衝撃及び応力の集中を回避することが可能となり、
使用環境に拘わらず高い信頼性を維持できると共に、搬
送時におけるハンドリング等の取り扱いを容易化するこ
とができる。
【０１２４】続いて、本発明の第１０及び第１１実施例
である半導体装置について説明する。図２２は、第１０
実施例である半導体装置２０Ｊを示している。本実施例
に係る半導体装置２０Ｊは、前記した第１実施例に係る
半導体装置２０Ａと類似した構成とされているが、図２
２（Ｃ）に示されるように、半導体素子２１の背面外周
部分に、背面側面取り部４２を形成したことを特徴とす
るものである。
【０１２５】図２３は、第１１実施例である半導体装置
２０Ｋを示している。本実施例に係る半導体装置２０Ｋ
は、前記した第２実施例に係る半導体装置２０Ｂと類似
した構成とされているが、背面側樹脂層４１の外周部分
に背面側段付き部４２を形成したことを特徴とするもの
である。上記した各実施例では、背面側面取り部４２を
半導体素子２１の背面外周部分の全体にわたり形成して
いるが、必ずしも背面の外周全体に形成する必要はな
く、外周四隅位置に形成する構成としてもよい。更に、
上記した各実施例では、背面側面取り部４２を平面構造
としているが、曲面等を有した構成としてもよい。
【０１２６】上記した各実施例に係る半導体装置２０
Ｊ，２０Ｋによれば、半導体素子２１の背面外周部分ま
たは外周四隅位置に背面側面取り部４２を形成したこと
により、角を有した形状では壊れやすい半導体素子２１
の外周位置及び外周四隅位置に背面面取り部４２が形成
されるため、この位置における破損防止を図ることがで
きる。
【０１２７】尚、上記した第１７乃至第１１実施例に係
る半導体装置２０Ｈ〜２０Ｋにおいて、背面側面取り部
４２及び背面側段付き部４３の形成方法は、先に図５乃
至図１１を用いて説明した第１乃至第６実施例に係る製
造方法を用いて形成することができる。次に、本発明の
第１２乃至第１６実施例である半導体装置について説明
する。
【０１２８】図２４は、第１２実施例に係る半導体装置
２０Ｌを示している。本実施例に係る半導体装置２０Ｌ
は、図４０を用いて説明した従来技術に係る半導体装置
１０Ａと類似した構成とされている。しかるに、本実施
例に係る半導体装置２０Ｌは、半導体素子２１の外周四
隅角部に角面取り部４４を形成したことを特徴とするも
のである。この角面取り部４４は、半導体素子２２の突
起電極形成側の面に対し直交する方向（即ち、図におけ
る上下方向）に延在するよう構成されている。
【０１２９】図２５は、第１３実施例に係る半導体装置
２０Ｍを示している。本実施例に係る半導体装置２０Ｍ
は、前記した第１実施例に係る半導体装置２０Ａ（図１
参照）と類似した構成とされているが、半導体素子２１
の外周四隅角部に、突起電極形成側の面に対し直交する
方向に延在する角面取り部４４を形成した構成とされて
いる。
【０１３０】図２６は、第１４実施例に係る半導体装置
２０Ｎを示している。本実施例に係る半導体装置２０Ｎ
は、前記した第２実施例に係る半導体装置２０Ｂ（図２
参照）と類似した構成とされているが、半導体素子２１
の外周四隅角部に、突起電極形成側の面に対し直交する
方向に延在する角面取り部４４を形成した構成とされて
いる。
【０１３１】図２７（Ａ）は、第１５実施例に係る半導
体装置２０Ｐを示している。本実施例に係る半導体装置
２０Ｐは、前記した第８実施例に係る半導体装置２０Ｈ
（図２０参照）と類似した構成とされているが、半導体
素子２１の外周四隅角部に、突起電極形成側の面に対し
直交する方向に延在する角面取り部４４を形成した構成
とされている。
【０１３２】図２７（Ｂ）は、第１６実施例に係る半導
体装置２０Ｑを示している。本実施例に係る半導体装置
２０Ｑは、前記した第１０実施例に係る半導体装置２０
Ｊ（図２２参照）と類似した構成とされているが、半導
体素子２１の外周四隅角部に、突起電極形成側の面に対
し直交する方向に延在する角面取り部４４を形成した構
成とされている。
【０１３３】図２８は、第１７実施例に係る半導体装置
２０Ｒを示している。本実施例に係る半導体装置２０Ｒ
は、前記した第９実施例に係る半導体装置２０Ｉ（図２
１参照）と類似した構成とされているが、半導体素子２
１の外周四隅角部に、突起電極形成側の面に対し直交す
る方向に延在する角面取り部４４を形成した構成とされ
ている。
【０１３４】図２９は、第１８実施例に係る半導体装置
２０Ｓを示している。本実施例に係る半導体装置２０Ｓ
は、前記した第１１実施例に係る半導体装置２０Ｋ（図
２３参照９と類似した構成とされているが、半導体素子
２１の外周四隅角部に、突起電極形成側の面に対し直交
する方向に延在する角面取り部４４を形成した構成とさ
れている。
【０１３５】上記した第１２乃至第１６実施例に係る半
導体装置２０Ｌ〜２０Ｓによれば、封止樹脂層２２，背
面側樹脂層４１，及び半導体素子２１の外周四隅角部
に、半導体素子２１の突起電極形成面に対し直交する方
向に延在する角面取り部４４が形成されているため、角
を有した形状では壊れやすい外周四隅角部の破損防止を
図ることができる。また、角面取り部４４を面取り部２
４Ａ，２４Ｂ、段付き部２５Ａ，２５Ｂ、背面側面取り
部４２、及び背面側段付き部４３と組み合わせて設ける
ことにより、半導体装置半導体装置２０Ｍ〜２０Ｓの信
頼性を更に向上させることができる。
【０１３６】尚、上記した第１２乃至第１６実施例で
は、角面取り部４４を平面構造した例を示したが、角面
取り部４４は必ずしも平面構造する必要はなく、例えば
曲面を有した構造としたり、また段付き構造とすること
も可能である。続いて、本発明の第９実施例である半導
体装置の製造方法について説明する。本実施例に係る製
造方法は、先に図２４乃至図２９を用いて説明した第１
２乃至第１６実施例に係る半導体装置２０Ｌ〜２０Ｓに
設けられた角面取り部４４を形成する方法に特徴を有す
る。以下、図３０乃至図３３を用いて、分離工程におい
て半導体素子２２等の外周四隅角部に角面取り部４４を
形成する方法について説明する。
【０１３７】本実施例に係る製造方法における分離工程
では、図３０に示すように、先ず予め突起電極２３及び
封止樹脂層２２が形成された基板５１をセットフイルム
４５（固定部材）に貼着してに固定する（基板固定工
程）。続いて、セットフイルム４５に固定された基板５
１を個々の半導体素子２１に対応た形状に分離する切削
処理が実施される。図３１示すように、基板５１は図中
矢印Ｘ方向に延在する切断線４６Ｘと、矢印Ｙ方向に延
在する切断線４６Ｙに沿って切断される。
【０１３８】この切削処理では、先ず基板５１を切断線
４６Ｘに沿って複数回平行に切削処理を行う（第１の切
削工程）。この第１の切削工程では、セットフイルム４
５を残し封止樹脂層２２を含め基板５１のみを切削す
る。よって、第１の切削工程が終了した状態では、基板
５１はセットフイルム４５に貼着され、切削処理開始前
の状態を維持している。
【０１３９】上記の第１の切削工程が終了すると、続い
て基板５１を切断線４６Ｘに直交する切断線４６Ｙに沿
って複数回平行に切削処理を行う（第２の切削工程）。
この第２の切削工程では、基板５１，封止樹脂２２と共
に、セットフイルム４５も合わせ切削し切断する。これ
により、図３２に示される短冊形状とされた短冊状基板
４７が形成される。この短冊状基板４７は、複数個（図
３２では５個）の半導体素子２２が貼着された状態とな
っており、また個々の半導体素子２１の側面（ずにおけ
る左右側面）は、外部に露出した状態となっている。
【０１４０】上記のように短冊状基板４７が形成される
と、続いて図３３に示される角面取り部形成工程が短冊
状基板４７に対し実施される。この角面取り部形成工程
では、先ず図３３（Ａ）に示されるように、角度を有し
た角度付き刃２６を、前記した第１の切削工程で切削さ
れた切削位置の側面（第２の切削工程で切断された側
面）と対向するよう位置決めする。
【０１４１】続いて、この角度付き刃２６を用い、図３
３（Ｂ）に示されるように、前記の第１の切削工程で切
削された切削位置の側面から封止樹脂層２２及び基板２
１を切削する。これにより、図３３（Ｃ）に示されるよ
うに、半導体素子２２及び封止樹脂層２２の外周四隅角
部に角面取り部４４が形成された半導体装置が製造され
る。この後、セットフイルム４５を除去することによ
り、個々の半導体装置に分離される。
【０１４２】上記した製造方法を用いて角面取り部４４
を形成することにより、耐使用環境の応力集中やハンド
リング等により破損が発生し易いとされる外周四隅角部
に、衝撃及び応力の集中を回避しうる角面取り部４４を
容易かつ確実に形成することができる。また、角度付き
刃２６は、第１の切削工程で切削された切削位置近傍の
みに溝入れ加工を行うため、その溝入れ深さは浅い。こ
のため、角度付き刃２６の寿命を延ばすことが可能とな
り、合わせて処理時間の短縮を図ることができる。
【０１４３】続いて、本発明の第１９実施例である半導
体装置について説明する。図３４は、第１９実施例であ
る半導体装置２０Ｔを示している。本実施例に係る半導
体装置２０Ｔは、半導体素子２１の封止樹脂層２２が形
成される上面外周部分に素子側面取り部４８が形成され
た構成とされている。また、封止樹脂層２２は、この素
子側面取り部４８を含めて半導体素子２１の突起電極形
成側の面を覆うよう形成されている。
【０１４４】本実施例に係る半導体装置２０Ｔは、上記
のように半導体素子２１に素子側面取り部４８を形成
し、封止樹脂層２２がこの素子側面取り部４８を含めて
半導体素子２１上に形成される構成としたため、樹脂封
止層２２と半導体素子２１との密着面積を増大させるこ
とができる。このため、樹脂封止層２２と半導体素子２
１との接合力は増大し、樹脂封止層２２が半導体素子２
１から剥離することを防止でき、半導体装置２０Ｔの信
頼性を向上させることができる。
【０１４５】図３５は、本発明の第１０実施例である半
導体装置の製造方法を示している。同図に示される製造
方法は、図３４に示した第１９実施例に係る半導体装置
２０Ｔの製造方法である。本実施例に係る製造方法にお
ける分離工程では、先ず図３５（Ａ）〜（Ｃ）に示され
るように、角度を有した角度付き刃２６を用いて基板５
１の上面を切削して素子側面取り部用溝４９を形成する
（溝形成工程）。続いて、この素子側面取り部用溝４９
が形成された基板５１の上面に、素子側面取り部用溝４
９を含め封止樹脂層２２を形成する（樹脂層形成工
程）。これにより、図３５（Ｄ）に示されるように、素
子側面取り部用溝４９の内部にも封止樹脂層２２が充填
された構成となる。
【０１４６】この樹脂層形成工程が終了すると、図３５
（Ｅ），（Ｆ）に示されるように、素子側面取り部用溝
４９より幅狭な寸法を有する角度なし刃２７Ａを用い
て、素子側面取り部用溝４９の略中央位置において封止
樹脂層２２及び基板５１を切削する。これにより、封止
樹脂層２２及び基板５１は完全に切断され、図３５
（Ｇ）に示されるように、素子側面取り部４８に封止樹
脂層２２が充填された構成の半導体装置２０Ｔが製造さ
れる。
【０１４７】上記した製造方法によれば、樹脂層形成工
程を実施する前に素子側面取り部用溝４９が形成される
ため、素子側面取り部４８に封止樹脂層２２が形成され
た半導体装置を容易に形成することができる。また、角
度付き刃２６により素子側面取り部用溝４９を形成する
際、その溝入れ深さは浅いため、角度付き刃２６の寿命
を延ばすことが可能となり、合わせて処理時間の短縮を
図ることができる。
【０１４８】続いて、本発明の第２０実施例である半導
体装置について説明する。図３６は、第２０実施例であ
る半導体装置２０Ｕを示している。本実施例に係る半導
体装置２０Ｕは、図３４を用いて説明した第１９実施例
である半導体装置２０Ｔに対し、半導体素子２１の背面
外周部分に素子側背面面取り部５４を形成すると共に、
この背面に素子側背面面取り部５４を含め背面側樹脂層
４１を形成したことを特徴とするものである。
【０１４９】本実施例の構成により半導体装置２０Ｕに
よれば、第１９実施例である半導体装置２０Ｔで実現で
きる作用効果に加え、背面側樹脂層４１と半導体素子２
１との密着面積を増大することができるため、背面側樹
脂層４１が半導体素子２１から剥離することを防止で
き、半導体装置２０Ｕの信頼性を更に向上させることが
できる。
【０１５０】図３７は、本発明の第１１実施例である半
導体装置の製造方法を示している。同図に示される製造
方法は、図３６に示した第２０実施例に係る半導体装置
２０Ｕの製造方法である。本実施例に係る製造方法にお
ける分離工程では、先ず図３７（Ａ），（Ｂ）に示され
るように、角度を有した角度付き刃２６を用いて基板５
１の上面を切削して素子側面取り部用溝４９を形成す
る。続いて、角度付き刃２６を用いて基板５１の背面を
切削して素子側面取り部用溝４９を形成する（溝形成工
程）。よって、この溝形成工程を実施することにより、
図３７（Ｃ）に示されるように、基板５１には対向する
一対の素子側面取り部用溝４９が形成された状態とな
る。
【０１５１】続いて、この一対の素子側面取り部用溝４
９が形成された基板５１の上面及び背面に、素子側面取
り部用溝４９を含め封止樹脂層２２及び背面側樹脂層４
１を形成する（樹脂層形成工程）。これにより、図３７
（Ｄ）に示されるように、各素子側面取り部用溝４９の
内部にも封止樹脂層２２及び背面側樹脂層４１が充填さ
れた構成となる。
【０１５２】この樹脂層形成工程が終了すると、図３７
（Ｅ），（Ｆ）に示されるように、各素子側面取り部用
溝４９より幅狭な寸法を有する角度なし刃２７Ａを用い
て、各素子側面取り部用溝４９の略中央位置において封
止樹脂層２２及び基板５１を切削する。これにより、封
止樹脂層２２，背面側樹脂層４１及び基板５１は完全に
切断され、図３７（Ｇ）に示されるように、上面側の素
子側面取り部４８に封止樹脂層２２が、また背面側面取
り部５４に背面側樹脂層４１が充填された構成の半導体
装置２０Ｕが製造される。
【０１５３】上記した製造方法によっても、図３５を用
いて説明した第１０実施例に係る製造方法と同様に、素
子側面取り部４８，背面側面取り部５４に封止樹脂層２
２，背面側樹脂層４１が形成された半導体装置を容易に
形成することができる。また、角度付き刃２６により素
子側面取り部用溝４９を形成する際、その溝入れ深さは
浅いため、角度付き刃２６の寿命を延ばすことが可能と
なり、合わせて処理時間の短縮を図ることができる。
【０１５４】尚、上記した第１９及び第２０実施例に係
る半導体装置２０Ｔ，２０Ｕでは、素子側面取り部４８
及び素子側背面面取り部５４を平面構造とした例を示し
たが、素子側面取り部４８及び素子側背面面取り部５４
は必ずしも平面構造とする必要はなく、例えば曲面を有
した構造としたり、また段付き構造とすることも可能で
ある。即ち、封止樹脂層２２及び背面側樹脂層４１に対
し、アンカー効果を持たせ得る形状であれば、他の構造
とすることも可能である。
【０１５５】続いて、本発明の第２１実施例である半導
体装置について説明する。図３８は、第２１実施例であ
る半導体装置２０Ｖを示している。本実施例に係る半導
体装置２０Ｖは、その突起電極形成側の面の外周部分
に、封止樹脂層２２から半導体素子２１に到る面取り部
２４Ａを形成すると共に、封止樹脂層２２に突起電極形
成側の面に対し直角方向（図中、上下方向）に延在する
ストレート部５５を形成したことを特徴とするものであ
る。
【０１５６】このように、封止樹脂層２２に上記構成と
されたストレート部５５を形成することにより、搬送時
に実施されるハンドリング時におけるハンドラーの装着
を容易かつ確実に行うことができ、ハンドリング時の取
り扱いを容易化することができる。尚、本実施例では封
止樹脂層２２から半導体素子２１に到る面取り部２４Ａ
が形成されているため、封止樹脂層２２と半導体素子２
１との境界部における複合構成に対し、その外周の全体
にわたり衝撃及び応力の集中を回避することが可能とな
り、使用環境に拘わらず高い信頼性を維持できる。ま
た、本実施例では面取り部２４Ａが封止樹脂層２２と半
導体素子２１とを跨ぐように形成された構成とされてい
るが、封止樹脂層２２にのみ形成する構成としてもよ
い。
【０１５７】図３９は、本発明の第１２実施例である半
導体装置の製造方法を示している。同図に示される製造
方法は、図３８に示した第２１実施例に係る半導体装置
２０Ｖの製造方法である。本実施例に係る製造方法にお
ける分離工程では、図３９（Ａ），（Ｂ）に示すよう
に、先ず先端部に角度を有すると共に側部に側面垂立部
５７を有した角度付き刃２６を用いて、面取り部用溝５
６を形成する（溝形成工程）。
【０１５８】この際、角度付き刃２６の側面垂立部５７
が封止樹脂層２２に到るまで基板５１を切削する。これ
により、面取り部用溝５６の両側部分には、ストレート
分５５が形成される。上記の溝形成工程が終了すると、
続いて上記した（１）式の条件を満たす面取り部用溝５
６の溝幅より幅狭な寸法を有した角度なし刃２７Ａを用
いて、図３９（Ｃ）に示すように、面取り部用溝５６の
略中央位置で基板５１を切削する。これにより、図３９
に示されるように、封止樹脂分２２にストレート部５５
を有した半導体装置２０Ｖが製造される。
【０１５９】上記した製造方法によれば、溝形成工程に
おいて、角度付き刃２６の側面垂立部５７が封止樹脂層
２２に到るまで基板５１を切削し、封止樹脂層２２から
基板５１に到る面取り部用溝５６を形成することによ
り、樹脂封止層２２の厚さが大となった場合でも、角度
付き刃２６の寿命延長確保、及び切削時間の短縮を図る
ことができる。
【０１６０】以下、この理由について説明する。いま、
側面垂立部５７を有していない（即ち、切削部位が全て
角度を有している構成）の角度付き刃（以下、これを全
体角度付き刃という）を想定し、この全体角度付き刃を
用いて厚い封止樹脂層２２が形成された半導体素子２１
に対し面取り部用溝５６を形成しようとした場合を想定
する。
【０１６１】この場合では、全体角度付き刃の先端が基
板に到るまでに封止樹脂層２２に大きな切削処理が必要
となり、必然的に全体角度付き刃として刃幅寸法の大き
なものが必要となる。ところが、このように刃幅が厚い
全体角度付き刃の加工は難しく、刃幅の薄いものと比較
すると、コストが高くなる、刃が特殊加工となり半
導体装置の製造安定性に欠ける等の問題点が生じる。
【０１６２】一方、面取り部２４Ａに応力集中の回避等
の機能を実現させるためには、必ずしも面取り部２４Ａ
はその全体にわたり傾斜を有する完全な面取り構造とす
る必要はなく、封止樹脂層２２と半導体素子２１との境
界部分近傍のみ完全な面取り構造とすれば足る。そこ
で、本発明では、上記のように角度付き刃２６に側面垂
立部５７を設け、この側面垂立部５７が封止樹脂層２２
を切削する構成とした。
【０１６３】この構成では、封止樹脂層２２と半導体素
子２１との境界部分近傍では面取り部２４Ａが形成され
るため、封止樹脂層２２と半導体素子２１との境界部分
の強度向上を図ることができる。また、角度付き刃２６
の刃幅を厚くする必要がなくなるため、角度付き刃２６
のコスト低減を図ることができる。また、角度付き刃２
６の製造に際し、特殊加工が不要となるため、半導体装
置２０Ｖの製造安定性を向上させることができ、更に切
削エネルギーの低下が図れるため、切削力の低減及び切
削速度の向上を図ることができる。
【０１６４】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１及び請求
項２記載の発明によれば、半導体素子と封止樹脂層との
境界部における複合構成に対し、その外周の全体にわた
り衝撃及び応力の集中を回避することが可能となり、使
用環境に拘わらず高い信頼性を維持できると共に、搬送
時におけるハンドリング等の取り扱いを容易化すること
ができる。
【０１６５】また、請求項３及び請求項４記載の発明に
よれば、半導体素子と封止樹脂層との境界部における複
合構成に対し、特に衝撃及び応力の集中に弱い外周四隅
位置で衝撃及び応力の集中を回避することが可能とな
り、使用環境に拘わらず高い信頼性を維持できると共
に、搬送時におけるハンドリング等の取り扱いを容易化
することができる。
【０１６６】また、請求項５及び請求項６記載の発明に
よれば、封止樹脂層及び半導体素子の外周部分に面取り
部を有する半導体装置を容易かつ確実に製造することが
できる。また、請求項７記載の発明によれば、半導体装
置の構造上、温度変化等により発生するの応力集中やハ
ンドリングによる破壊による一番弱いとされる外周四隅
位置に、衝撃及び応力の集中を回避しうる面取り部を容
易かつ確実に形成することができる。
【０１６７】また、角度付き刃は、半導体装置の四隅部
分にあたる切削交点部にある程度の長さの四隅面取り部
用溝を形成するため、磨耗し易い角度付き刃の寿命を延
ばすことが可能となり、また切削量が少ないため処理時
間を短縮させることが可能となる。更に、角度なし刃に
より行われる基板の切断処理は、残存した封止樹脂層が
少ない状態或いは全く存在しない状態で実施されるた
め、困難であった封止樹脂層と半導体素子との境界部の
切断を容易にすることが可能となり、半導体素子及び封
止樹脂へのダメージを軽減することが可能となる。
【０１６８】また、請求項８記載の発明によれば、請求
項７の効果に加え、角度有り刃を用いる際には既に角度
なし刃により切削交点部は切削された状態（直線状の切
削状態）であるため、磨耗し易い角度付きの刃の先端及
び磨耗による刃の角度変化の寿命をさらに延ばすことが
可能となる。また、請求項９記載の発明によれば、封止
樹脂層の外周部分に段付き部を有する半導体装置を容易
かつ確実に製造することができる。
【０１６９】また、請求項１０記載の発明によれば、温
度変化等により発生するの応力集中やハンドリング等に
おいて破壊し易いとされる封止樹脂層の外周四隅部分
に、衝撃及び応力の集中を回避しうる段付き部を容易か
つ確実に形成することができる。また、第１の角度なし
刃は、封止樹脂層の切削交点部及びその近傍のみに溝入
れ加工を行うものであり、かつその溝入れ深さは封止樹
脂層の厚さよりも小さいため、第１の角度なし刃の寿命
を延ばすことが可能となり、合わせて処理時間の短縮を
図ることができる。
【０１７０】また、請求項１１記載の発明によれば、分
離工程を実施する前に、基板の背面を全面的を切削する
背面切削工程を実施することにより、製造される半導体
装置の薄型化を図ることができる。また、分離工程の前
に基板背面を切削しているので、封止樹脂層が基板保護
の役割を果たして基板の取り扱いが容易となり、近年求
められている半導体素子を高集積化した大型基板または
半導体装置の極薄型化に有効となる。
【０１７１】また、請求項１２乃至１５記載の発明によ
れば、半導体装置の安定した搭載位置決めが可能とな
り、また半導体装置の水平方向の動きが抑えられて半導
体装置の突起電極が搬送トレイと接触することを回避す
ることができる。また、請求項１６記載の発明によれ
ば、半導体素子の保護をより確実に行うことができ、か
つ分離時において半導体素子の背面外周部分に破損（欠
け等）が発生することを防止することができる。
【０１７２】また、請求項１７及び請求項１８記載の発
明によれば、半導体素子と背面側樹脂層との境界部にお
ける複合構成に対し、その外周全体にわたり衝撃及び応
力の集中を回避することが可能となり、使用環境に拘わ
らず高い信頼性を維持できると共に、搬送時におけるハ
ンドリング等の取り扱いを容易化することができる。ま
た、請求項１９記載の発明によれば、角を有した形状で
は壊れやすい半導体素子の外周位置及び外周四隅位置に
背面面取り部が形成されるため、この位置における破損
防止を図ることができる。
【０１７３】また、請求項２０乃至請求項２２記載の発
明によれば、角を有した形状では壊れやすい外周四隅角
部の破損防止を図ることができる。また、請求項２３記
載の発明によれば、耐使用環境の応力集中やハンドリン
グ等により破損が発生し易いとされる外周四隅角部に、
衝撃及び応力の集中を回避しうる角面取り部を容易かつ
確実に形成することができる。
【０１７４】また、角度付き刃は、第１の切削工程で切
削された切削位置近傍のみに溝入れ加工を行うものであ
り、かつその溝入れ深さは浅いため、角度付き刃の寿命
を延ばすことが可能となり、合わせて処理時間の短縮を
図ることができる。また、請求項２４記載の発明によれ
ば、樹脂封止層と半導体素子との密着面積が増大するた
め、樹脂封止層の半導体素子からの剥離を防止でき、半
導体装置の信頼性を向上させることができる。
【０１７５】また、請求項２５記載の発明によれば、樹
脂封止層及び背面側樹脂層が半導体素子から剥離するこ
とを防止でき、半導体装置の信頼性を向上させることが
できる。また、請求項２６記載の発明によれば、樹脂層
形成工程を実施する前に素子側面取り部用溝を形成して
おくことにより、素子側面取り部及び素子側背面面取り
部に封止樹脂層，背面側封止樹脂層が形成された半導体
装置を容易に形成することができる。
【０１７６】また、角度付き刃による素子側面取り部用
溝の形成において、その溝入れ深さは浅いため、角度付
き刃の寿命を延ばすことが可能となり、合わせて処理時
間の短縮を図ることができる。また、請求項２７記載の
発明によれば、封止樹脂層と半導体素子との境界部にお
ける複合構成に対し、その外周の全体にわたり衝撃及び
応力の集中を回避することが可能となり、使用環境に拘
わらず高い信頼性を維持できる。また、封止樹脂層にス
トレート部を形成したことにより、搬送時に実施される
ハンドリング時におけるハンドラーの装着を容易かつ確
実に行うことができ、ハンドリング時の取り扱いを容易
化することができる。
【０１７７】また、請求項２８記載の発明によれば、封
止樹脂層及び基板に面取り部用溝を形成することによ
り、樹脂封止層の厚さが大となった場合でも、角度付き
刃の寿命延長確保及び切削時間の短縮を図ることができ
る。また、請求項２９記載の発明によれば、両面共に高
精度を有した半導体基板を容易かつ生産性良く製造する
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置を説明す
るための図である。
【図２】本発明の第２実施例である半導体装置を説明す
るための図である。
【図３】本発明の第３実施例である半導体装置を説明す
るための図である。
【図４】本発明の第４実施例である半導体装置を説明す
るための図である。
【図５】本発明の第１実施例である半導体装置の製造方
法を説明するための図である。
【図６】本発明の第２実施例である半導体装置の製造方
法を説明するための図である。
【図７】本発明の第３実施例である半導体装置の製造方
法を説明するための図である。
【図８】本発明の第４実施例である半導体装置の製造方
法を説明するための図である（その１）。
【図９】本発明の第４実施例である半導体装置の製造方
法を説明するための図である（その２）。
【図１０】本発明の第５実施例である半導体装置の製造
方法を説明するための図である。
【図１１】本発明の第６実施例である半導体装置の製造
方法を説明するための図である。
【図１２】本発明の第５実施例である半導体装置及び本
発明の第７実施例である半導体装置の製造方法を説明す
るための図である。
【図１３】本発明の第８実施例である半導体装置の製造
方法を説明するための図である。
【図１４】本発明の第１実施例である搬送トレイを説明
するための図である。
【図１５】本発明の第２実施例である搬送トレイを説明
するための図である。
【図１６】本発明の第３実施例である搬送トレイを説明
するための図である。
【図１７】本発明の第４実施例である搬送トレイを説明
するための図である。
【図１８】本発明の第６実施例である半導体装置を説明
するための図である。
【図１９】本発明の第７実施例である半導体装置を説明
するための図である。
【図２０】本発明の第８実施例である半導体装置を説明
するための図である。
【図２１】本発明の第９実施例である半導体装置を説明
するための図である。
【図２２】本発明の第１０実施例である半導体装置を説
明するための図である。
【図２３】本発明の第１１実施例である半導体装置を説
明するための図である。
【図２４】本発明の第１２実施例である半導体装置を説
明するための図である。
【図２５】本発明の第１３実施例である半導体装置を説
明するための図である。
【図２６】本発明の第１４実施例である半導体装置を説
明するための図である。
【図２７】本発明の第１５実施例及び第１６実施例であ
る半導体装置を説明するための図である。
【図２８】本発明の第１７実施例及び第１８実施例であ
る半導体装置を説明するための図である。
【図２９】本発明の第１９実施例である半導体装置を説
明するための図である。
【図３０】本発明の第９実施例である半導体装置の製造
方法を説明するための図である（その１）。
【図３１】本発明の第９実施例である半導体装置の製造
方法を説明するための図である（その２）。
【図３２】本発明の第９実施例である半導体装置の製造
方法を説明するための図である（その３）。
【図３３】本発明の第９実施例である半導体装置の製造
方法を説明するための図である（その４）。
【図３４】本発明の第２０実施例である半導体装置を説
明するための図である。
【図３５】本発明の第１０実施例である半導体装置の製
造方法を説明するための図である。
【図３６】本発明の第２１実施例である半導体装置を説
明するための図である。
【図３７】本発明の第１１実施例である半導体装置の製
造方法を説明するための図である。
【図３８】本発明の第２２実施例である半導体装置を説
明するための図である。
【図３９】本発明の第１２実施例である半導体装置の製
造方法を説明するための図である。
【図４０】従来の半導体装置の一例を示す図である（そ
の１）。
【図４１】従来の半導体装置を搭載する搬送トレイの一
例を示す図である。
【図４２】従来の半導体装置の一例を示す図である（そ
の２）。
【図４３】従来の半導体装置の一例を示す図である（そ
の３）。
【図４４】従来の半導体装置の製造方法の一例を説明す
るための図である。
【符号の説明】
２０Ａ〜２０Ｖ 半導体装置 ２１ 半導体素子 ２１Ａ 薄型半導体素子 ２２ 封止樹脂層 ２３ 突起電極 ２４Ａ，２４Ｂ 面取り部 ２５Ａ，２５Ｂ 段付き部 ２６ 角度付き刃 ２７Ａ 角度なし刃 ２７Ｂ 幅広角度なし刃 ２８ 切削交点 ２９ 四隅面取り部用溝 ３０ 四隅段取り用溝 ３１ 基準面出し用樹脂 ３２ 薄型基板 ３３Ａ，３３Ｂ 切削面 ３４ 基準面 ３５Ａ〜３５Ｄ 搬送トレイ ３６Ａ〜３６Ｄ トレイ本体 ３７Ａ〜３７Ｄ キャップ ３８Ａ，３８Ｂ トレイ側面取り部 ４０Ａ，４０Ｂ トレイ側段付き部 ４１ 背面側樹脂層 ４２ 背面側面取り部 ４３ 背面側段付き部 ４４ 角面取り部 ４５ セットフィルム ４７ 短冊状基板 ４８ 素子側面取り部 ４９ 素子側面取り部用溝 ５０ 切削部 ５１ 基板 ５３ 段付き部用溝 ５４ 素子側背面面取り部 ５５ ストレート部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｌ (72)発明者 永重 健一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 濱中 雄三 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記封止樹脂層及び前記半導体素子の内、少なくとも前
    記封止樹脂層の外周部分に面取り部を形成したことを特
    徴とする半導体装置。
  2. 【請求項２】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記封止樹脂層の外周部分に、段付き部を形成したこと
    を特徴とする半導体装置。
  3. 【請求項３】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記封止樹脂層及び前記半導体素子の内、少なくとも前
    記封止樹脂層の外周四隅位置に、面取り部を形成したこ
    とを特徴とする半導体装置。
  4. 【請求項４】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記封止樹脂層の外周四隅位置に、段付き部を形成した
    ことを特徴とする半導体装置。
  5. 【請求項５】 突起電極が配設された複数の半導体素子
    が形成された基板を封止樹脂層により封止し、続いて前
    記突起電極の一部を前記封止樹脂層から露出させた後、
    前記基板を前記封止樹脂層と共に切削して個々の半導体
    素子に分離する分離工程を実施する半導体装置の製造方
    法であって、 前記分離工程は、 角度を有した角度付き刃を用いて前記基板を切削し、前
    記封止樹脂層及び前記基板の内、少なくとも前記封止樹
    脂層に面取り部用溝を形成する溝形成工程と、 前記溝形成工程終了後、前記面取り部用溝の溝幅より幅
    狭な寸法を有すると共に角度を有していない角度なし刃
    を用いて、前記面取り部用溝の形成位置を切削すること
    により前記基板を完全切削し個々の半導体素子に分離す
    る切削工程とを有することを特徴とする半導体装置の製
    造方法。
  6. 【請求項６】 突起電極が配設された複数の半導体素子
    が形成された基板を封止樹脂層により封止し、続いて前
    記突起電極の一部を前記封止樹脂層から露出させた後、
    前記基板を前記封止樹脂層と共に切削して個々の半導体
    素子に分離する分離工程を実施する半導体装置の製造方
    法であって、 前記分離工程は、 角度を有していない角度なし刃を用いて、前記基板の所
    定切断位置を前記封止樹脂層と共に切削することにより
    前記基板を完全切断して個々の半導体素子に分離する切
    削工程と前記切削工程終了後、角度を有した角度付き刃
    を前記切断位置に挿入し、分離された前記封止樹脂層及
    び前記半導体素子の外周部分に面取り部を形成する面取
    り部形成工程とを有することを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】 突起電極が配設された複数の半導体素子
    が形成された基板を封止樹脂層により封止し、続いて前
    記突起電極の一部を前記封止樹脂層から露出させた後、
    前記基板を前記封止樹脂層と共に切削して個々の半導体
    素子に分離する分離工程を実施する半導体装置の製造方
    法であって、 前記分離工程は、 角度を有した角度付き刃を用い、前記基板の所定切削位
    置が直交する切削交点部及びその近傍における前記封止
    樹脂層及び前記基板の内少なくとも前記封止樹脂層を切
    削し、十字状の四隅面取り部用溝を形成する溝形成工程
    と、 前記溝形成工程終了後、前記四隅面取り部用溝の溝幅よ
    り幅狭な寸法を有すると共に角度を有していない角度な
    し刃を用い、前記四隅面取り部用溝の形成位置を含め前
    記所定切削位置を切削することにより前記基板を完全切
    断し個々の半導体素子に分離する切削工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  8. 【請求項８】 突起電極が配設された複数の半導体素子
    が形成された基板を封止樹脂層により封止し、続いて前
    記突起電極の一部を前記封止樹脂層から露出させた後、
    前記基板を前記封止樹脂層と共に切削して個々の半導体
    素子に分離する分離工程を実施する半導体装置の製造方
    法であって、 前記分離工程は、 角度を有していない角度なし刃を用いて、前記基板の所
    定切削位置を前記封止樹脂層と共に切削することにより
    前記基板を完全切断して個々の半導体素子に分離する切
    削工程と前記切削工程終了後、角度を有した角度付き刃
    を前記所定切削位置が直交する切削交点部に挿入し、分
    離された前記封止樹脂層及び前記半導体素子の内少なく
    とも前記封止樹脂層の前記切削交点部及びその近傍に面
    取り部を形成する面取り部形成工程とを有することを特
    徴とする半導体装置の製造方法。
  9. 【請求項９】 突起電極が配設された複数の半導体素子
    が形成された基板を封止樹脂層により封止し、続いて前
    記突起電極の一部を前記封止樹脂層から露出させた後、
    前記基板を前記封止樹脂層と共に切削して個々の半導体
    素子に分離する分離工程を実施する半導体装置の製造方
    法であって、 前記分離工程は、 角度を有していない第１の角度なし刃を用いて前記基板
    を切削して前記封止樹脂層に段付き部用溝を形成する溝
    形成工程と、 前記溝形成工程終了後、前記段付き部用溝の溝幅より幅
    狭な寸法を有すると共に角度を有していない第２の角度
    なし刃を用いて、前記段付き部用溝の形成位置を切削す
    ることにより前記基板を完全切削し個々の半導体素子に
    分離する切削工程とを有することを特徴とする半導体装
    置の製造方法。
  10. 【請求項１０】 突起電極が配設された複数の半導体素
    子が形成された基板を封止樹脂層により封止し、続いて
    前記突起電極の一部を前記封止樹脂層から露出させた
    後、前記基板を前記封止樹脂層と共に切削して個々の半
    導体素子に分離する分離工程を実施する半導体装置の製
    造方法であって、 前記分離工程は、 角度を有していない第１の角度なし刃を用い、前記基板
    の所定切削位置が直交する切削交点部及びその近傍の前
    記封止樹脂層を切削し、十字状の四隅段付き用溝を形成
    する溝形成工程と、 前記溝形成工程終了後、前記四隅段付き部用溝の溝幅よ
    り幅狭な寸法を有すると共に角度を有していない第２の
    角度なし刃を用い、前記四隅段付き部用溝の形成位置を
    含め前記所定切削位置を切削することにより前記基板を
    完全切断し個々の半導体素子に分離する切削工程とを有
    することを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項５乃至１０のいずれか１項に記
    載の半導体装置の製造方法において、 前記分離工程を実施する前に、前記基板の前記突起電極
    形成側が形成された面と反対側の面である背面を、全面
    的にを切削する背面切削工程を実施することを特徴とす
    る半導体装置の製造方法。
  12. 【請求項１２】 請求項１記載の半導体装置が装着され
    るトレイ本体を具備する搬送トレイであって、 前記トレイ本体の内側部に、前記半導体装置に形成され
    た面取り部と対応した形状のトレイ側面取り部を形成し
    たことを特徴とする搬送トレイ。
  13. 【請求項１３】 請求項２記載の半導体装置が装着され
    るトレイ本体を具備する搬送トレイであって、 前記トレイ本体の内側部に、前記半導体装置に形成され
    た段付き部と対応した形状のトレイ側段付き部を形成し
    たことを特徴とする搬送トレイ。
  14. 【請求項１４】 請求項３記載の半導体装置が装着され
    るトレイ本体を具備する搬送トレイであって、 前記トレイ本体の内側四隅部に、前記半導体装置の外周
    四隅位置に形成された面取り部と対応した形状のトレイ
    側段付き部を形成したことを特徴とする搬送トレイ。
  15. 【請求項１５】 請求項４記載の半導体装置が装着され
    るトレイ本体を具備する搬送トレイであって、 前記トレイ本体の内側四隅部に、前記半導体装置の外周
    四隅位置に形成された段付き部と対応した形状のトレイ
    側段付き部を形成したことを特徴とする搬送トレイ。
  16. 【請求項１６】 請求項１乃至４のいずれか１項に記載
    の半導体装置において、 前記半導体素子の前記突起電極形成側が形成された面と
    反対側の面である背面に、前記背面を覆う背面側樹脂層
    を形成したことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１６記載の半導体装置におい
    て、 前記背面側樹脂層及び前記半導体素子の内、少なくとも
    前記背面側樹脂層の外周部分または外周四隅位置に、背
    面側面取り部を形成したことを特徴とする半導体装置。
  18. 【請求項１８】 請求項１６記載の半導体装置におい
    て、 前記背面側樹脂層の外周部分または外周四隅位置に、背
    面側段付き部を形成したことを特徴とする半導体装置。
  19. 【請求項１９】 請求項１乃至４のいずれか１項に記載
    の半導体装置において、 前記半導体素子の前記突起電極形成側が形成された面と
    反対側の面である背面の外周部分または外周四隅位置
    に、背面側面取り部を形成したことを特徴とする半導体
    装置。
  20. 【請求項２０】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記封止樹脂層及び前記半導体素子の外周四隅角部に、
    前記半導体素子の前記突起電極形成側の面に対し直交す
    る方向に延在する角面取り部を形成したことを特徴とす
    る半導体装置。
  21. 【請求項２１】 請求項１乃至４のいずれか１項に記載
    の半導体装置において、 前記封止樹脂層及び前記半導体素子の外周四隅角部に、
    前記半導体素子の前記突起電極形成側の面に対し直交す
    る方向に延在する角面取り部を形成したことを特徴とす
    る半導体装置。
  22. 【請求項２２】 請求項１６乃至１９のいずれか１項に
    記載の半導体装置において、 少なくとも前記封止樹脂層及び前記半導体素子の外周四
    隅角部に、前記半導体素子の前記突起電極形成側の面に
    対し直交する方向に延在する角面取り部を形成したこと
    を特徴とする半導体装置。
  23. 【請求項２３】 突起電極が配設された複数の半導体素
    子が形成された基板を封止樹脂層により封止し、続いて
    前記突起電極の一部を前記封止樹脂層から露出させた
    後、前記基板を前記封止樹脂層と共に切削して個々の半
    導体素子に分離する分離工程を実施する半導体装置の製
    造方法であって、 前記分離工程は、 前記封止樹脂層が形成された前記基板を固定部材に固定
    する基板固定工程と、 前記基板を形成しようとする半導体素子の形状に対応さ
    せて、先ず一の方向にのみ複数回平行に切削処理を行う
    ことにより、前記固定部材を残し前記封止樹脂層を含め
    前記基板のみを切削する第１の切削工程と、 前記基板を形成しようとする半導体素子の形状に対応さ
    せて、前記一の方向に対し直交する方向に前記固定部材
    を含め複数回平行に切削処理を行うことにより、短冊状
    基板を形成する第２の切削工程と、 角度を有した角度付き刃を用い、前記第１の切削工程で
    切削された切削位置に向け、前記第２の切削工程で切断
    された側面から前記封止樹脂層及び基板を切削し、角面
    取り部を形成する角面取り部形成工程とを有することを
    特徴とする半導体装置の製造方法。
  24. 【請求項２４】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記半導体素子の前記封止樹脂層が形成される上面外周
    部分に素子側面取り部を形成する共に、 前記封止樹脂層が、前記素子側面取り部を含めて前記半
    導体素子の突起電極形成側の面に形成されてなることを
    特徴とする半導体装置。
  25. 【請求項２５】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記半導体素子の前記封止樹脂層が形成される上面外周
    部分に素子側面取り部を形成する共に、前記半導体素子
    の前記突起電極形成側の面と反対側の面である背面外周
    部分に素子側背面面取り部を形成し、 かつ、前記素子側面取り部を含めて前記半導体素子の上
    面に前記封止樹脂層を形成すると共に、前記半導体素子
    の背面に前記素子側背面面取り部を含め背面側樹脂層を
    形成した構成としたことを特徴とする半導体装置。
  26. 【請求項２６】 請求項２４または２５記載の半導体装
    置の製造方法であって、 基板の上面または背面の内の少なくとも上面に、角度を
    有した角度付き刃を用いて前記基板を切削して素子側面
    取り部用溝を形成する溝形成工程と、 前記素子側面取り部用溝が形成された前記基板の少なく
    とも上面に、前記素子側面取り部用溝を含め封止樹脂層
    を形成する樹脂層形成工程と、 前記樹脂層形成工程終了後、前記素子側面取り部用溝よ
    り幅狭な寸法を有すると共に角度を有していない角度な
    し刃を用いて、前記素子側面取り部用溝の形成位置を切
    削することにより前記基板を完全切削し個々の半導体素
    子に分離する切削工程とを有することを特徴とする半導
    体装置の製造方法。
  27. 【請求項２７】 突起電極が形成されてなる半導体素子
    と、 前記半導体素子の突起電極形成側の面に形成されてお
    り、前記突起電極の一部を残し前記突起電極形成側の面
    を封止する封止樹脂層とを具備する半導体装置におい
    て、 前記封止樹脂層及び前記半導体素子の内、少なくとも前
    記封止樹脂層の外周部分に面取り部を形成すると共に、 前記封止樹脂層に前記半導体素子の前記突起電極形成側
    の面に対し直角方向に延在するストレート部を形成した
    ことを特徴とする半導体装置。
  28. 【請求項２８】 突起電極が配設された複数の半導体素
    子が形成された基板を封止樹脂層により封止し、続いて
    前記突起電極の一部を前記封止樹脂層から露出させた
    後、前記基板を前記封止樹脂層と共に切削して個々の半
    導体素子に分離する分離工程を実施する半導体装置の製
    造方法であって、 前記分離工程は、 角度を有した角度付き刃を用いて、前記角度付き刃の側
    面垂立部が前記封止樹脂層に到るまで前記基板を切削し
    て前記封止樹脂層及び前記基板に面取り部用溝を形成す
    る溝形成工程と、 前記溝形成工程終了後、前記面取り部用溝の溝幅より幅
    狭な寸法を有すると共に角度を有していない角度なし刃
    を用いて、前記面取り部用溝の形成位置を切削すること
    により前記基板を完全切削し個々の半導体素子に分離す
    る切削工程とを有することを特徴とする半導体装置の製
    造方法。
  29. 【請求項２９】 基材より半導体基板を切り出す切り出
    し工程と、 切り出された前記半導体基板の一の面に第１の基準面を
    有した基準面出し用樹脂を配設する樹脂形成工程と、 前記基準面を基準として、前記半導体基板の他面に整面
    処理を行うことにより、第２の基準面を形成する第１の
    整面工程と、 前記第１の整面工程で形成された第２の基準面を基準と
    して、前記基準面出し用樹脂を除去すると共に前記一の
    面に整面処理を行う第２の整面工程とを具備することを
    特徴とする半導体基板の製造方法。
JP04808298A 1998-02-27 1998-02-27 半導体装置及びその製造方法及びその搬送トレイ Expired - Fee Related JP3497722B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP04808298A JP3497722B2 (ja) 1998-02-27 1998-02-27 半導体装置及びその製造方法及びその搬送トレイ
TW087115270A TW468248B (en) 1998-02-27 1998-09-14 Semiconductor device having a ball grid array and a fabrication process thereof
KR1019980039384A KR100299086B1 (ko) 1998-02-27 1998-09-23 반도체장치및그제조방법및그반송트레이및반도체기판의제조방법
US09/160,135 US6455920B2 (en) 1998-02-27 1998-09-25 Semiconductor device having a ball grid array and a fabrication process thereof
US10/097,817 US6987054B2 (en) 1998-02-27 2002-03-15 Method of fabricating a semiconductor device having a groove formed in a resin layer
US10/097,816 US6657282B2 (en) 1998-02-27 2002-03-15 Semiconductor device having a ball grid array and a fabrication process thereof
US10/618,721 US6784542B2 (en) 1998-02-27 2003-07-15 Semiconductor device having a ball grid array and a fabrication process thereof
US10/893,297 US7064047B2 (en) 1998-02-27 2004-07-19 Semiconductor device having a ball grid array and a fabrication process thereof
US11/249,334 US7556985B2 (en) 1998-02-27 2005-10-14 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04808298A JP3497722B2 (ja) 1998-02-27 1998-02-27 半導体装置及びその製造方法及びその搬送トレイ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003057586A Division JP2003243336A (ja) 2003-03-04 2003-03-04 半導体基板の製造方法
JP2003360160A Division JP4116962B2 (ja) 2003-10-21 2003-10-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11251493A true JPH11251493A (ja) 1999-09-17
JP3497722B2 JP3497722B2 (ja) 2004-02-16

Family

ID=12793417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04808298A Expired - Fee Related JP3497722B2 (ja) 1998-02-27 1998-02-27 半導体装置及びその製造方法及びその搬送トレイ

Country Status (4)

Country Link
US (6) US6455920B2 (ja)
JP (1) JP3497722B2 (ja)
KR (1) KR100299086B1 (ja)
TW (1) TW468248B (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP2003060120A (ja) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2003056613A1 (en) * 2001-12-25 2003-07-10 Hitachi, Ltd. Semiconductor device and method for fabricating the same
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
US6888222B2 (en) 2002-11-08 2005-05-03 Oki Electric Industry Co., Ltd. Semiconductor device
JP2005191436A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2006080284A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7053486B2 (en) 2002-11-08 2006-05-30 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7109579B2 (en) 2002-11-08 2006-09-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2006318989A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 半導体装置
US7151320B2 (en) 2003-01-08 2006-12-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
KR100673490B1 (ko) * 2004-05-24 2007-01-24 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
US7193330B2 (en) 2002-11-08 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2007103717A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2008113020A (ja) * 2007-12-10 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2008147697A (ja) * 2008-02-04 2008-06-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008147560A (ja) * 2006-12-13 2008-06-26 Yamaha Corp 半導体装置及びその製造方法
US7405159B2 (en) 2004-03-25 2008-07-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
US7525167B2 (en) 2002-11-08 2009-04-28 Oki Semiconductor Co., Ltd. Semiconductor device with simplified constitution
US7763528B2 (en) 2005-01-13 2010-07-27 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device
US7786564B2 (en) 2007-07-18 2010-08-31 Elpida Memory, Inc. Semiconductor device and method for manufacturing semiconductor device
JP2010212724A (ja) * 2010-05-17 2010-09-24 Rohm Co Ltd 半導体装置
JP2011512260A (ja) * 2008-01-23 2011-04-21 エプコス アクチエンゲゼルシャフト Ｍｅｍｓ部品、ｍｅｍｓ部品の製造方法、及びｍｅｍｓ部品の取り扱い方法
JP2012041056A (ja) * 2010-08-17 2012-03-01 Disco Corp 収容トレイ及びパッケージ基板のハンドリング方法
JP2012103036A (ja) * 2010-11-08 2012-05-31 Hitachi Consumer Electronics Co Ltd 放射線検出器
JP2012531058A (ja) * 2009-06-25 2012-12-06 アイメック 生体適合性パッケージング
JP2013104931A (ja) * 2011-11-11 2013-05-30 Renesas Electronics Corp 半導体装置およびその製造方法ならびに液晶表示装置
JP2015028980A (ja) * 2013-07-30 2015-02-12 株式会社ディスコ ウエーハの加工方法
JP2015092525A (ja) * 2013-11-08 2015-05-14 株式会社ディスコ ウエーハの加工方法
JP2015176920A (ja) * 2014-03-13 2015-10-05 株式会社ディスコ ウエーハの加工方法
US20180226295A1 (en) * 2017-02-03 2018-08-09 Disco Corporation Processing method of wafer
JP2019101442A (ja) * 2017-12-04 2019-06-24 大日本印刷株式会社 光照射装置、光照射装置の製造方法、回折光学素子多面付体、回折光学素子多面付体の製造方法、回折光学素子、回折光学素子の製造方法
WO2020012811A1 (ja) * 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
JP2020013832A (ja) * 2018-07-13 2020-01-23 株式会社ディスコ Ｌｅｄウエーハの加工方法
WO2022249431A1 (ja) * 2021-05-28 2022-12-01 東北マイクロテック株式会社 整列トレイ、整列装置、及び整列方法
US11545403B2 (en) 2018-08-09 2023-01-03 Sony Semiconductor Solutions Corporation Semiconductor package having a multilayer structure and a transport tray for the semiconductor structure

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
KR100699649B1 (ko) * 1999-08-23 2007-03-23 로무 가부시키가이샤 반도체장치 및 그 제조방법
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
JP3872319B2 (ja) 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US6790709B2 (en) * 2001-11-30 2004-09-14 Intel Corporation Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP2003332360A (ja) * 2002-05-17 2003-11-21 Denso Corp 半導体装置
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US20040161871A1 (en) * 2002-11-27 2004-08-19 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit substrate and electronic equipment
AU2003291199A1 (en) * 2002-12-09 2004-06-30 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
US7859008B2 (en) * 2002-12-27 2010-12-28 Momentive Performance Materials Inc. Crystalline composition, wafer, device, and associated method
US9279193B2 (en) 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP2005032903A (ja) 2003-07-10 2005-02-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP2005116762A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
TWI303865B (en) * 2004-04-27 2008-12-01 Phoenix Prec Technology Corp Method for releasing stress of embedded chip and the embedded structure
US20050266661A1 (en) * 2004-05-26 2005-12-01 Lei Li Semiconductor wafer with ditched scribe street
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US20060057777A1 (en) * 2004-09-14 2006-03-16 Howell William C Separating die on a substrate to reduce backside chipping
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
WO2006043122A1 (en) * 2004-10-21 2006-04-27 Infineon Technologies Ag Semiconductor package and method to produce the same
US8383436B2 (en) * 2005-01-24 2013-02-26 Panasonic Corporation Manufacturing method for semiconductor chips, and semiconductor chip
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US7374971B2 (en) * 2005-04-20 2008-05-20 Freescale Semiconductor, Inc. Semiconductor die edge reconditioning
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US8063495B2 (en) * 2005-10-03 2011-11-22 Rohm Co., Ltd. Semiconductor device
JP4346598B2 (ja) * 2005-10-06 2009-10-21 株式会社東芝 化合物半導体素子及びその製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
DE102006012755B4 (de) * 2006-03-17 2012-06-21 Qimonda Ag Verfahren zur Herstellung von Halbleiterbauelementen
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
TWI296424B (en) * 2006-05-10 2008-05-01 Siliconware Precision Industries Co Ltd Semiconductor device, chip structure thereof and method for manufacturing the same
US9020597B2 (en) 2008-11-12 2015-04-28 Endostim, Inc. Device and implantation system for electrical stimulation of biological systems
US8160709B2 (en) * 2006-05-18 2012-04-17 Endostim, Inc. Use of electrical stimulation of the lower esophageal sphincter to modulate lower esophageal sphincter pressure
US7846776B2 (en) * 2006-08-17 2010-12-07 Micron Technology, Inc. Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US8026599B2 (en) * 2006-09-07 2011-09-27 Analog Devices, Inc. Method of protecting integrated circuits
US20150224310A1 (en) 2006-10-09 2015-08-13 Endostim, Inc. Device and Implantation System for Electrical Stimulation of Biological Systems
US11577077B2 (en) 2006-10-09 2023-02-14 Endostim, Inc. Systems and methods for electrical stimulation of biological systems
US7738961B2 (en) * 2006-10-09 2010-06-15 Endostim, Inc. Method and apparatus for treatment of the gastrointestinal tract
US9345879B2 (en) 2006-10-09 2016-05-24 Endostim, Inc. Device and implantation system for electrical stimulation of biological systems
US9724510B2 (en) 2006-10-09 2017-08-08 Endostim, Inc. System and methods for electrical stimulation of biological systems
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
EP2237832B1 (en) * 2008-01-25 2017-01-04 Virender K. Sharma Implantable stimulator for treating obesity including an anchoring unit
DE102008014927A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von strahlungsemittierenden Bauelementen und strahlungsemittierendes Bauelement
JP2009200422A (ja) * 2008-02-25 2009-09-03 Panasonic Corp 半導体装置とその製造方法及び実装方法
JP5005599B2 (ja) * 2008-03-31 2012-08-22 Ｔｄｋ株式会社 電子部品及び電子部品モジュール
WO2010070782A1 (ja) * 2008-12-17 2010-06-24 シャープ株式会社 半導体装置及びその製造方法
US8447403B2 (en) 2010-03-05 2013-05-21 Endostim, Inc. Device and implantation system for electrical stimulation of biological systems
US11717681B2 (en) 2010-03-05 2023-08-08 Endostim, Inc. Systems and methods for treating gastroesophageal reflux disease
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
EP3308830A1 (en) 2011-04-14 2018-04-18 Endostim, Inc. Systems and methods for treating gastroesophageal reflux disease
WO2013033673A1 (en) 2011-09-02 2013-03-07 Endostim, Inc. Endoscopic lead implantation method
US9925367B2 (en) 2011-09-02 2018-03-27 Endostim, Inc. Laparoscopic lead implantation method
US8772929B2 (en) * 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
US8940618B2 (en) * 2012-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cutting semiconductor wafers
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US20130258619A1 (en) * 2012-03-30 2013-10-03 Tom J. Ley Stiffener frame with circuit board corner protection
US8453843B1 (en) * 2012-07-27 2013-06-04 International Business Machines Corporation Tray for transporting semiconductor devices of a BGA type
EP2888000A4 (en) 2012-08-23 2016-07-06 Endostim Inc DEVICE AND IMPLANT SYSTEM FOR THE ELECTRICAL STIMULATION OF BIOLOGICAL SYSTEMS
US9498619B2 (en) 2013-02-26 2016-11-22 Endostim, Inc. Implantable electrical stimulation leads
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
AU2014315411A1 (en) 2013-09-03 2016-03-10 Endostim, Inc. Methods and systems of electrode polarity switching in electrical stimulation therapy
US9443807B2 (en) * 2013-09-06 2016-09-13 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9269675B2 (en) * 2013-10-18 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9875913B2 (en) * 2013-10-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
US9653417B2 (en) 2013-11-07 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
JP2015115552A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
US9508623B2 (en) 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR102171286B1 (ko) 2014-07-11 2020-10-29 삼성전자주식회사 반도체 패키지 및 그 제조방법
EP3220999A2 (en) 2014-11-17 2017-09-27 Endostim, Inc. Implantable electro-medical device programmable for improved operational life
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
CN106924054A (zh) * 2015-12-31 2017-07-07 默克专利股份有限公司 由特殊的球形复合颗粒构成的无机颜料作为用于防晒的增强剂
US11819683B2 (en) 2016-11-17 2023-11-21 Endostim, Inc. Modular stimulation system for the treatment of gastrointestinal disorders
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
EP3606603A1 (en) 2017-04-06 2020-02-12 Endostim, Inc. Implantable surface electrodes and method of implantation
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
JP2020013962A (ja) * 2018-07-20 2020-01-23 株式会社ディスコ Ｌｅｄウエーハの加工方法
US11450606B2 (en) * 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
JP7157630B2 (ja) * 2018-11-05 2022-10-20 ローム株式会社 半導体素子および半導体装置
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
US20210358823A1 (en) * 2020-05-18 2021-11-18 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US20220148993A1 (en) * 2020-11-11 2022-05-12 Nepes Co., Ltd. Semiconductor package and method for manufacturing the same
JP2024503891A (ja) * 2021-01-22 2024-01-29 テスラ，インコーポレイテッド アンダーフィルの使用のための電圧調整モジュール設計

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838501A (en) * 1973-02-09 1974-10-01 Honeywell Inf Systems Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
JPS5879739A (ja) 1981-11-05 1983-05-13 Toshiba Corp 半導体外囲器
JPS61152358A (ja) 1984-12-24 1986-07-11 Toshiba Corp 半導体ウエハの研削方法
JPS6362679A (ja) 1986-09-03 1988-03-18 Hitachi Ltd スクライブ用ダイヤモンド砥石
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US4937129A (en) * 1988-01-06 1990-06-26 Semiconductor Energy Laboratory Co., Ltd. Thin film pattern structure formed on a glass substrate
US4878992A (en) * 1988-11-25 1989-11-07 Xerox Corporation Method of fabricating thermal ink jet printheads
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2738091B2 (ja) 1989-12-15 1998-04-08 富士通株式会社 半導体装置の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0425154A (ja) 1990-05-21 1992-01-28 Kawasaki Steel Corp Ｉｃチップ
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
JP3128878B2 (ja) 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JPH06216241A (ja) 1993-01-20 1994-08-05 Disco Abrasive Syst Ltd ウェーハ等の切削方法
DE4404635C2 (de) * 1993-02-17 1998-06-18 Hitachi Ltd Schwimmender optischer Abtastkopf, der integral mit einer Lichtquelle und einem Photodetektor ausgebildet ist, und optisches Plattengerät mit einem solchen
JPH06275583A (ja) 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
US5593927A (en) * 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
JP3055401B2 (ja) 1994-08-29 2000-06-26 信越半導体株式会社 ワークの平面研削方法及び装置
DE69527017T2 (de) * 1994-10-03 2003-01-02 Kabushiki Kaisha Toshiba, Kawasaki Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JP3196596B2 (ja) 1995-09-29 2001-08-06 松下電器産業株式会社 電子部品製造方法および電子部品実装方法
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US5914534A (en) * 1996-05-03 1999-06-22 Ford Motor Company Three-dimensional multi-layer molded electronic device and method for manufacturing same
JP3336859B2 (ja) 1996-05-29 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3734588B2 (ja) * 1997-03-18 2006-01-11 富士通株式会社 光導波路デバイス
JP3152180B2 (ja) 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
JP3924641B2 (ja) 1997-10-07 2007-06-06 東芝セラミックス株式会社 半導体ウェーハの製造方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3394696B2 (ja) 1997-10-16 2003-04-07 松下電器産業株式会社 半導体装置及びその製造方法
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
JPH11307654A (ja) 1998-04-21 1999-11-05 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3727172B2 (ja) * 1998-06-09 2005-12-14 沖電気工業株式会社 半導体装置
JP3501959B2 (ja) * 1998-09-29 2004-03-02 三菱電機株式会社 レーザー溶断方式半導体装置の製造方法および半導体装置
JP2000332100A (ja) * 1999-05-18 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP2003060120A (ja) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2003056613A1 (en) * 2001-12-25 2003-07-10 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US6888222B2 (en) 2002-11-08 2005-05-03 Oki Electric Industry Co., Ltd. Semiconductor device
US7227243B2 (en) 2002-11-08 2007-06-05 Oki Electric Industry Co., Ltd. Semiconductor device
US8039310B2 (en) 2002-11-08 2011-10-18 Oki Semiconductor Co., Ltd. Method of manufacturing semiconductor device with improved design freedom of external terminal
US7053486B2 (en) 2002-11-08 2006-05-30 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7109579B2 (en) 2002-11-08 2006-09-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7193330B2 (en) 2002-11-08 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7525167B2 (en) 2002-11-08 2009-04-28 Oki Semiconductor Co., Ltd. Semiconductor device with simplified constitution
US7151320B2 (en) 2003-01-08 2006-12-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7736944B2 (en) 2003-01-08 2010-06-15 Oki Semiconductor Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP4620366B2 (ja) * 2003-02-27 2011-01-26 住友ベークライト株式会社 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
US8063478B2 (en) 2003-12-26 2011-11-22 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8319328B2 (en) 2003-12-26 2012-11-27 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2005191436A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
US7847388B2 (en) 2003-12-26 2010-12-07 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7405159B2 (en) 2004-03-25 2008-07-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
US7608911B2 (en) 2004-03-25 2009-10-27 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with a roughened surface
KR100673490B1 (ko) * 2004-05-24 2007-01-24 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
US7504722B2 (en) 2004-05-24 2009-03-17 Sanyo Electric Co., Ltd. Semiconductor device with slanting side surface for external connection
JP2006080284A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7763528B2 (en) 2005-01-13 2010-07-27 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device
JP2006318989A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 半導体装置
US7906841B2 (en) 2005-07-13 2011-03-15 Samsung Electronics Co., Ltd. Wafer level incapsulation chip and encapsulation chip manufacturing method
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
JP2007103717A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2008147560A (ja) * 2006-12-13 2008-06-26 Yamaha Corp 半導体装置及びその製造方法
US7786564B2 (en) 2007-07-18 2010-08-31 Elpida Memory, Inc. Semiconductor device and method for manufacturing semiconductor device
JP2008113020A (ja) * 2007-12-10 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置
US8674464B2 (en) 2008-01-23 2014-03-18 Epcos Ag MEMS component, method for producing a MEMS component, and method for handling a MEMS component
JP2011512260A (ja) * 2008-01-23 2011-04-21 エプコス アクチエンゲゼルシャフト Ｍｅｍｓ部品、ｍｅｍｓ部品の製造方法、及びｍｅｍｓ部品の取り扱い方法
JP2008147697A (ja) * 2008-02-04 2008-06-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012531058A (ja) * 2009-06-25 2012-12-06 アイメック 生体適合性パッケージング
JP2010212724A (ja) * 2010-05-17 2010-09-24 Rohm Co Ltd 半導体装置
JP2012041056A (ja) * 2010-08-17 2012-03-01 Disco Corp 収容トレイ及びパッケージ基板のハンドリング方法
JP2012103036A (ja) * 2010-11-08 2012-05-31 Hitachi Consumer Electronics Co Ltd 放射線検出器
JP2013104931A (ja) * 2011-11-11 2013-05-30 Renesas Electronics Corp 半導体装置およびその製造方法ならびに液晶表示装置
JP2015028980A (ja) * 2013-07-30 2015-02-12 株式会社ディスコ ウエーハの加工方法
JP2015092525A (ja) * 2013-11-08 2015-05-14 株式会社ディスコ ウエーハの加工方法
JP2015176920A (ja) * 2014-03-13 2015-10-05 株式会社ディスコ ウエーハの加工方法
US10707129B2 (en) * 2017-02-03 2020-07-07 Disco Corporation Processing method of wafer
US20180226295A1 (en) * 2017-02-03 2018-08-09 Disco Corporation Processing method of wafer
JP2019101442A (ja) * 2017-12-04 2019-06-24 大日本印刷株式会社 光照射装置、光照射装置の製造方法、回折光学素子多面付体、回折光学素子多面付体の製造方法、回折光学素子、回折光学素子の製造方法
JP2023033421A (ja) * 2017-12-04 2023-03-10 大日本印刷株式会社 光照射装置、光照射装置の製造方法、回折光学素子多面付体、回折光学素子多面付体の製造方法、回折光学素子、回折光学素子の製造方法
WO2020012811A1 (ja) * 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
JP2020013832A (ja) * 2018-07-13 2020-01-23 株式会社ディスコ Ｌｅｄウエーハの加工方法
US11545403B2 (en) 2018-08-09 2023-01-03 Sony Semiconductor Solutions Corporation Semiconductor package having a multilayer structure and a transport tray for the semiconductor structure
WO2022249431A1 (ja) * 2021-05-28 2022-12-01 東北マイクロテック株式会社 整列トレイ、整列装置、及び整列方法
JPWO2022249431A1 (ja) * 2021-05-28 2022-12-01

Also Published As

Publication number Publication date
US7556985B2 (en) 2009-07-07
US20060030127A1 (en) 2006-02-09
US20010011772A1 (en) 2001-08-09
KR19990071398A (ko) 1999-09-27
US7064047B2 (en) 2006-06-20
US20020089054A1 (en) 2002-07-11
JP3497722B2 (ja) 2004-02-16
TW468248B (en) 2001-12-11
US20040259346A1 (en) 2004-12-23
US6455920B2 (en) 2002-09-24
KR100299086B1 (ko) 2001-11-30
US6987054B2 (en) 2006-01-17
US6657282B2 (en) 2003-12-02
US20020089040A1 (en) 2002-07-11
US20040012088A1 (en) 2004-01-22
US6784542B2 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
JPH11251493A (ja) 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法
US7129110B1 (en) Semiconductor device and method for manufacturing the same
JP4832782B2 (ja) 段差型ダイを有する半導体パッケージとその製造方法
TWI384590B (zh) 半導體裝置及其製造方法
JP3405456B2 (ja) 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
KR100665777B1 (ko) 반도체장치 및 그 제조방법
CN105374783B (zh) 半导体边界保护密封剂
US20020004288A1 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US20060160273A1 (en) Method for wafer level packaging
US6507092B1 (en) Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
JP3833859B2 (ja) 半導体装置およびその製造方法
JP2006080284A (ja) 半導体装置および半導体装置の製造方法
TW201911477A (zh) 半導體製程及半導體結構
JP2003124392A (ja) 半導体装置及びその製造方法
KR100871707B1 (ko) 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
JP4116962B2 (ja) 半導体装置及びその製造方法
TWI792193B (zh) 半導體裝置之製造方法及半導體裝置
KR20080076092A (ko) 적층 반도체 패키지 및 이의 제조 방법
JP2003243336A (ja) 半導体基板の製造方法
US20230079686A1 (en) Semiconductor package and method for fabricating the same
US20220059502A1 (en) Semiconductor device
US20220392851A1 (en) Semiconductor chip and manufacturing method thereof
JP3544655B2 (ja) 半導体装置
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法
JP2024133868A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees