JP2013104931A - 半導体装置およびその製造方法ならびに液晶表示装置 - Google Patents
半導体装置およびその製造方法ならびに液晶表示装置 Download PDFInfo
- Publication number
- JP2013104931A JP2013104931A JP2011247014A JP2011247014A JP2013104931A JP 2013104931 A JP2013104931 A JP 2013104931A JP 2011247014 A JP2011247014 A JP 2011247014A JP 2011247014 A JP2011247014 A JP 2011247014A JP 2013104931 A JP2013104931 A JP 2013104931A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- semiconductor device
- manufacturing
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 497
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims 2
- 239000011521 glass Substances 0.000 abstract description 67
- 102000004152 Bone morphogenetic protein 1 Human genes 0.000 description 35
- 108090000654 Bone morphogenetic protein 1 Proteins 0.000 description 35
- 102100024506 Bone morphogenetic protein 2 Human genes 0.000 description 33
- 101000762366 Homo sapiens Bone morphogenetic protein 2 Proteins 0.000 description 33
- 230000015572 biosynthetic process Effects 0.000 description 26
- 230000006870 function Effects 0.000 description 22
- 230000004048 modification Effects 0.000 description 22
- 238000012986 modification Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 21
- 239000010410 layer Substances 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 101150025279 DIT1 gene Proteins 0.000 description 14
- 230000007423 decrease Effects 0.000 description 14
- 239000010936 titanium Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 238000001771 vacuum deposition Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000002923 metal particle Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011343 solid material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000006059 cover glass Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 239000011364 vaporized material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Dicing (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】LCDドライバを構成する半導体チップCHPのチップ側面やチップ裏面から入射される光を遮光するために、半導体チップCHPとは別部品である遮光テープを使用せず、半導体チップCHP自体のチップ側面とチップ裏面に遮光膜SDFを形成する。これにより、別部品としての遮光テープを使用しないため、遮光テープが薄型化したガラス基板GS2の表面から突出するという不具合を解消することができる。この結果、液晶表示装置の薄型化、ひいては、液晶表示装置を搭載した携帯電話機MPの薄型化を推進することができる。
【選択図】図2
Description
<本発明の適用対象>
本発明の目的は、フラットパネルディスプレイの薄型化にあることから、本発明の技術的思想は、フラットパネルディスプレイの一例である液晶ディスプレイ(液晶表示装置)やプラズマディスプレイや有機ELディスプレイなどを備える電子機器に適用することができる。フラットパネルディスプレイは、例えば、パーソナルコンピュータやワードプロセッサなどのディスプレイ装置をはじめとして、テレビジョンや携帯電話機の表示装置として幅広く使用されている。そこで、特に、本実施の形態1では、フラットパネルディスプレイの代表例である液晶ディスプレイを備える携帯電話機を例に挙げて、本発明の技術的思想について説明する。つまり、本実施の形態1では、液晶ディスプレイを備える携帯電話機を一例にして本発明の技術的思想を説明するが、本発明の技術的思想は、これに限られるものではなく、フラットパネルディスプレイを備える電子機器に幅広く適用することができる。
図1は、携帯電話機MPの外観構成を示す図である。図1に示すように、本実施の形態1における携帯電話機MPは、矩形形状をしており、表面中央部に表示部DUが配置されている。この表示部DUは、例えば、液晶ディスプレイから構成されている。次に、このように構成されている携帯電話機MPの内部構造について説明する。図2は、図1のA−A線で切断した断面図である。図2に示すように、本実施の形態1における携帯電話機MPは、上面に開口領域が存在するケース(筐体)CSを有しており、このケースCSの底部に光源となるバックライトBLが配置されている。そして、このバックライトBLの上部には、ガラス基板(基材)GS1が配置されており、このガラス基板GS1の上部にガラス基板GS2が配置されている。ここで、ガラス基板GS1とガラス基板GS2との間には、シール材SLが配置されて隙間が確保されており、この隙間に液晶部材LCが封止されている。これにより、携帯電話機MPの表示部が構成されることになる。また、ガラス基板GS1のサイズは、ガラス基板GS2のサイズよりも大きくなっており、表示部の近傍(本実施の形態1では、ガラス基板GS1上で、かつ、表示部の隣)に、半導体チップCHPが搭載されている。具体的に、半導体チップCHPの主面には、複数のバンプ電極BMPが形成されており、この複数のバンプ電極BMPが形成された半導体チップCHPの主面をガラス基板GS1の上面と対向させるようにして、ガラス基板GS1上に半導体チップCHPが搭載されている。このとき、複数のバンプ電極BMPとガラス基板GS1上に形成された配線は、異方性導電フィルムACFを介して電気的に接続されることになる。さらに、この半導体チップCHPの側面から裏面にわたって遮光膜SDFが形成され、遮光膜SDFが形成された半導体チップCHPの裏面と筐体CSの間には、携帯電話機MPの外部から加わった衝撃を半導体チップCHPに伝わりにくくするために、クッション材CNが設けられている。一方、半導体チップCHPが搭載されているガラス基板GS1の上面とは反対側の下面には、平面視において、半導体チップCHPと重なるように遮光材SDTが貼り付けられている。
以下に、本実施の形態1における特徴の概要について、図2を参照しながら説明する。図2において、本実施の形態1における特徴は、LCDドライバを構成する半導体チップCHPのチップ側面からチップ裏面にわたって遮光膜SDFを形成している点にある。これにより、本実施の形態1によれば、例えば、バックライトBLから発せられた光がケース内で反射して、半導体チップCHPのチップ側面やチップ裏面から半導体チップCHPへ照射されることを防止できる。なお、半導体チップCHPの主面(チップ表面)側からの光の半導体チップCHPへの照射は、ガラス基板GS1の下面に貼り付けられた遮光材SDTによって防止される。
上述したように、本実施の形態1では、LCDドライバを構成する半導体チップCHPのチップ側面からチップ裏面にわたって遮光膜SDFを形成している点に特徴があるが、では、そもそも、なぜ半導体チップCHPへの光の入射を抑制する必要があるかについてその理由を説明する。まず、この理由を説明する前に、LCDドライバを構成する半導体チップCHPの回路ブロックの概略について説明する。
そこで、半導体チップCHPを遮光する必要があるが、本実施の形態1では、半導体チップCHPを遮光する構成に工夫を施している。なぜなら、上述したように、半導体チップCHPとは別部品の遮光テープを使用して半導体チップCHPを遮光する構成をとる場合には、携帯電話機の薄型化や、携帯電話機の製造コストの低減や、携帯電話機の信頼性向上を充分に実現することが困難になるからである。つまり、本実施の形態1では、半導体チップCHPを遮光することを前提として、携帯電話機の薄型化や、携帯電話機の製造コストの低減や、携帯電話機の信頼性向上を実現する観点から、半導体チップCHPの遮光手段に工夫を施しているのである。以下に、この工夫を施した本実施の形態1における技術的思想の詳細について説明する。
本実施の形態1における半導体装置は、上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。図13は、本実施の形態1における半導体装置の製造方法の流れを説明するフローチャートである。まず、図14および図15に示すように、半導体ウェハWFを準備する(図13のS101)。図14は、準備された半導体ウェハWFの平面図であり、図15は、図14のA−A線で切断した断面図である。図14に示すように、半導体ウェハWFは、平面視において、略円盤形状をしており、内側領域に複数のチップ形成領域CRが形成されている。複数のチップ形成領域CRは、複数のチップ形成領域CRのうちの互いに隣り合うチップ形成領域CR間に設けられたスクライブ領域SRによって区画されている。例えば、図15に示すように、2つのチップ形成領域CRの間には、スクライブ領域SRが形成されており、それぞれのチップ形成領域CRの表面には、例えば、金膜からなるバンプ電極BMP1およびバンプ電極BMP2が形成されている。詳細には、準備される半導体ウェハWFには、いわゆる前工程処理が施されており、各チップ形成領域CRにおいて、半導体基板上に複数の半導体素子が形成され、これらの複数の半導体素子を覆うように形成された層間絶縁膜を介して配線層が形成されている。そして、各チップ形成領域CRにおいては、通常、配線層が多層にわたって形成され、最上層配線を覆うように表面保護膜(パッシベーション膜)が形成されている。さらに、この表面保護膜には開口部が形成されており、この開口部から最上層配線の一部となっているパッドが露出される。そして、このパッド上に図15に示すバンプ電極BMP1やバンプ電極BMP2が形成されている。
次に、本実施の形態1における半導体チップCHPを、例えば、液晶表示装置の構成要素であるガラス基板上に実装する方法について説明する。図29に示すように、ガラス基板GS1上にはガラス基板GS2が搭載されており、ガラス基板GS1とガラス基板GS2の間に液晶部材LCが封止されている。これにより、液晶表示装置の表示部が形成される。そして、表示部の近傍のガラス基板GS1上は、LCDドライバである半導体チップCHPが搭載されるチップ搭載領域となっている。そして、平面視において、このチップ搭載領域と重なるガラス基板GS1の下面には遮光材SDTが貼り付けられている。一方、ガラス基板GS1の上面上のチップ搭載領域には、異方性導電フィルムACFが形成されている。このように構成されているガラス基板GS1のチップ搭載領域上に半導体チップCHPが搭載される。
(1)本実施の形態1によれば、半導体チップCHP自体のチップ側面からチップ裏面にわたって遮光膜SDFを形成しているので、半導体チップCHPのチップ側面やチップ裏面からの光の入射を抑制しながら、別部品としての遮光テープを使用する場合に比べて、フラットパネルディスプレイの薄型化を推進することができる。
前記実施の形態1では、ハーフカットダイシング工程と、バックグラインド工程との組み合わせによって、半導体ウェハWFを複数の半導体チップCHPに分割することを前提技術とし、この前提技術に対して、本実施の形態1における技術的思想を適用する例について説明した。本実施の形態2では、フルカットダイシング工程によって、半導体ウェハWFを複数の半導体チップCHPに分割することを前提技術とし、この前提技術に対して、前記実施の形態1における技術的思想を適用する例について説明する。
例えば、前記実施の形態1と同様の手法により、ハーフカットダイシング工程と、バックグラインド工程との組み合わせによって、半導体ウェハを複数の半導体チップに分割する。その後、半導体チップをバックグラインドテープに貼り付けた状態で、フッ硝酸などのエッチング液を使用して、半導体チップのチップ裏面およびチップ側面をウェットエッチングすることもできる。この場合も、半導体チップのチップ側面に傾斜面を形成することができる。同様に、前記実施の形態2と同様に、フルカットダイシング工程により、半導体ウェハを複数の半導体チップに分割する。その後、半導体チップをテープに貼り付けた状態で、フッ硝酸などのエッチング液を使用して、半導体チップのチップ裏面およびチップ側面をウェットエッチングすることもできる。この場合も、半導体チップのチップ側面に傾斜面を形成することができる。このように、前記実施の形態1や前記実施の形態2で使用するプラズマエッチングの代わりに、エッチング液を使用したウェットエッチングを採用することもでき、この場合も、半導体チップのチップ側面に傾斜面を設けることができる。このウェットエッチングの場合も、エッチング液の組成やエッチング時間に代表されるエッチング条件を調整することにより、チップ側面に形成される傾斜面の形状を調整することができる。この本変形例1においても、前記実施の形態1と同様の効果を得ることができる。
前記実施の形態1や前記実施の形態2では、半導体ウェハを複数の半導体チップに分割した後に、エッチング処理を施すことにより、半導体チップのチップ側面に傾斜面を形成する例について説明した。本変形例2では、半導体ウェハを複数の半導体チップに分割する前の半導体ウェハの状態で、エッチング処理を施す例について説明する。
本変形例3では、2段階でダイシングするステップカット方式を使用する例について説明する。まず、本変形例3においても、前工程処理が終了した半導体ウェハを準備する。そして、半導体ウェハの裏面を研磨(バックグラインド)する。これにより、半導体ウェハの厚さを薄くすることができる。
2 I/O回路
3 SRAM
4 ワードドライバ
5 SRAM制御部
6 LCD制御部
7 リセット回路
8 クロック回路
9 アナログ部
ACF 異方性導電フィルム
BGT バックグラインドテープ
BMP バンプ電極
BMP1 バンプ電極
BMP2 バンプ電極
BL バックライト
CHP 半導体チップ
CN クッション材
CR チップ形成領域
CS ケース
CT コレット
DC ブレード
DC1 ブレード
DC2 ブレード
DCT ダイシングテープ
DIT 溝
DIT1 溝
DU 表示部
FR レジスト膜
FS1 第1側面部
GS1 ガラス基板
GS2 ガラス基板
LC 液晶部材
MP 携帯電話機
PAT ピックアップ用テープ
POL 研磨装置
SDF 遮光膜
SDT 遮光材
SL シール材
SR スクライブ領域
SS2 第2側面部
TP テープ
WF 半導体ウェハ
Claims (26)
- 光源を有する筐体内に配置された基材上に搭載される半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面、前記主面に設けられた複数のチップ形成領域、前記複数のチップ形成領域のうちの互いに隣り合うチップ形成領域間に設けられたスクライブ領域、および、前記主面とは反対側の裏面を有する半導体ウェハを準備する工程;
(b)前記(a)工程の後、前記スクライブ領域における一部を除去する工程;
(c)前記(b)工程の後、前記半導体ウェハの前記主面をバックグラインドテープに接着した状態で、前記半導体ウェハの前記裏面を研削することにより、チップ主面、前記チップ主面とは反対側のチップ裏面、および、前記チップ主面と前記チップ裏面との間のチップ側面をそれぞれ有する複数の半導体チップに前記半導体ウェハを分割する工程;
(d)前記(c)工程の後、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成する工程。 - 請求項1に記載の半導体装置の製造方法であって、
(e)前記(c)工程後、前記(d)工程前に、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をエッチングする工程を備えることを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記(e)工程は、前記複数の半導体チップのそれぞれの前記チップ主面をバックグラインドテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をプラズマエッチングすることを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記(e)工程は、前記複数の半導体チップのそれぞれの前記チップ主面をバックグラインドテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をウェットエッチングすることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記(d)工程は、前記バックグラインドテープを引き伸ばし、前記バックグラインドテープを引き伸ばした状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記(d)工程は、スパッタリング法、蒸着法、あるいは、CVD法のいずれかを使用して、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記遮光膜は、金属膜、または、絶縁膜から形成されることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記(b)工程は、前記半導体ウェハの前記裏面をダイシングテープに接着し、前記半導体ウェハの前記裏面を前記ダイシングテープに接着した状態で、前記半導体ウェハの前記主面側にブレードを走行させることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
(f)前記(d)工程の後、前記複数の半導体チップのそれぞれの前記チップ裏面にピックアップ用テープを接着する工程と、
(g)前記(f)工程の後、前記ピックアップ用テープを引き伸ばす工程と、
(h)前記(g)工程の後、前記複数の半導体チップのそれぞれをピックアップする工程と、を備えることを特徴とする半導体装置の製造方法。 - 光源を有する筐体内に配置された基材上に搭載される半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面、前記主面に設けられた複数のチップ形成領域、前記複数のチップ形成領域のうちの互いに隣り合うチップ形成領域間に設けられたスクライブ領域、および、前記主面とは反対側の裏面を有する半導体ウェハを準備する工程;
(b)前記(a)工程の後、前記半導体ウェハの前記スクライブ領域に沿って、前記スクライブ領域を切断することにより、複数の半導体チップを取得する工程;
(c)前記(b)工程の後、前記複数の半導体チップのそれぞれのチップ裏面およびチップ側面に遮光膜を形成する工程。 - 請求項10に記載の半導体装置の製造方法であって、
(d)前記(b)工程後、前記(c)工程前に、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をエッチングする工程を備えることを特徴とする半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法であって、
前記(d)工程は、前記複数の半導体チップのそれぞれのチップ主面をテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をプラズマエッチングすることを特徴とする半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法であって、
前記(d)工程は、前記複数の半導体チップのそれぞれのチップ主面をテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をウェットエッチングすることを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法であって、
前記(c)工程は、前記複数の半導体チップのそれぞれのチップ主面に接着されたテープを引き伸ばし、前記テープを引き伸ばした状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法であって、
前記(c)工程は、スパッタリング法、蒸着法、あるいは、CVD法のいずれかを使用して、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法であって、
(e)前記(a)工程後、前記(b)工程前に、前記半導体ウェハの前記裏面にレジスト膜を塗布し、塗布した前記レジスト膜をパターニングすることにより、前記半導体ウェハの複数の前記スクライブ領域のそれぞれの一部を少なくとも開口する前記レジスト膜を形成する工程と、
(f)前記(e)工程後、前記(b)工程前に、パターニングした前記レジスト膜をマスクにしたエッチングにより、露出している前記半導体ウェハの領域における一部を除去する工程と、を備えることを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法であって、
前記(b)工程は、
(b1)前記半導体ウェハの前記裏面側から、第1厚さの第1ブレードにより、前記半導体ウェハの厚さの途中まで切り込みを形成する工程と、
(b2)前記(b1)工程の後、前記半導体ウェハの前記裏面側から、前記第1厚さよりも薄い第2厚さの第2ブレードにより、前記半導体ウェハを切断する工程と、を備えることを特徴とする半導体装置の製造方法。 - 光源を有する筐体内に配置された基材上に搭載される半導体チップを含む半導体装置であって、
前記半導体チップは、
(a)チップ表面と、
(b)前記チップ表面に形成された複数のバンプ電極と、
(c)前記チップ表面とは反対側のチップ裏面と、
(d)前記チップ表面と前記チップ裏面との間に位置するチップ側面と、を備え、
前記チップ裏面と前記チップ側面にわたって遮光膜が形成されていることを特徴とする半導体装置。 - 請求項18に記載の半導体装置であって、
前記半導体チップの前記チップ側面は、前記半導体チップの前記チップ裏面に対して傾斜する傾斜面を有し、
前記チップ裏面の幅は、前記チップ表面の幅よりも小さいことを特徴とする半導体装置。 - 請求項19に記載の半導体装置であって、
前記半導体チップの前記チップ側面は、前記チップ表面よりも前記チップ裏面に近い側に形成された第1側面部と、前記チップ裏面よりも前記チップ表面に近い側に形成された第2側面部から構成されており、
前記第1側面部に前記傾斜面が形成されていることを特徴とする半導体装置。 - 請求項20に記載の半導体装置であって、
前記第1側面部の厚さをAとし、
前記半導体チップの厚さをBとした場合、
A<B/2が成立していることを特徴とする半導体装置。 - 請求項20に記載の半導体装置であって、
前記第1側面部の厚さをAとし、
前記半導体チップの厚さをBとした場合、
B/2≦A≦2B/3が成立していることを特徴とする半導体装置。 - 請求項18に記載の半導体装置であって、
前記半導体チップは、液晶表示装置の液晶表示部を駆動するLCDドライバであることを特徴とする半導体装置。 - (a)上面、前記上面とは反対側の下面とを有する第1基材と、
(b)前記第1基材の前記上面に配置された液晶部材と、
(c)前記第1基材との組み合わせによって前記液晶部材を封止するように配置された第2基材と、
(d)前記第1基材の下方に配置された光源と、
(e)チップ表面、前記チップ表面に形成された複数のバンプ電極、前記チップ表面とは反対側のチップ裏面、および、前記チップ表面と前記チップ裏面との間に位置するチップ側面とを有し、前記チップ表面が前記第1基材の前記上面に対向するように、前記第1基材の前記上面上に配置された半導体チップと、を含む液晶表示装置であって、
前記半導体チップの前記チップ表面と前記第1基材の前記上面との間には、封止材が形成されており、
前記半導体チップには、前記チップ裏面と前記チップ側面にわたって遮光膜が形成されていることを特徴とする液晶表示装置。 - 請求項24に記載の液晶表示装置であって、
前記半導体チップの前記チップ側面は、前記半導体チップの前記チップ裏面に対して傾斜する傾斜面を有し、
前記チップ裏面の幅は、前記チップ表面の幅よりも小さいことを特徴とする液晶表示装置。 - 請求項25に記載の液晶表示装置であって、
前記半導体チップの前記チップ側面は、前記チップ表面よりも前記チップ裏面に近い側に形成された第1側面部と、前記チップ裏面よりも前記チップ表面に近い側に形成された第2側面部から構成されており、
前記第1側面部に前記傾斜面が形成されていることを特徴とする液晶表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011247014A JP5833411B2 (ja) | 2011-11-11 | 2011-11-11 | 半導体装置およびその製造方法ならびに液晶表示装置 |
US13/668,893 US9224622B2 (en) | 2011-11-11 | 2012-11-05 | Semiconductor device, method of manufacturing the device, and liquid crystal display |
TW101141054A TWI562218B (en) | 2011-11-11 | 2012-11-05 | Semiconductor device, method of manufacturing the device, and liquid crystal display |
CN201210446109.9A CN103107131B (zh) | 2011-11-11 | 2012-11-09 | 半导体器件、制造半导体器件的方法以及液晶显示器 |
US14/946,094 US20160071769A1 (en) | 2011-11-11 | 2015-11-19 | Semiconductor device, method of manufacturing the device, and liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011247014A JP5833411B2 (ja) | 2011-11-11 | 2011-11-11 | 半導体装置およびその製造方法ならびに液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013104931A true JP2013104931A (ja) | 2013-05-30 |
JP5833411B2 JP5833411B2 (ja) | 2015-12-16 |
Family
ID=48280326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011247014A Expired - Fee Related JP5833411B2 (ja) | 2011-11-11 | 2011-11-11 | 半導体装置およびその製造方法ならびに液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9224622B2 (ja) |
JP (1) | JP5833411B2 (ja) |
CN (1) | CN103107131B (ja) |
TW (1) | TWI562218B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018170333A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2019004227A1 (ja) * | 2017-06-27 | 2019-01-03 | 株式会社ダイセル | レンズの製造方法 |
KR20190078928A (ko) * | 2017-12-27 | 2019-07-05 | 한미반도체 주식회사 | 반도체 패키지 처리장치 및 반도체 패키지 처리방법 |
JP2021019167A (ja) * | 2019-07-24 | 2021-02-15 | Tdk株式会社 | 電子部品内蔵基板及びその製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5833411B2 (ja) * | 2011-11-11 | 2015-12-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法ならびに液晶表示装置 |
JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
CN104777938A (zh) * | 2015-04-23 | 2015-07-15 | 业成光电(深圳)有限公司 | 触控装置 |
TWI600125B (zh) * | 2015-05-01 | 2017-09-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
JP6467592B2 (ja) * | 2016-02-04 | 2019-02-13 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体 |
US11398389B2 (en) | 2017-07-20 | 2022-07-26 | Mitsui Chemicals Tohcello, Inc. | Method of producing electronic device |
CN107403760B (zh) * | 2017-07-28 | 2018-11-30 | 维沃移动通信有限公司 | 一种芯片保护结构及终端设备 |
CN111522164A (zh) * | 2019-02-01 | 2020-08-11 | 群创光电股份有限公司 | 电子装置 |
US11615979B2 (en) * | 2019-12-18 | 2023-03-28 | Disco Corporation | Method of processing wafer |
US11923320B2 (en) * | 2020-12-31 | 2024-03-05 | Texas Instruments Incorporated | Semiconductor device having tapered metal coated sidewalls |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112371A (ja) * | 1992-09-30 | 1994-04-22 | Hitachi Ltd | Icチップを搭載した機器 |
JPH11251493A (ja) * | 1998-02-27 | 1999-09-17 | Fujitsu Ltd | 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法 |
JP2004193305A (ja) * | 2002-12-11 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート |
JP2006080284A (ja) * | 2004-09-09 | 2006-03-23 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006086509A (ja) * | 2004-08-17 | 2006-03-30 | Denso Corp | 半導体基板の分断方法 |
JP2007207796A (ja) * | 2006-01-31 | 2007-08-16 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007299015A (ja) * | 1996-08-06 | 2007-11-15 | Seiko Epson Corp | 液晶表示装置及びそれを用いた電子機器 |
JP2009099838A (ja) * | 2007-10-18 | 2009-05-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009122456A (ja) * | 2007-11-15 | 2009-06-04 | Sharp Corp | 半導体装置、表示装置、携帯機器 |
JP2009140950A (ja) * | 2007-12-03 | 2009-06-25 | Hitachi Ulsi Systems Co Ltd | 半導体装置の製造方法 |
JP2010165963A (ja) * | 2009-01-19 | 2010-07-29 | Furukawa Electric Co Ltd:The | 半導体ウェハの処理方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3405620B2 (ja) * | 1995-05-22 | 2003-05-12 | 松下電器産業株式会社 | 固体撮像装置 |
EP0871060A4 (en) * | 1996-08-06 | 1999-12-08 | Seiko Epson Corp | LIQUID CRYSTAL DISPLAY AND ELECTRONIC EQUIPMENT USING THE SAME |
JPH10319860A (ja) * | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
CN1276306C (zh) * | 2002-05-14 | 2006-09-20 | 株式会社东芝 | 加工方法及半导体器件的制造方法 |
JP2007234881A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体チップを積層した半導体装置及びその製造方法 |
CN101086956B (zh) * | 2006-06-09 | 2011-04-13 | 松下电器产业株式会社 | 半导体装置的制造方法 |
JP5833411B2 (ja) * | 2011-11-11 | 2015-12-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法ならびに液晶表示装置 |
-
2011
- 2011-11-11 JP JP2011247014A patent/JP5833411B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-05 TW TW101141054A patent/TWI562218B/zh not_active IP Right Cessation
- 2012-11-05 US US13/668,893 patent/US9224622B2/en not_active Expired - Fee Related
- 2012-11-09 CN CN201210446109.9A patent/CN103107131B/zh not_active Expired - Fee Related
-
2015
- 2015-11-19 US US14/946,094 patent/US20160071769A1/en not_active Abandoned
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112371A (ja) * | 1992-09-30 | 1994-04-22 | Hitachi Ltd | Icチップを搭載した機器 |
JP2007299015A (ja) * | 1996-08-06 | 2007-11-15 | Seiko Epson Corp | 液晶表示装置及びそれを用いた電子機器 |
JPH11251493A (ja) * | 1998-02-27 | 1999-09-17 | Fujitsu Ltd | 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法 |
JP2004193305A (ja) * | 2002-12-11 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート |
JP2006086509A (ja) * | 2004-08-17 | 2006-03-30 | Denso Corp | 半導体基板の分断方法 |
JP2006080284A (ja) * | 2004-09-09 | 2006-03-23 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2007207796A (ja) * | 2006-01-31 | 2007-08-16 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2009099838A (ja) * | 2007-10-18 | 2009-05-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009122456A (ja) * | 2007-11-15 | 2009-06-04 | Sharp Corp | 半導体装置、表示装置、携帯機器 |
JP2009140950A (ja) * | 2007-12-03 | 2009-06-25 | Hitachi Ulsi Systems Co Ltd | 半導体装置の製造方法 |
JP2010165963A (ja) * | 2009-01-19 | 2010-07-29 | Furukawa Electric Co Ltd:The | 半導体ウェハの処理方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018170333A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2019004227A1 (ja) * | 2017-06-27 | 2019-01-03 | 株式会社ダイセル | レンズの製造方法 |
JPWO2019004227A1 (ja) * | 2017-06-27 | 2020-04-23 | 株式会社ダイセル | レンズの製造方法 |
JP7071356B2 (ja) | 2017-06-27 | 2022-05-18 | 株式会社ダイセル | レンズの製造方法 |
KR20190078928A (ko) * | 2017-12-27 | 2019-07-05 | 한미반도체 주식회사 | 반도체 패키지 처리장치 및 반도체 패키지 처리방법 |
KR102430431B1 (ko) | 2017-12-27 | 2022-08-08 | 한미반도체 주식회사 | 반도체 패키지 처리장치 및 반도체 패키지 처리방법 |
JP2021019167A (ja) * | 2019-07-24 | 2021-02-15 | Tdk株式会社 | 電子部品内蔵基板及びその製造方法 |
JP7443689B2 (ja) | 2019-07-24 | 2024-03-06 | Tdk株式会社 | 電子部品内蔵基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5833411B2 (ja) | 2015-12-16 |
TWI562218B (en) | 2016-12-11 |
CN103107131B (zh) | 2017-03-01 |
CN103107131A (zh) | 2013-05-15 |
US20160071769A1 (en) | 2016-03-10 |
US20130120699A1 (en) | 2013-05-16 |
US9224622B2 (en) | 2015-12-29 |
TW201330081A (zh) | 2013-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5833411B2 (ja) | 半導体装置およびその製造方法ならびに液晶表示装置 | |
US11239191B2 (en) | Semiconductor device and a method of manufacturing the same | |
US6855957B1 (en) | Semiconductor device and manufacturing method thereof | |
US7105422B2 (en) | Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system | |
US8368072B2 (en) | Display device and method of fabricating the same | |
TW200917391A (en) | Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication | |
CN101150118A (zh) | 半导体装置 | |
KR102426268B1 (ko) | 표시장치와 그의 제조방법 | |
JP2005260207A (ja) | 半導体装置およびその製造方法 | |
US20230325016A1 (en) | Touch-control display panel and preparation method therefor, and display apparatus | |
US11705392B2 (en) | Electronic device having integrated circuit chip connected to pads on substrate | |
WO2021047140A1 (zh) | 显示面板 | |
TWI451563B (zh) | 薄膜電晶體陣列及其線路結構 | |
US8242573B2 (en) | Semiconductor device with isolation formed between digital circuit and analog circuit | |
CN113410274A (zh) | 一种显示基板及其制备方法、显示装置 | |
JP2017069277A (ja) | 半導体装置及びその製造方法 | |
US11605798B2 (en) | Display device including crack dam arrangement area | |
US20240099108A1 (en) | Display device and method for fabrication thereof | |
US20240081139A1 (en) | Display device and method of fabricating the same | |
US20240074258A1 (en) | Display device, method for fabricating the display device, and electronic device including the display device | |
JP2012146734A (ja) | 半導体装置およびその製造方法ならびに実装体 | |
CN117729810A (zh) | 显示装置和制造该显示装置的方法 | |
JP2024012141A (ja) | 電界発光表示装置 | |
CN115715120A (zh) | 电致发光显示装置 | |
CN117729792A (zh) | 显示装置和用于制造其的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5833411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |