JP2004205440A - 半導体装置の不良解析方法 - Google Patents
半導体装置の不良解析方法 Download PDFInfo
- Publication number
- JP2004205440A JP2004205440A JP2002377552A JP2002377552A JP2004205440A JP 2004205440 A JP2004205440 A JP 2004205440A JP 2002377552 A JP2002377552 A JP 2002377552A JP 2002377552 A JP2002377552 A JP 2002377552A JP 2004205440 A JP2004205440 A JP 2004205440A
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- semiconductor chip
- island
- back surface
- nitric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】外部のリードフレーム4とボンディングワイヤ5を介して導通しているアイランド2上に搭載されたLSIチップ3、及びそれら全体をモールド樹脂6により樹脂封止されたLSIパッケージ1の不良箇所解析方法において、アイランド2の裏面側からノズル8を備えたプラスチック・モールド・オープナーによって、エッチャントとして発煙硝酸を吹きかけることでLSIチップ3の裏面に開口部10を形成する。その後、当該開口部10に露出したアイランド2を除去し、LSIチップ3の裏面を主に動物の毛などで形成した、研磨剤を染み込ませた綿棒状のバフ13を用いて、開口部10に露出したLSIチップ3の裏面を研磨することで鏡面化を実現する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置の不良解析方法に関するものである。
【0002】
【従来の技術】従来、LSIチップの不良箇所を特定する方法として、当該LSIチップの表面側、又は裏面側に配置した光検出器によって当該不良箇所を測定する方法が一般的であった。
【0003】
上記方法では、LSIチップの不良箇所で発生するホットエレクトロン等による電流により発光が生じる性質を利用し、発光箇所を光検出器で認識し、当該不良箇所を特定するものである。
【0004】
以下、図6(A)、(B)では表面側からの測定方法を、図7(A)、(B)では裏面側からの測定方法をそれぞれ断面図で説明する。
【0005】
図6(A)に示すように、LSIパッケージ100はアイランド101上にLSIチップ102が搭載され、当該LSIチップ102はアイランド101と連続したリードフレーム103で外部と電気的に導通されている。当該リードフレーム103は、ボンディングワイヤ104を介してLSIチップ102表面のパッドに接続される。モールド樹脂105は、上述したアイランド101、LSIチップ102、リードフレーム103の一部、ボンディングワイヤ104を封止する樹脂である。銀ペースト110は、アイランド101とLSIチップ102を固着するための接着剤である。
【0006】
図6(B)に示すように、LSIチップ102の不良箇所を特定するため、モールド樹脂105を上方から研磨機材106により、開口部107を物理的に形成する。そして、LSIチップ102を動作(導通)させることで、当該LSIチップ102表面または内部の不良箇所(図中の×印)が発光する。その際に、開口部107の上方に備えた光検出器(不図示)で光を検出し、当該LSIチップ102の不良箇所を特定していた。
【0007】
しかしながら、近年の半導体装置の大規模化に伴う多層配線化が進み、金属配線に覆われたLSIチップ102表面側から不良箇所を特定することが困難になってきた。
【0008】
そこで、図7(A)に示すように、LSIチップ102の裏面側からグラインダー等(または砥石)を用いて、物理的に開口部108を形成して当該不良箇所を特定する方法を採用した。
【0009】
上述した技術は、例えば以下の特許文献1乃至3に記載されている。
【0010】
【特許文献1】
特許公開平8−172118
【0011】
【特許文献2】
特許公開平11−287840
【0012】
【特許文献3】
特許公開2001−33526
【0013】
【発明が解決しようとする課題】
しかしながら、上述した技術においては図7(A)に見られるように、LSIチップ102の裏面側のアイランド101の一部等を物理的に研磨し、取り除いているため、LSIチップ102の裏面側の表面に凹凸面109が自ずと生じる(図7(B)参照)。このような状況の下、LSIチップ102の表面での発光が生じた場合を考える。
【0014】
図7(B)中の×印箇所で発光したLSIチップ102表面上の光はLSIチップ102の裏面にまで届くものの、LSIチップ102の裏面側に生じた凹凸面109によって乱反射Aを生じる。その結果、LSIチップ102の裏面側に配置した光検出器120に十分な光が認識できず、不良箇所を十分に特定できなくなる虞があった。
【0015】
また、物理的に削って開口部108を形成しているため、機械的な振動やダメージによる機械的負荷がLSIパッケージ100自体へ与える影響(例えば、ボンディングワイヤ104が振動により断線してしまう等)も懸念されていた。
【0016】
【課題を解決するための手段】
本発明は、上記欠点に鑑みなされたものであり、振動を与えることなくLSIチップの裏面側から開口部を形成し、不良箇所での発光を認識する。加えて、乱反射を防止するため、LSIチップの裏面側を鏡面化するものである。
【0017】
【発明の実施の形態】
以下、本発明の実施形態について図1〜図5を用いて詳細に説明する。
【0018】
図1は、通常のLSIパッケージ1を示す断面図である。アイランド2上にLSIチップ3が搭載され、当該LSIチップ3はアイランド2と連続したリードフレーム4で外部と電気的に導通されている。当該リードフレーム4は、ボンディングワイヤ5を介してLSIチップ3の表面のパッドに接続される。モールド樹脂6は、上述したアイランド2、LSIチップ3、リードフレーム4の一部、ボンディングワイヤ5を封止する樹脂である。銀ペースト7は、アイランド2とLSIチップ3を固着するための接着剤である。
【0019】
本実施形態では、LSIチップ3の裏面側から開口部を形成するために、プラスチック・モールド・オープナーを用いる。当該プラスチック・モールド・オープナーは、モールド樹脂6を除去するために用いる先端にノズル8を備えたエッチング機材である。当該ノズル8は、内径1.0mm程度の空洞を有する炭化ケイ素材の円錐形状のパイプである。また、本実施形態のノズル8は、その寸法や本数等に特に制限はない。
【0020】
次に、当該ノズル8をLSIチップ3裏面に相当するアイランド2の裏側所望位置に配置し、当該ノズル8から70〜75℃程度に熱した純度98%以上の発煙硝酸(エッチャント)を吹きかけ、モールド樹脂6の裏面に第1のウエットエッチングを行う。これにより、モールド樹脂6の裏面側にアイランド2の裏面を一部露出させる開口部10を形成する(図2参照)。
【0021】
図3は、図2のLSIパッケージ1を裏面(開口部10)側から見た平面拡大図である。LSIチップ3はその四隅を支持材12によって支持された金属性のアイランド2上に接着されている。銀ペースト7は、LSIチップ3をアイランド2に接着させるための接着剤であり、LSIチップ3の裏面側に付着している。
【0022】
そして、当該支持材12(図3中のX印箇所)をニッパー等の工具を使って切断して、その後アイランド2を除去し、LSIチップ3の半導体基板(裏面側)を露出させる。これにより、LSIチップ3は完全にアイランド2と分離し、モールド樹脂6によってのみ支持される。
【0023】
その後、発煙硝酸を希釈した常温(室温)のエッチャント(希硝酸)で、更に第2のウエットエッチングを行い、LSIチップ3の裏面に付着している接着剤の銀ペースト7を除去する。ここで、当該第2のエッチングで用いるエッチャントは、当該銀ペースト7を溶解するため、通常の発煙硝酸を純水で3倍程度に希釈した希硝酸を用いる。
【0024】
次に、図4に示すように電動工具の先端に研磨液を染み込ませた綿棒状のバフ13を取り付け、LSIチップ3の裏面を鏡面化するために研磨する(図4中の矢印のようにLSIチップ3の裏面側に沿って回転研磨を行う)。このとき、バフ13はLSIチップ3裏面に傷をつけないため、動物の毛で作られたものを使用する。また、研磨液には粘径の細かいダイヤモンド粒子を含んだものを使用する。
【0025】
この結果、図5に示すようにLSIチップ3の裏面は、当初の目的のような凹凸面のない鏡面化が実現できる。そして、このような鏡面を備えた半導体LSIチップ3において、リードフレーム4に所定の電圧を印加することで、LSIチップ3を所定の電気的な動作状態に設定し、不良箇所が発光した場合、当該光はLSIチップ3を通過し、乱反射することなくLSIチップ3の裏面側に配置した光検出器によって検出できる。これにより、LSIパッケージ1のLSIチップ3の不良箇所を正確に特定できる。
【0026】
加えて、LSIチップ3の裏面側を鏡面化する際に、動物の毛などを用いたバフ13にて研磨するので、LSIパッケージ1に機械的な振動やダメージを与えることはない。
【0027】
【発明の効果】
本発明によれば、基本的には薬品を用いた方法で半導体パッケージの裏面側を開放し、半導体チップの裏面から発光を検出するので、半導体チップに機械的ダメージを与えることなく、高精度の不良解析を行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の不良解析方法を示す断面図である。
【図2】本発明の実施形態に係る半導体装置の不良解析方法を示す断面図である。
【図3】本発明の実施形態に係る半導体装置の不良解析方法を示す平面図である。
【図4】本発明の実施形態に係る半導体装置の不良解析方法を示す断面図である。
【図5】本発明の実施形態に係る半導体装置の不良解析方法を示す断面図である。
【図6】従来の半導体装置の不良解析方法を示す断面図である。
【図7】従来の半導体装置の不良解析方法を示す断面図である。
Claims (7)
- 半導体チップが樹脂封止されてなる半導体パッケージを用意し、前記半導体チップの裏面のモールド樹脂を第1のウエットエッチングにより除去し、前記半導体チップが接着されたアイランドを露出させる工程と、
前記アイランドを除去することにより、前記半導体チップの裏面を露出させる工程と、
前記半導体パッケージのリードフレームを介して前記半導体チップを所定の動作状態に設定し、前記半導体チップの裏面側から前記半導体チップの不良箇所からの発光を検出することにより、前記半導体チップの解析を行うことを特徴とする半導体装置の不良解析方法。 - 前記アイランドを除去した後に、前記半導体チップの裏面の接着剤を第2のウエットエッチングにより除去する工程を有することを特徴とする請求項1記載の半導体装置の不良解析方法。
- 前記接着剤を除去した後に、露出した前記半導体チップの裏面を、研磨液を染み込ませたバフにより研磨する工程を有することを特徴とする請求項2記載の半導体装置の不良解析方法。
- 前記第1のウエットエッチングのエッチャントに硝酸を用いることを特徴とする請求項1、2、3のいずれかに記載の半導体装置の不良解析方法。
- 前記硝酸が70〜75℃に熱した純度98%以上の発煙硝酸であることを特徴とする請求項4記載の半導体装置の不良解析方法。
- 前記第2のウエットエッチングのエッチャントに希硝酸を用いたことを特徴とする請求項2、3、4、5のいずれかに記載の半導体装置の不良解析方法。
- 前記希硝酸は、発煙硝酸を3倍の純水に薄めたものであることを特徴とする請求項6記載の半導体装置の不良解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377552A JP2004205440A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の不良解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377552A JP2004205440A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の不良解析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004205440A true JP2004205440A (ja) | 2004-07-22 |
Family
ID=32814698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002377552A Pending JP2004205440A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の不良解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004205440A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007260818A (ja) * | 2006-03-28 | 2007-10-11 | Topcon Corp | 研磨方法及び研磨工具 |
JP2009288029A (ja) * | 2008-05-28 | 2009-12-10 | Toyota Motor Corp | 試料作成方法とその方法を実施するための冶具 |
WO2018194874A1 (en) * | 2017-04-21 | 2018-10-25 | Applied Materials, Inc. | Methods and apparatus for semiconductor package processing |
CN114420602A (zh) * | 2022-01-13 | 2022-04-29 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
CN117080066A (zh) * | 2023-10-13 | 2023-11-17 | 深圳基本半导体有限公司 | 一种碳化硅芯片表层的去层的方法 |
-
2002
- 2002-12-26 JP JP2002377552A patent/JP2004205440A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007260818A (ja) * | 2006-03-28 | 2007-10-11 | Topcon Corp | 研磨方法及び研磨工具 |
JP2009288029A (ja) * | 2008-05-28 | 2009-12-10 | Toyota Motor Corp | 試料作成方法とその方法を実施するための冶具 |
WO2018194874A1 (en) * | 2017-04-21 | 2018-10-25 | Applied Materials, Inc. | Methods and apparatus for semiconductor package processing |
US10515927B2 (en) | 2017-04-21 | 2019-12-24 | Applied Materials, Inc. | Methods and apparatus for semiconductor package processing |
CN114420602A (zh) * | 2022-01-13 | 2022-04-29 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
CN114420602B (zh) * | 2022-01-13 | 2022-12-27 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
CN117080066A (zh) * | 2023-10-13 | 2023-11-17 | 深圳基本半导体有限公司 | 一种碳化硅芯片表层的去层的方法 |
CN117080066B (zh) * | 2023-10-13 | 2024-01-26 | 深圳基本半导体有限公司 | 一种碳化硅芯片表层的去层的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0143951B1 (ko) | 플라스틱으로 팩키지된 모듈로부터 원래의 반도체 칩을 복구하는 방법 | |
US9269671B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP3553457B2 (ja) | 半導体装置およびその製造方法 | |
TW525274B (en) | Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same | |
TWI284960B (en) | Manufacturing method of semiconductor device | |
JP2007266557A (ja) | 半導体装置の製造方法 | |
US6884663B2 (en) | Method for reconstructing an integrated circuit package using lapping | |
JP2004282035A (ja) | 半導体装置の製造方法 | |
JP2003303921A (ja) | 半導体装置の製造方法 | |
US6368886B1 (en) | Method of recovering encapsulated die | |
JP2006332078A (ja) | 半導体チップの製造方法 | |
KR100435096B1 (ko) | 반도체장치 및 그의 제조방법 | |
KR20110128232A (ko) | 웨이퍼의 가공 방법 | |
US20140263584A1 (en) | Wire bonding apparatus and method | |
US6813828B2 (en) | Method for deconstructing an integrated circuit package using lapping | |
TW200524017A (en) | A method of manufacturing a semiconductor device | |
JP2013120767A (ja) | 半導体装置の製造方法 | |
JP2005228794A (ja) | チップ製造方法 | |
JP2004205440A (ja) | 半導体装置の不良解析方法 | |
JP5995616B2 (ja) | ウエーハの加工方法 | |
US6448801B2 (en) | Method and device for supporting flip chip circuitry in analysis | |
TW201125085A (en) | Wafer level semiconductor device connector | |
JP2004281659A (ja) | 保持部材及び半導体装置の製造方法 | |
JP2001060591A (ja) | 半導体装置の製造方法 | |
JP2014165388A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |