KR20000013295A - 듀얼 테스트 장치 - Google Patents

듀얼 테스트 장치 Download PDF

Info

Publication number
KR20000013295A
KR20000013295A KR1019980032061A KR19980032061A KR20000013295A KR 20000013295 A KR20000013295 A KR 20000013295A KR 1019980032061 A KR1019980032061 A KR 1019980032061A KR 19980032061 A KR19980032061 A KR 19980032061A KR 20000013295 A KR20000013295 A KR 20000013295A
Authority
KR
South Korea
Prior art keywords
power supply
switching
power
semiconductor chip
supply unit
Prior art date
Application number
KR1019980032061A
Other languages
English (en)
Inventor
전순현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032061A priority Critical patent/KR20000013295A/ko
Publication of KR20000013295A publication Critical patent/KR20000013295A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 두 개의 반도체 칩을 동시에 테스트하는 듀얼 테스트 장치에 관한 것으로서, 특히, 전원공급라인이 공통 결합된 웨이퍼 레벨의 제 1 및 제 2 반도체 칩; 상기 제 1 및 제 2 반도체 칩에 전원을 공급하기 위한 전원공급부와, 상기 전원공급부와 상기 제 1 반도체 칩 사이에 결합된 제 1 스위칭부; 상기 전원공급부와 상기 제 2 반도체 칩 사이에 결합된 제 2 스위칭부; 및 노멀시 상기 제 1 및 제 2 스위칭부를 스위칭시킴에 따라 상기 전원공급부와 상기 제 1 및 제 2 칩을 전기적으로 연결시키고, 전류측정시 외부 명령에 응답하여 상기 제 1 또는 제 2 스위칭부를 선택적으로 스위칭시킴에 따라 상기 전원공급부와 상기 제 1 또는 제 2 반도체 칩을 전기적으로 차단시키는 제어부를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 다이내믹 전류(IDD) 등과 같은 직류 테스트시 웨이퍼 레벨의 두 개의 반도체 칩간의 상호간섭을 배제함에 따라 정확한 전류소비를 측정할 수 있으므로, 신뢰성있는 테스트를 수행할 수 있다.

Description

듀얼 테스트 장치
본 말명은 듀얼 테스트 장치에 관한 것으로서, 특히, 자동 Z 검출 프로버(여기서, Z는 척의 높이를 의미)를 사용하는 시스템에 있어서, 웨이퍼 레벨의 두 개의 반도체 칩을 동시에 측정하는 듀얼 테스트 장치에 관한 것이다.
통상적으로, 반도체 생산 공정에서 테스트 공정의 핵심은 신뢰성과 양산 측면에서의 효율화에 기인하므로, 효율화를 위해 여러 가지 테스트 방법이 적용된다. 그러한 테스트 방법들 중의 하나가 두 개의 반도체 칩을 동시에 측정하는 것이다. 이 방법은 듀얼 테스트라고 불린다.
도 1 은 듀얼 테스트시 종래의 반도체 칩의 회로적 결합을 나타낸 도면으로서, 도시된 바와 같이, 복수의 반도체 소자를 포함한 웨이퍼 레벨의 제 1 칩(10)과, 다른 복수의 반도체를 포함한 웨이퍼 레벨의 제 2 칩(20)으로 구성되며, 상기 제 1 및 제 2 칩(10,20)의 전원공급라인(L)은 공통 연결되고, 상기 제 1 및 제 2 칩(10,20)에는 전력을 공급하기 위한 전원부(40)가 결합된다.
상기 전원부(40)는 전압을 인가하여 전류를 측정하기 위해 정전압원(41,42)과 정전압원(41,42)에 각각 직렬 결합된 전류계(44,46)를 포함한다.
상기의 제 1 반도체 칩 및 제 2 반도체 칩(10,20)은 전원공급라인(L)이 분리되어 패키지(Package)에 실장되므로, 각각의 개별된 칩이 상호 간섭없이 테스트 될 수 있으며, 웨이퍼 레벨에서도 기능 측정은 문제가 되지 않는다.
그러나, 상기한 바와 같은 구성에서 듀얼 테스트를 수행할 시 웨이퍼 레벨의 두 칩에 전원공급라인(L)이 공통으로 연결되어 있으므로, 직류(DC) 테스트중의 하나인 다이내믹 전류(IDD)를 테스트할 때 전원공급라인(L)에 의하여 전류패스가 형성되어 칩간의 상호간섭이 일어나게 된다. 따라서, 종래의 방식에서는 정확한 전류 소비를 측정할 수 없게 된다.
한편, 자동 Z 검출 프로버를 사용하는 시스템에서는 칩을 테스트 하기 위해 척 탑(Chuck Top)에 웨이퍼 레벨의 칩들을 올려놓고, 다음으로 척(Chuck)을 이동시켜서 칩의 패드에 프로브 카드의 탐침이 접촉되도록 하고, 탐침에 접촉할 때의 척(Chuck)의 높이(Z)를 검출한다. 상기 척(Chuck)의 높이(Z)는 탐침에 접촉할 시 접지와의 전류패스가 형성되기 때문에 접지로 흐르는 전류에 의해서 검출된다.
그러나 종래의 노멀 오픈 릴레이를 사용하여 칩으로부터 전원부를 분리할 경우 전류패스가 형성되지 않게 되므로 척(Chuck)의 높이(Z)를 검출하는 것이 불가하게 되고, 결국 프로브 카드의 긁힘 등의 문제가 발생된다.
상기 문제점을 해결하기 위하여 안출한 것으로 본 발명의 목적은 다이내믹 전류(IDD) 등과 같은 전류 테스트시 웨이퍼 레벨의 두 개의 반도체 칩간의 상호간섭을 배제하는 듀얼 테스트 장치를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명의 장치는 전원공급라인이 공통 결합된 웨이퍼 레벨의 제 1 및 제 2 반도체 칩; 상기 제 1 및 제 2 반도체 칩에 전원을 공급하기 위한 전원공급부와, 상기 전원공급부와 상기 제 1 반도체 칩 사이에 결합된 제 1 스위칭부; 상기 전원공급부와 상기 제 2 반도체 칩 사이에 결합된 제 2 스위칭부; 및 노멀시 상기 제 1 및 제 2 스위칭부를 스위칭시킴에 따라 상기 전원부와 상기 제 1 및 제 2 칩을 전기적으로 연결시키고, 전류측정시 외부 명령에 응답하여 상기 제 1 또는 제 2 스위칭부를 선택적으로 스위칭시킴에 따라 상기 전원부와 상기 제 1 또는 제 2 반도체 칩을 전기적으로 차단시키는 제어부를 구비하는 것을 특징으로 한다.
도 1 은 듀얼 테스트시 종래의 반도체 칩의 회로적 결합을 나타낸 도면.
도 2 는 본 발명에 따른 반도체 소자 듀얼 테스트 장치를 설명하기 위한 블록도.
*도면의 주요 부분에 대한 부호의 설명
100; 제 1칩 110; 제 2 칩
120; 전원공급부 140; 제 1 스위칭부
160; 제 2 스위칭부 180; 제어부
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하면 다음과 같다.
도 2 는 본 발명에 따른 반도체 소자 듀얼 테스트 장치를 설명하기 위한 블록도로서 도시된 바와 같이, 전원공급라인(L)이 공통 결합된 웨이퍼 레벨의 제 1 및 제 2 반도체 칩(100,110)과, 제 1 및 제 2 반도체 칩(100,110)에 전원을 공급하기 위한 전원부(120)와, 전원부(120)와 제 1 반도체 칩(100) 사이에 결합된 제 1 스위칭부(140)와, 전원부(120)와 제 2 반도체 칩(110) 사이에 결합된 제 2 스위칭부(160)와, 노멀시 상기 제 1 및 제 2 스위칭부(140,160)를 스위칭시킴에 따라 전원부(120)와 제 1 및 제 2 반도체 칩(100,110)을 전기적으로 연결시키고, 전류측정시 외부에서 인가되는 명령에 응답하여 제 1 또는 제 2 스위칭부(100,110)를 선택적으로 스위칭시킴에 따라 전원부(120)와 제 1 또는 제 2 반도체 칩(100,110)을 전기적으로 차단시키는 제어부(180)로 구성된다.
본 발명은 자동 Z 검출 방식을 사용하는 프로버에 적용할 시 유용하다.
상기 제 1 및 제 2 스위칭부(140,180는 노멀 클로우즈 릴레이로 구성된다.
상기와 같이 구성된 반도체 소자 듀얼 테스트 장치에서 제 1 및 제 2 스위칭부(140,160)의 릴레이들은 노멀시 닫혀있게 된다. 이 경우에, 칩의 패드에 프로브 카드의 탐침이 접촉할 시 전원부(120)는 제 1 및 제 2 반도체 칩(100,110)과 전기적으로 연결되고, 전원부(120)로부터의 제 1 및 제 2 반도체 칩(100,110)로 전력(Power)이 공급됨에 따라 접지와의 전류패스가 형성되고, 이에 따라 자동 Z 검출이 가능하게 된다.
한편, 본 발명의 실시예에 따라 제어부(180)는 소정의 프로그램에 따라 제 1 및 제 2 스위칭부(140,160)를 선택적으로 스위칭시키기 위한 제어신호를 발생하도록 한다. 예컨데, 제 1 반도체 칩(100)의 다이내믹 전류(IDD)와 같은 전류 테스트를 위해 외부 명령을 내리게 되면, 이에 응답하여 제어부(180)는 상기 프로그램이 수행하여 제 2 스위칭부(140)를 스위칭시켜서 릴레이를 오픈시킨다. 이에 따라 측정을 원치않는 반도체 칩이 전원부(120)로부터 분리되어 전력을 공급받지 못하므로측정되는 다이내믹 전류(IDD)에 영향을 끼치지 못한다.
따라서, 상술한 바와 같이, 본 발명에서는 다이내믹 전류(IDD) 등과 같은 전류 테스트시 웨이퍼 레벨의 두 개의 반도체 칩간의 상호간섭을 배제함에 따라 정확한 전류소비를 측정할 수 있으므로, 신뢰성있는 테스트를 수행할 수 있는 효과가 있다.

Claims (2)

  1. 전원공급라인이 공통 결합된 웨이퍼 레벨의 제 1 및 제 2 반도체 칩;
    상기 제 1 및 제 2 반도체 칩에 전원을 공급하기 위한 전원부와, 상기 전원부와 상기 제 1 반도체 칩 사이에 결합된 제 1 스위칭부;
    상기 전원부와 상기 제 2 반도체 칩 사이에 결합된 제 2 스위칭부; 및
    노멀시 상기 제 1 및 제 2 스위칭부를 스위칭시킴에 따라 상기 전원부와 상기 제 1 및 제 2 칩을 전기적으로 연결시키고, 전류측정시 외부 명령에 응답하여 상기 제 1 또는 제 2 스위칭부를 선택적으로 스위칭시킴에 따라 상기 전원부와 상기 제 1 또는 제 2 반도체 칩을 전기적으로 차단시키는 제어부를 구비하는 것을 특징으로 하는 듀얼 테스트 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 스위칭부는 노멀 클로우즈 릴레이로 구성되는 것을 특징으로 하는 듀얼 테스트 장치.
KR1019980032061A 1998-08-06 1998-08-06 듀얼 테스트 장치 KR20000013295A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032061A KR20000013295A (ko) 1998-08-06 1998-08-06 듀얼 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032061A KR20000013295A (ko) 1998-08-06 1998-08-06 듀얼 테스트 장치

Publications (1)

Publication Number Publication Date
KR20000013295A true KR20000013295A (ko) 2000-03-06

Family

ID=19546626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032061A KR20000013295A (ko) 1998-08-06 1998-08-06 듀얼 테스트 장치

Country Status (1)

Country Link
KR (1) KR20000013295A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114740293A (zh) * 2022-04-02 2022-07-12 中汽研新能源汽车检验中心(天津)有限公司 一种汽车dc-dc转换器低压输出端口瞬态抗扰性测试装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114740293A (zh) * 2022-04-02 2022-07-12 中汽研新能源汽车检验中心(天津)有限公司 一种汽车dc-dc转换器低压输出端口瞬态抗扰性测试装置
CN114740293B (zh) * 2022-04-02 2024-03-12 中汽研新能源汽车检验中心(天津)有限公司 一种汽车dc-dc转换器低压输出端口瞬态抗扰性测试装置

Similar Documents

Publication Publication Date Title
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
US20040027891A1 (en) Configuration for testing semiconductor devices
JP2002176140A (ja) 半導体集積回路ウェハ
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
KR20000013295A (ko) 듀얼 테스트 장치
JPH08179011A (ja) 半導体試験装置のピン試験回路
JP5663943B2 (ja) 試験装置
KR200169688Y1 (ko) 반도체 웨이퍼 검사장치
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
KR930010725B1 (ko) 시모스 메모리 소자의 멀티프로빙 시험장치
JPH03210716A (ja) 電気的開閉装置
JPH01129432A (ja) 集積回路
KR200145298Y1 (ko) 탐침 확인용 패드(pad)가 내장된 반도체 칩
KR100608436B1 (ko) 듀얼포트 릴레이를 이용한 소자의 누설전류 측정 방법 및장치
KR100470989B1 (ko) 검증용프로우브카드
KR100265854B1 (ko) 웨이퍼의 전기적 특성 측정장치 및 측정방법
JPS63291430A (ja) 半導体ウェハテスト装置
JPH03185744A (ja) 半導体素子
JP2006038791A (ja) プローバ針切り換え装置、プローバ装置および半導体素子測定方法
SU538346A1 (ru) Устройство контрол контактировани
JPH03248442A (ja) ウエハテスト装置
US20030210068A1 (en) Apparatus of testing semiconductor
KR200319242Y1 (ko) 반도체장치의대기상태전류측정장치
JPH09298222A (ja) 半導体装置の測定システム及びその測定方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination