JP3533693B2 - 電子回路検査方法および電子回路検査装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子回路の検査方法お
よび検査装置に関するものである。

【０００２】

【従来の技術】図３、図４は、従来の電子回路の試験を
行なう検査装置の一例を示すブロック図である。図中、
２１は入力信号発生器、２２は被試験電子回路、２３は
基準電子回路、２４は出力信号比較回路、２５は出力信
号判定回路である。従来、電子回路の試験を行なう場
合、図３に示すように、被試験電子回路２２と基準電子
回路２３へ入力信号発生器２１から同一の信号を与え、
それぞれの回路から出力される信号を出力信号比較回路
２４で比較することにより判定する比較型の検査方法
や、図４に示すように、被試験電子回路２２へ入力信号
発生器２１から入力を与え、出力される信号を出力信号
判定回路２５で判定する出力判定型の検査方法などを用
いた検査装置が開発されている。出力判定型の検査装置
は、例えば、特開昭５３−８２１４４号公報に従来の検
査装置として記載されている。

【０００３】このような従来の検査装置では、被試験電
子回路の規模が大きくなるにつれ、被試験電子回路の不
具合が発生した場合に、不具合箇所の特定が次第に困難
となっている。また、不具合の内容によっては、出力側
だけでは検出できない可能性もある。このような問題に
対処するため、被試験電子回路をブロックに分けて試験
する方法がある。しかし、この場合、各ブロックごとに
テスト信号を用意しなければならず、工数の増大等を招
いてしまう。

【０００４】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、電子回路の不具合箇所の特
定を容易に行なえ、さらに電子回路内の回路ブロックご
との不具合の検出を可能とした電子回路検査方法および
電子回路検査装置を提供することを目的とするものであ
る。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、電子回路システム内部にある被試験電子回路を検査
する電子回路検査方法において、電子回路システムを動
作させ、前記被試験電子回路の入力側に前段電子回路が
正常に動作しているときには出力値として存在しない電
圧レベルを発生させて前記被試験電子回路の入力側に接
続し、前記被試験電子回路の入力側の電圧レベルを判定
することにより前記被試験電子回路の検査を行なうこと
を特徴とするものである。

【０００６】請求項２に記載の発明は、電子回路システ
ム内部にある被試験電子回路を検査する電子回路検査装
置において、前記被試験電子回路の入力側に接続され前
記被試験電子回路の前段電子回路が正常に動作している
ときには出力値として存在しない電圧レベルを発生する
試験電圧発生回路と、前記被試験電子回路の入力側の電
圧レベルを判定する判定回路を備えていることを特徴と
するものである。

【０００７】

【０００８】

【０００９】

【作用】請求項１または２に記載の発明によれば、試験
電圧発生回路において、被試験電子回路の入力側に前段
の電子回路が正常に動作しているときには出力値として
存在しない電圧レベルを与え、判定回路で被試験電子回
路の入力側の電圧レベルを判定することにより、被試験
電子回路と前段の電子回路との接続状態や、前段の電子
回路の出力信号異常も検出することができる。電圧レベ
ルを与える際に、微弱な信号として与えることにより、
各電子回路に影響を与えずに検査することができる。

【００１０】

【００１１】

【実施例】図１は、本発明の電子回路検査装置の一実施
例を示す構成図である。図中、１は電子回路システム、
２は前段電子回路、３は被試験電子回路、４は後段電子
回路、５はレベル判定回路、６は基準電子回路、７は出
力信号比較回路、８は入力側信号取り出し口、９は出力
側信号取り出し口である。電子回路システム１は、例え
ば、１枚あるいは複数枚のプリント板などで構成されて
おり、多数の電子回路が実装されている。その中の１つ
の回路素子、あるいは、複数の回路素子から構成される
電子回路部分を試験することを考え、その部分を被試験
電子回路３とする。前段電子回路２は、被試験電子回路
３に信号を供給する電子回路、後段電子回路４は、被試
験電子回路３から信号が供給される電子回路である。前
段電子回路２と被試験電子回路３が接続されている信号
線に入力側信号取り出し口８が、後段電子回路４と被試
験電子回路３が接続されている信号線に出力側信号取り
出し口９が、それぞれ接続される。入力側信号取り出し
口８には、レベル判定回路５、基準電子回路６の入力側
が接続される。また、出力側信号取り出し口９から取り
出された被試験電子回路３の出力信号は出力信号比較回
路７に入力される。

【００１２】レベル判定回路５は、入力側信号取り出し
口８を介して、前段電子回路２が正常に動作していると
きには出力として存在しない電圧値をわずかに与えると
ともに、被試験電子回路３の入力信号が正常な電圧レベ
ルの範囲にあるかどうかを判定する。例えば、前段電子
回路２と被試験電子回路３を接続する線が断線していれ
ば、被試験電子回路３の入力側の接続状態にかかわら
ず、与えた電圧値が観測されるので、故障を検出するこ
とができる。また、異常な電圧レベルが観測されれば、
前段電子回路２が異常な電圧レベルを出力していること
を検出することができる。さらに、電圧値を解析した
り、信号波形を解析することにより、他の信号線との接
触による信号の衝突等も検出が可能である。

【００１３】基準電子回路６は、被試験電子回路３と同
等の回路を有し、基準とする電子回路である。その入力
側には、入力側信号取り出し口８から取り出された被試
験電子回路３への入力信号が入力され、出力側は出力信
号比較回路７に接続されている。出力信号比較回路７
は、出力側信号取り出し口９から取り出された被試験電
子回路３の出力信号と、基準電子回路６から出力された
信号とを比較し、被試験電子回路３の不具合の有無を検
査する。

【００１４】この検査装置は、電子回路システム１の動
作中に検査を行なう。例えば、電子回路システム１全体
を図３や図４に示した従来の検査方法によって検査して
いる間に、各部の電子回路の検査を行なうことも可能で
ある。このような検査回路を電子回路システム１の内部
に複数取り付けることも可能である。

【００１５】上述のレベル判定回路５、基準電子回路
６、出力信号比較回路７は、それぞれ、状況に応じて切
り離しが可能である。また、レベル判定回路５による検
査装置のみ、あるいは、基準電子回路６、出力信号比較
回路７による検査装置のみで構成することももちろん可
能である。

【００１６】図２は、本発明の電子回路検査装置の一実
施例を用いた具体例の構成図である。図中、図１と同様
の部分には同じ符号を付して説明を省略する。１１は入
力信号発生器、１２は出力信号判定回路、１３は被試験
ＦｉＦｏメモリ、１４はレベル判定部、１５は抵抗分圧
回路、１６は基準ＦｉＦｏメモリ、１７ないし２０はス
イッチである。この具体例は、被試験電子回路として、
ＦｉＦｏ（ファーストイン・ファーストアウト）メモリ
デバイスを考えた場合を示している。電子回路システム
１は、動作中の回路システムであり、その内部に動作中
の被試験電子回路の被試験ＦｉＦｏメモリ１３がある。
基準電子回路としては、被試験電子回路と同じＦｉＦｏ
メモリで構成され、動作が保証された基準ＦｉＦｏメモ
リ１６が用意されている。また、電子回路システム１
は、全体の試験のため、図４に示した従来の判定型の検
査装置として、入力信号発生器１１および出力信号判定
回路１２が接続されている。

【００１７】レベル判定回路は、レベル判定部１４およ
び抵抗分圧回路１５で構成されている。抵抗分圧回路１
５は、前段電子回路２が正常に動作しているときには出
力値として存在しない電圧値を生成する。このとき、生
成する電圧値は、各電子回路に影響を与えない微弱な値
とすることが望ましい。抵抗分圧回路１５の１つの構成
例として、電源とアースの間に複数の抵抗を直列に接続
し、抵抗の間の中間電圧を取り出すように構成すること
ができる。中間電圧を取り出した抵抗の間の結線部は、
被試験ＦｉＦｏメモリ１３の入力側およびレベル判定部
１４に接続されている。この抵抗分圧回路１５は、被試
験ＦｉＦｏメモリ１３の動作に影響しないように、なる
べくインピーダンスが高くなるように構成する方がよ
い。抵抗分圧回路１５の電圧の取り出し点における電圧
は、被試験ＦｉＦｏメモリ１３の入力側に接続された場
合、前段電子回路２の出力信号の影響を大きく受ける。
そのため、レベル判定部１４は、抵抗分圧回路１５の供
給電圧の影響をあまり受けずに被試験ＦｉＦｏメモリ１
３の入力信号の電圧レベルを判定することができる。

【００１８】電圧レベルの判定は、まず、被試験ＦｉＦ
ｏメモリ１３に入力される信号が入力側信号取り出し口
８から、抵抗分圧回路１５を通して、レベル判定部１４
へ入力される。上述のように、抵抗分圧回路１５は、前
段電子回路２が正常に動作しているときには出力値とし
て存在しない電圧値となるように設定されている。も
し、前段電子回路２の出力の接続部分で断線している場
合、被試験ＦｉＦＯメモリ１３の入力側の接続部分の状
態にかかわらず、抵抗分圧回路１５で設定した電圧値に
落ちついてしまう。レベル判定部１４で抵抗分圧回路１
５で設定された電圧値が検出されれば、前段電子回路２
の出力部の断線を検出することができる。また、抵抗分
圧回路１５で設定された電圧値でなく、また、前段電子
回路２から出力されるべき電圧レベルでもない電圧レベ
ルが検出された場合には、前段電子回路２の出力電圧が
異常であり、前段電子回路２の不具合が検出できる。

【００１９】この具体例では、前段電子回路２から被試
験ＦｉＦｏメモリ１３に供給される信号線を２本示して
いる。そのため、２本の信号線それぞれに入力側信号取
り出し口８を設け、それぞれ、抵抗分圧回路１５、基準
ＦｉＦｏメモリ１６に入力している。抵抗分圧回路１５
によって２本の信号線に与える電圧レベルは、それぞれ
別のレベルであってよい。ここでは、説明を簡単にする
ため、２本の信号線のみを示したが、１本の信号線につ
いて、あるいは、３本以上の信号線についても同様であ
り、必要な信号線すべてについて入力側信号取り出し口
８を設け、それぞれの抵抗分圧回路１５およびレベル判
定部１４、基準ＦｉＦｏメモリ１６に入力するように構
成すればよい。

【００２０】基準ＦｉＦｏメモリ１６には、被試験Ｆｉ
Ｆｏメモリ１３と同じ信号が入力されており、出力信号
比較回路７で、基準ＦｉＦｏメモリ１６の出力信号と被
試験ＦｉＦｏメモリ１３の出力信号が比較される。被試
験ＦｉＦｏメモリ１３が正常に動作すれば、出力信号比
較回路７で、被試験ＦｉＦｏメモリ１３の出力と基準Ｆ
ｉＦｏメモリ１６の出力が一致する。この比較検査によ
り、被試験ＦｉＦｏメモリ１３の入出力部の接続状態、
もしくは、被試験ＦｉＦｏメモリ１３内の異常のうち、
少なくとも１つの異常を検出することができる。

【００２１】スイッチ１７は、抵抗分圧回路１５および
レベル判定部１４を切り離すために設けられており、電
子回路システム１の通常の動作や出力信号比較回路７に
よる検査時に、レベル判定回路が影響しないようにする
ことができる。また、スイッチ１８、スイッチ１９、ス
イッチ２０は、基準ＦｉＦｏメモリ１６および出力信号
比較回路７を切り離すために設けられており、電子回路
システム１の通常の動作やレベル判定回路による検査時
に、基準ＦｉＦｏメモリ１６および出力信号比較回路７
が影響しないようにすることができる。

【００２２】さらに、この具体例では、入力側信号取り
出し口８から、スイッチ２０を介して、出力信号比較回
路７に信号が入力されている。スイッチ１７，１８を解
放し、スイッチ１９，２０を接続することにより、被試
験ＦｉＦｏメモリ１３の入出力信号のレベルチェックや
タイミングチェックなど、種々の検査を行なうことが可
能である。

【００２３】図２に示した例では、ＦｉＦｏメモリ１
個、すなわち、被試験電子回路が１個の場合について説
明した。もし、被試験電子回路を複数含んだシステムの
場合、図２に示したような構成の電子回路検査装置を電
子回路システム内の各被試験電子回路に接触させること
により、同時に複数箇所の比較検査が可能である。本発
明の電子回路検査装置による各被試験電子回路への影響
は少なく、それぞれの被試験電子回路の検査を独立して
行なう場合と同様の検査結果を得ることが可能である。
また、図２に示すように、電子回路システム全体に対し
て入力信号発生器１１を用いてテスト信号を入力すれば
よく、個々の被試験電子回路用のテスト信号パターンを
作成する必要がないとともに、電子回路システム全体の
検査を同時に行なうことが可能である。

【００２４】図２に示した具体例では、被試験電子回路
としてＦｉＦｏメモリを対象とした例を示したが、この
他にも集積回路または集積回路等を含む回路ブロックに
対して、本発明の方法を応用することができる。さらに
は、デジタル論理回路だけでなく、多値論理回路、ある
いは、アナログ回路への利用も可能である。

【００２５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、電子回路システムを動作させたまま検査を行
なうので、個々の被試験電子回路毎のテスト信号の作成
等、面倒な作業を行なうことなく、簡単に電子回路シス
テム内部の回路素子あるいは回路ブロックの試験を行な
うことができる。また、比較型の検査方式の欠点である
入力信号の異常についても検出可能であるという効果が
ある。

【図面の簡単な説明】

【図１】 本発明の電子回路検査装置の一実施例を示す
構成図である。

【図２】 本発明の電子回路検査装置の一実施例を用い
た具体例の構成図である。

【図３】 従来の電子回路の試験を行なう比較型検査装
置の一例を示すブロック図である。

【図４】 従来の電子回路の試験を行なう出力判定型検
査装置の一例を示すブロック図である。

【符号の説明】

１…電子回路システム、２…前段電子回路、３…被試験
電子回路、４…後段電子回路、５…レベル判定回路、６
…基準電子回路、７…出力信号比較回路、８…入力側信
号取り出し口、９…出力側信号取り出し口、１１…入力
信号発生器、１２…出力信号判定回路、１３…被試験Ｆ
ｉＦｏメモリ、１４…レベル判定部、１５…抵抗分圧回
路、１６…基準ＦｉＦｏメモリ、１７〜２０…スイッ
チ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 電子回路システム内部にある被試験電子
   回路を検査する電子回路検査方法において、電子回路シ
   ステムを動作させ、前記被試験電子回路の入力側に前段
   電子回路が正常に動作しているときには出力値として存
   在しない電圧レベルを発生させて前記被試験電子回路の
   入力側に接続し、前記被試験電子回路の入力側の電圧レ
   ベルを判定することにより前記被試験電子回路の検査を
   行なうことを特徴とする電子回路検査方法。
2. 【請求項２】 電子回路システム内部にある被試験電子
   回路を検査する電子回路検査装置において、前記被試験
   電子回路の入力側に接続され前記被試験電子回路の前段
   電子回路が正常に動作しているときには出力値として存
   在しない電圧レベルを発生する試験電圧発生回路と、前
   記被試験電子回路の入力側の電圧レベルを判定する判定
   回路を備えていることを特徴とする電子回路検査装置。