JPH05126904A - 半導体装置の検査装置 - Google Patents
半導体装置の検査装置Info
- Publication number
- JPH05126904A JPH05126904A JP3289877A JP28987791A JPH05126904A JP H05126904 A JPH05126904 A JP H05126904A JP 3289877 A JP3289877 A JP 3289877A JP 28987791 A JP28987791 A JP 28987791A JP H05126904 A JPH05126904 A JP H05126904A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- inspection
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】出力セルに大電流を流すことなくＡ／Ｄコンバ
ータを検査するようにする。 【構成】Ａ／Ｄコンバータ１１と、該Ａ／Ｄコンバータ
１１に接続されたデジタル回路１２と、該デジタル回路
１２に接続されたＤ／Ａコンバータ１３とを備えてい
る。そして、前記Ａ／Ｄコンバータ１１の出力と前記Ｄ
／Ａコンバータ１３の入力とを直接接続する検査回路Ｃ
を設けている。また、前記Ａ／Ｄコンバータ１１と、前
記Ｄ／Ａコンバータ１３とにのみ電流が流れるように前
記デジタル回路１２の動作を停止させるリセット信号出
力回路３６を設けている。これにより出力セルに大電流
を流すことなくＡ／Ｄコンバータ１１を検査することが
できる。
ータを検査するようにする。 【構成】Ａ／Ｄコンバータ１１と、該Ａ／Ｄコンバータ
１１に接続されたデジタル回路１２と、該デジタル回路
１２に接続されたＤ／Ａコンバータ１３とを備えてい
る。そして、前記Ａ／Ｄコンバータ１１の出力と前記Ｄ
／Ａコンバータ１３の入力とを直接接続する検査回路Ｃ
を設けている。また、前記Ａ／Ｄコンバータ１１と、前
記Ｄ／Ａコンバータ１３とにのみ電流が流れるように前
記デジタル回路１２の動作を停止させるリセット信号出
力回路３６を設けている。これにより出力セルに大電流
を流すことなくＡ／Ｄコンバータ１１を検査することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、Ａ／Ｄコンバータ及び
Ｄ／Ａコンバータを内蔵したＬＳＩ等の半導体装置にお
ける検査装置に関するものである。
Ｄ／Ａコンバータを内蔵したＬＳＩ等の半導体装置にお
ける検査装置に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩには、Ａ／Ｄコンバータと
デジタル回路とＤ／Ａコンバータとを内蔵しているもの
がある。そこで、以下、このＬＳＩの検査装置について
説明する。
デジタル回路とＤ／Ａコンバータとを内蔵しているもの
がある。そこで、以下、このＬＳＩの検査装置について
説明する。
【０００３】図２に示すように、１１はＡ／Ｄコンバー
タ、１２は該Ａ／Ｄコンバータ１１に接続されたデジタ
ル回路、１３は該デジタル回路１２に接続されたＤ／Ａ
コンバータである。また、２１はＡ／Ｄコンバータ１１
にアナログ信号を入力するアナログ入力セル、２２はＡ
／Ｄコンバータ１１よりデジタル信号を取出すＮａ個の
デジタル出力セル、２３はＤ／Ａコンバータ１３にデジ
タル信号を入力するＮｂ個のデジタル入力セル、２４は
Ｄ／Ａコンバータ１３よりアナログ信号を取出すアナロ
グ出力セルである。また、２５，２６は検査モードによ
り信号線を切換える選択回路である。
タ、１２は該Ａ／Ｄコンバータ１１に接続されたデジタ
ル回路、１３は該デジタル回路１２に接続されたＤ／Ａ
コンバータである。また、２１はＡ／Ｄコンバータ１１
にアナログ信号を入力するアナログ入力セル、２２はＡ
／Ｄコンバータ１１よりデジタル信号を取出すＮａ個の
デジタル出力セル、２３はＤ／Ａコンバータ１３にデジ
タル信号を入力するＮｂ個のデジタル入力セル、２４は
Ｄ／Ａコンバータ１３よりアナログ信号を取出すアナロ
グ出力セルである。また、２５，２６は検査モードによ
り信号線を切換える選択回路である。
【０００４】以上のように構成されたＬＳＩの検査装置
について、以下、その動作を説明する。
について、以下、その動作を説明する。
【０００５】まず、Ａ／Ｄコンバータ１１の検査は、選
択回路２５を切換えて信号線Ａが選択されるような検査
モードに設定して、アナログ入力セル２１よりアナログ
信号を入力し、デジタル出力セル２２より出力されるデ
ジタル信号をモニターして行っている。
択回路２５を切換えて信号線Ａが選択されるような検査
モードに設定して、アナログ入力セル２１よりアナログ
信号を入力し、デジタル出力セル２２より出力されるデ
ジタル信号をモニターして行っている。
【０００６】又、Ｄ／Ａコンバータ１３の検査は、選択
回路２６を切換えて信号線Ｂが選択されるような検査モ
ードに設定して、デジタル入力セル２３よりデジタル信
号を入力し、アナログ出力セル２４より出力されるアナ
ログ信号をモニターして行っている。
回路２６を切換えて信号線Ｂが選択されるような検査モ
ードに設定して、デジタル入力セル２３よりデジタル信
号を入力し、アナログ出力セル２４より出力されるアナ
ログ信号をモニターして行っている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のＬＳＩの検査装置の構成では、Ａ／Ｄコンバータ１
１の検査の際、Ｎａ個のデジタル出力セル２２に電流が
流れる為に、電源電圧が不安定となり、この時に発生す
るノイズが、Ａ／Ｄコンバータ１１の基準電圧を不安定
にする一方、コンパレータの精度を悪化する要因とな
り、Ａ／Ｄコンバータ１１の本来の特性を検査できない
という問題があった。
来のＬＳＩの検査装置の構成では、Ａ／Ｄコンバータ１
１の検査の際、Ｎａ個のデジタル出力セル２２に電流が
流れる為に、電源電圧が不安定となり、この時に発生す
るノイズが、Ａ／Ｄコンバータ１１の基準電圧を不安定
にする一方、コンパレータの精度を悪化する要因とな
り、Ａ／Ｄコンバータ１１の本来の特性を検査できない
という問題があった。
【０００８】本発明は、上記従来の問題点を解決するも
ので、出力セルに大電流を流すことなくＡ／Ｄコンバー
タの検査をすることのできる半導体装置の検査装置を提
供することを目的とするものである。
ので、出力セルに大電流を流すことなくＡ／Ｄコンバー
タの検査をすることのできる半導体装置の検査装置を提
供することを目的とするものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の検査装置が講じた手段は、Ａ
／Ｄコンバータの出力を直接Ｄ／Ａコンバータの入力へ
接続して検査するようにしたものである。
に、本発明の半導体装置の検査装置が講じた手段は、Ａ
／Ｄコンバータの出力を直接Ｄ／Ａコンバータの入力へ
接続して検査するようにしたものである。
【００１０】具体的に、請求項１に係る発明が講じた手
段は、まず、Ａ／Ｄコンバータと、該Ａ／Ｄコンバータ
に接続されたデジタル回路と、該デジタル回路に接続さ
れたＤ／Ａコンバータとを備えた半導体装置を前提とし
ている。
段は、まず、Ａ／Ｄコンバータと、該Ａ／Ｄコンバータ
に接続されたデジタル回路と、該デジタル回路に接続さ
れたＤ／Ａコンバータとを備えた半導体装置を前提とし
ている。
【００１１】そして、前記Ａ／Ｄコンバータの出力と前
記Ｄ／Ａコンバータの入力とを直接接続する検査回路を
設けた構成としている。
記Ｄ／Ａコンバータの入力とを直接接続する検査回路を
設けた構成としている。
【００１２】また、請求項２に係る発明が講じた手段
は、前記請求項１の発明に加えて、Ａ／Ｄコンバータと
前記Ｄ／Ａコンバータとにのみ電流が流れるように固定
する検査固定手段を設けた構成としている。
は、前記請求項１の発明に加えて、Ａ／Ｄコンバータと
前記Ｄ／Ａコンバータとにのみ電流が流れるように固定
する検査固定手段を設けた構成としている。
【００１３】
【作用】この構成により、本発明では、Ａ／Ｄコンバー
タを検査する際、Ａ／Ｄコンバータが出力するデジタル
信号を検査回路を介してＤ／Ａコンバータに入力し、該
Ｄ／Ａコンバータが出力するアナログ信号によって行う
ことになる。
タを検査する際、Ａ／Ｄコンバータが出力するデジタル
信号を検査回路を介してＤ／Ａコンバータに入力し、該
Ｄ／Ａコンバータが出力するアナログ信号によって行う
ことになる。
【００１４】従って、アナログ出力用の１つのセルに電
流が流れるだけなので、電源電圧の不安定さが格段に減
少することになる。この結果、電源電圧は安定し、Ａ／
Ｄコンバータの基準電圧の安定と、コンパレータの精度
が保証されるので、Ａ／Ｄコンバータの本来の特性が、
ノイズの影響を受けることなく検査される。
流が流れるだけなので、電源電圧の不安定さが格段に減
少することになる。この結果、電源電圧は安定し、Ａ／
Ｄコンバータの基準電圧の安定と、コンパレータの精度
が保証されるので、Ａ／Ｄコンバータの本来の特性が、
ノイズの影響を受けることなく検査される。
【００１５】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１６】図１は、本発明の一実施例を示し、半導体
装置であるＬＳＩの検査装置のブロック図である。
装置であるＬＳＩの検査装置のブロック図である。
【００１７】この図１において、１１はＡ／Ｄコンバー
タ、１２は該Ａ／Ｄコンバータ１１に接続されたデジタ
ル回路、１３は該デジタル回路１２に接続されたＤ／Ａ
コンバータである。また、３１はＡ／Ｄコンバータ１１
にアナログ信号を入力するアナログ入力セル、３２はＤ
／Ａコンバータ１３にデジタル信号を入力するＮｂ個の
デジタル入力セル、３３はＤ／Ａコンバータ１３よりア
ナログ信号を取出すアナログ出力セルである。また、３
４，３５は検査モードにより信号線を切換える選択回路
である。
タ、１２は該Ａ／Ｄコンバータ１１に接続されたデジタ
ル回路、１３は該デジタル回路１２に接続されたＤ／Ａ
コンバータである。また、３１はＡ／Ｄコンバータ１１
にアナログ信号を入力するアナログ入力セル、３２はＤ
／Ａコンバータ１３にデジタル信号を入力するＮｂ個の
デジタル入力セル、３３はＤ／Ａコンバータ１３よりア
ナログ信号を取出すアナログ出力セルである。また、３
４，３５は検査モードにより信号線を切換える選択回路
である。
【００１８】更に、Ｃは、本発明の特徴とするところ
で、デジタル回路１２をバイパスしてＡ／Ｄコンバータ
１１の出力とＤ／Ａコンバータ１３の入力とを直接接続
する検査回路であり、３６はリセット信号出力回路であ
って、検査モード時にハイのリセット信号をデジタル回
路１２に出力して該デジタル回路１２の動作を停止する
検査固定手段を構成している。
で、デジタル回路１２をバイパスしてＡ／Ｄコンバータ
１１の出力とＤ／Ａコンバータ１３の入力とを直接接続
する検査回路であり、３６はリセット信号出力回路であ
って、検査モード時にハイのリセット信号をデジタル回
路１２に出力して該デジタル回路１２の動作を停止する
検査固定手段を構成している。
【００１９】次に、以上のように構成されたＬＳＩの検
査装置について、その動作を説明する。
査装置について、その動作を説明する。
【００２０】まず、Ｄ／Ａコンバータ１１の検査は、選
択回路３５を切換えて信号線Ｄが選択されるような検査
モードに設定して、デジタル入力セル３２よりデジタル
信号を入力し、アナログ出力セル３３より出力されるア
ナログ信号をモニターして行うことになる。この検査モ
ードにおいて、リセット信号出力回路３６がハイのリセ
ット信号を出力し、信号線ＥがＨとなり、デジタル回路
１２の動作を停止させる。これによりＤ／Ａコンバータ
１３にのみ電流が流れ、デジタル回路１２の発生するノ
イズの影響を受けずにＤ／Ａコンバータ１３の本来の特
性が検査されることになる。
択回路３５を切換えて信号線Ｄが選択されるような検査
モードに設定して、デジタル入力セル３２よりデジタル
信号を入力し、アナログ出力セル３３より出力されるア
ナログ信号をモニターして行うことになる。この検査モ
ードにおいて、リセット信号出力回路３６がハイのリセ
ット信号を出力し、信号線ＥがＨとなり、デジタル回路
１２の動作を停止させる。これによりＤ／Ａコンバータ
１３にのみ電流が流れ、デジタル回路１２の発生するノ
イズの影響を受けずにＤ／Ａコンバータ１３の本来の特
性が検査されることになる。
【００２１】一方、Ａ／Ｄコンバータ１１の検査は、選
択回路３４を切換えて検査回路Ｃが選択されるような検
査モードに設定して、アナログ入力セル３１よりアナロ
グ信号を入力し、Ａ／Ｄコンバータ１１が出力するデジ
タル信号を検査回路Ｃを介してＤ／Ａコンバータ１３に
入力し、アナログ出力セル３３より出力されるアナログ
信号をモニターして行うことになる。この検査は、上述
した方法でＤ／Ａコンバータ１３の検査済みで、その特
性が保証されているＬＳＩについてのみ行う。又、この
検査モードにおいて、リセット信号出力回路３６がハイ
のリセット信号を出力し、信号線ＥがＨとなり、デジタ
ル回路１２の動作を停止させる。これによりＡ／Ｄコン
バータ１１及びＤ／Ａコンバータ１３にのみ電流が流
れ、デジタル回路１２の発生するノイズの影響を受けず
にＡ／Ｄコンバータ１１の本来の特性が検査されること
になる。
択回路３４を切換えて検査回路Ｃが選択されるような検
査モードに設定して、アナログ入力セル３１よりアナロ
グ信号を入力し、Ａ／Ｄコンバータ１１が出力するデジ
タル信号を検査回路Ｃを介してＤ／Ａコンバータ１３に
入力し、アナログ出力セル３３より出力されるアナログ
信号をモニターして行うことになる。この検査は、上述
した方法でＤ／Ａコンバータ１３の検査済みで、その特
性が保証されているＬＳＩについてのみ行う。又、この
検査モードにおいて、リセット信号出力回路３６がハイ
のリセット信号を出力し、信号線ＥがＨとなり、デジタ
ル回路１２の動作を停止させる。これによりＡ／Ｄコン
バータ１１及びＤ／Ａコンバータ１３にのみ電流が流
れ、デジタル回路１２の発生するノイズの影響を受けず
にＡ／Ｄコンバータ１１の本来の特性が検査されること
になる。
【００２２】
【発明の効果】以上のように、本発明によれば、Ａ／Ｄ
コンバータの出力とＤ／Ａコンバータの入力を直接接続
する検査回路を設け、又、前記Ａ／Ｄコンバータと前記
Ｄ／Ａコンバータにのみ電流が流れるように検査固定手
段を設けたために、電源電流を安定させることができの
で、前記Ａ／Ｄコンバータの基準電圧を安定させること
ができると共に、コンパレータの精度悪化を防止するこ
とができる。この結果、前記Ａ／Ｄコンバータの特性と
前記Ｄ／Ａコンバータの特性をデジタル回路の発生する
ノイズの影響を受けずに検査することのできることか
ら、検査精度の向上を図ることができるものである。
コンバータの出力とＤ／Ａコンバータの入力を直接接続
する検査回路を設け、又、前記Ａ／Ｄコンバータと前記
Ｄ／Ａコンバータにのみ電流が流れるように検査固定手
段を設けたために、電源電流を安定させることができの
で、前記Ａ／Ｄコンバータの基準電圧を安定させること
ができると共に、コンパレータの精度悪化を防止するこ
とができる。この結果、前記Ａ／Ｄコンバータの特性と
前記Ｄ／Ａコンバータの特性をデジタル回路の発生する
ノイズの影響を受けずに検査することのできることか
ら、検査精度の向上を図ることができるものである。
【図１】本発明の一実施例を示すＬＳＩの検査装置のブ
ロック図である。
ロック図である。
【図２】従来例を示すＬＳＩの検査装置のブロック図で
ある。
ある。
１１ Ａ／Ｄコンバータ １２ デジタル回路 １３ Ｄ／Ａコンバータ ３１ アナログ入力セル ３２ デジタル入力セル ３３ アナログ出力セル ３６ リセット信号出力回路（検査固定手段） Ｃ 検査回路
Claims (2)
- 【請求項１】 Ａ／Ｄコンバータと、該Ａ／Ｄコンバー
タに接続されたデジタル回路と、該デジタル回路に接続
されたＤ／Ａコンバータとを備えた半導体装置におい
て、 前記Ａ／Ｄコンバータの出力と前記Ｄ／Ａコンバータの
入力とを直接接続する検査回路を備えたことを特徴とす
る半導体装置の検査装置。 - 【請求項２】 Ａ／Ｄコンバータと、該Ａ／Ｄコンバー
タに接続されたデジタル回路と、該デジタル回路に接続
されたＤ／Ａコンバータとを備えた半導体装置におい
て、 前記Ａ／Ｄコンバータの出力と前記Ｄ／Ａコンバータの
入力とを直接接続する検査回路と、 前記Ａ／Ｄコンバータと前記Ｄ／Ａコンバータとにのみ
電流が流れるように固定する検査固定手段とを備えたこ
とを特徴とする半導体装置の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289877A JPH05126904A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289877A JPH05126904A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05126904A true JPH05126904A (ja) | 1993-05-25 |
Family
ID=17748929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3289877A Withdrawn JPH05126904A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05126904A (ja) |
-
1991
- 1991-11-06 JP JP3289877A patent/JPH05126904A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| KR960003087B1 (ko) | 반도체집적회로 | |
| JPH05126904A (ja) | 半導体装置の検査装置 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPS62150180A (ja) | 集積回路 | |
| JPH10239408A (ja) | Ｌｓｉ試験装置 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| KR100230411B1 (ko) | 반도체 장치 | |
| JPH03279880A (ja) | 検査機能付集積回路素子 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH03229176A (ja) | 半導体集積装置 | |
| JPS60154637A (ja) | 集積回路装置 | |
| JPH05196699A (ja) | 半導体集積回路 | |
| JPH04206864A (ja) | 半導体検査回路 | |
| JPS60196954A (ja) | 集積回路 | |
| JPH04346084A (ja) | テスト回路 | |
| JPH0378670A (ja) | 検査機能付集積回路 | |
| JPS635278A (ja) | 半導体集積回路の試験回路 | |
| JP2000258504A (ja) | 半導体装置検査回路 | |
| JPS59160776A (ja) | 半導体集積回路 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPH04324510A (ja) | デジタル・アナログ混在半導体装置 | |
| JPH0365674A (ja) | 半導体試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |