KR102559582B1 - 테스트 회로를 갖는 이미지 센서 - Google Patents

테스트 회로를 갖는 이미지 센서 Download PDF

Info

Publication number
KR102559582B1
KR102559582B1 KR1020160096131A KR20160096131A KR102559582B1 KR 102559582 B1 KR102559582 B1 KR 102559582B1 KR 1020160096131 A KR1020160096131 A KR 1020160096131A KR 20160096131 A KR20160096131 A KR 20160096131A KR 102559582 B1 KR102559582 B1 KR 102559582B1
Authority
KR
South Korea
Prior art keywords
test
counter
signal
clock signal
count
Prior art date
Application number
KR1020160096131A
Other languages
English (en)
Other versions
KR20180013040A (ko
Inventor
채희성
김다솜
김윤홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160096131A priority Critical patent/KR102559582B1/ko
Priority to US15/661,486 priority patent/US10616571B2/en
Publication of KR20180013040A publication Critical patent/KR20180013040A/ko
Priority to US16/805,995 priority patent/US10979701B2/en
Application granted granted Critical
Publication of KR102559582B1 publication Critical patent/KR102559582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

테스트 회로를 갖는 이미지 센서에 대하여 개시된다. 이미지 센서는 복수의 픽셀들이 입사광에 응답하여 생성하는 아날로그 신호를 카운터를 이용하여 디지털 신호로 변환하는 아날로그-디지털 컨버터와, 테스트 모드 시 카운터의 카운팅 동작을 테스트하는 테스트 회로를 포함한다. 테스트 회로는, 테스트 코드에 상응하는 카운트 클럭 신호에 따른 카운팅 동작과 테스트 코드에 상응하는 구간의 카운트 인에이블 신호에 대하여 카운트 클럭 신호에 따른 카운팅 동작을 이용하여, 카운터의 예상 카운팅 값과 테스트 코드를 비교하고, 비교 결과를 테스트 터미널을 통하여 외부로 출력한다.

Description

테스트 회로를 갖는 이미지 센서 {Image sensor with test circuit}
본 발명은 이미지 센서에 관한 것으로서, 더욱 상세하게는 아날로그-디지털 변환에 이용되는 카운터의 테스트 회로를 포함하는 이미지 센서 및 그 테스트 방법에 관한 것이다.
이미지 센서에는 아날로그 신호로 감지되는 영상 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 컨버터(이하, ADC)가 포함된다. 이미지 센서의 픽셀 어레이는 2차원 매트릭스 형태로 배열된 복수의 픽셀들을 포함하고, 각각의 픽셀은 빛 에너지로부터 영상 신호를 출력한다. 픽셀들 각각은 포토 다이오드를 통하여 입사된 빛의 양에 상응하는 광전하를 축적(integration)하고, 축적된 광전하에 따라 아날로그 신호의 픽셀 신호를 출력한다. 픽셀 신호는 ADC에 의해서 디지털 신호로 변환된다.
ADC는, 픽셀 어레이의 칼럼들 각각에 대응하는 영상 신호를 램프 신호와 비교하는 비교기와, 비교기의 비교 결과에 따른 카운팅 동작을 수행하여 카운팅 값 또는 카운팅 코드(code)를 생성하는 카운터를 포함한다. 카운터의 카운팅 코드는 디지털 신호의 픽셀 신호로서 출력되고, 최종적으로 영상 데이터로서 외부로 출력된다. 선명한 영상 데이터 구현을 위하여, 카운터의 카운팅 동작이 중요하다. 따라서, 이미지 센서 내 카운터의 카운팅 동작을 테스트할 수 있는 방법이 요구된다.
본 발명의 목적은 카운터의 테스트 회로를 포함하는 이미지 센서를 제공하는 것이다.
본 발명의 다른 목적은 상기 이미지 센서의 테스트 방법을 제공하는 것이다.
본 발명의 실시예들에 따른 이미지 센서는, 행들 및 열들로 배열되는 복수의 픽셀들을 포함하고 픽셀들은 입사광에 응답하여 아날로그 신호를 생성하는 픽셀 어레이, 카운터를 이용하여 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 컨버터, 그리고 테스트 모드 시, 테스트 코드를 수신하고 테스트 코드에 기초하여 카운트 클럭 신호를 생성하고 카운트 클럭 신호에 따라 카운터의 카운팅 동작을 테스트하고, 카운터의 테스트 결과를 테스트 터미널을 통하여 외부로 출력하는 테스트 회로를 포함한다.
본 발명의 실시예들에 따른 이미지 센서의 테스트 방법은, 복수의 픽셀들 각각에서 생성된 아날로그 신호를 카운터를 이용하여 디지털 신호로 변환하는 이미지 센서에 있어서, 테스트 모드 신호에 응답하여 테스트 코드를 수신하는 단계, 테스트 코드에 기초하여 카운트 클럭 신호를 생성하는 단계, 카운트 클럭 신호에 따라 카운터의 카운팅 동작을 수행하는 단계, 그리고 카운터의 카운팅 동작에 따른 예상 카운팅 값을 테스트 코드와 비교하고, 비교 결과를 테스트 터미널을 통하여 외부로 출력하는 단계를 포함한다.
본 발명의 실시예들에 따르면, 이미지 센서 내 카운터를 테스트 코드에 상응하는 카운트 클럭 신호에 따른 카운팅 동작과 테스트 코드에 상응하는 구간의 카운트 인에이블 신호에 대하여 카운트 클럭 신호에 따른 카운팅 동작을 이용하여 테스트하고 테스트 결과를 테스트 터미널을 통하여 모니터링함에 따라, 이미지 센서가 생성하는 영상 데이터의 선명도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 테스트 회로를 포함하는 이미지 센서를 설명하는 도면이다.
도 2는 도 1에 도시된 ADC, 출력 버퍼 그리고 테스트 회로를 구체적으로 보여주는 블록도이다.
도 3은 도 2의 ADC 동작을 설명하는 타이밍도이다.
도 4a 및 도 4b는 도 2의 카운터들의 테스트 방법을 설명하는 제1 예의 도면들이다.
도 5a 및 도 5b는 도 2의 카운터들의 테스트 방법을 설명하는 제2 예의 도면들이다.
도 6a 및 도 6b는 도 2의 카운터들의 테스트 방법을 설명하는 제3 예의 도면들이다.
도 7a 및 도 7b는 도 2의 카운터들의 테스트 방법을 설명하는 제4 예의 도면들이다.
도 8a 및 도 8b는 도 2의 카운터들의 테스트 방법을 설명하는 제5 예의 도면들이다.
도 9a 및 도 9b는 도 2의 카운터들의 테스트 방법을 설명하는 제6 예의 도면들이다.
도 10a 및 도 10b는 도 2의 카운터들의 테스트 방법을 설명하는 제7 예의 도면들이다.
도 11및 도 12는 본 발명의 실시예들에 따른 카운터 테스트 방법들을 적용하는 아날로그-디지털 컨버터의 다른 실시예를 설명하는 도면들이다.
도 13은 본 발명의 일실시예에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 실시예에 따른 테스트 회로를 포함하는 이미지 센서를 설명하는 도면이다.
도 1을 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 로우 디코더(120), 상관 이중 샘플러(130), 아날로그-디지털 컨버터(ADC, 140), 출력 버퍼(150), 칼럼 디코더(160), 타이밍 컨트롤러(170), 그리고 테스트 회로(180)를 포함한다.
픽셀 어레이(110)는 2차원으로 배열된 복수의 픽셀들을 포함한다. 각각의 픽셀들은 광신호를 전기적 신호로 변환한다. 픽셀 어레이(110)는 로우 디코더(120)로부터 선택 신호(SEL), 리셋 신호(RS) 및 전송 신호(TG) 와 같은 구동 신호들에 의해 구동될 수 있다. 각각의 픽셀들은 구동 신호들에 응답하여 전기적 신호를 센싱하고, 센싱된 전기적 신호는 복수의 칼럼 라인들(CL0, CL1, ... , CLm-1)을 통해서 상관 이중 샘플러(130)에 제공된다.
로우 디코더(120)는 타이밍 컨트롤러(170)의 제어에 따라 픽셀 어레이(110)의 어느 하나의 행을 선택할 수 있다. 로우 디코더(120)는 복수의 행들 중 어느 하나의 행을 선택하기 위해서 선택 신호(SEL)를 생성한다. 그리고, 로우 디코더(120)는 선택된 행에 대응하는 픽셀들에 대해 리셋 신호(RS) 및 전송 신호(TG)를 순차적으로 활성화시킨다. 이에 따라, 선택된 행의 픽셀들 각각으로부터 생성되는 아날로그 형태의 기준 신호(REF)와 영상 신호(IMG)가 순차적으로 상관 이중 샘플러(130)로 전달된다.
상관 이중 샘플러(130)는 픽셀 어레이(110)로부터 복수의 칼럼 라인들(C0, C1, ?, Cm-1) 각각으로 제공되는 기준 신호(REF)와 영상 신호(IMG)를 순차적으로 샘플링 및 홀딩(sampling and holding)한다. 즉, 상관 이중 샘플러(130)는 픽셀 어레이(110)의 칼럼들 각각에 대응하는 기준 신호(REF)와 영상 신호(IMG)의 레벨을 샘플링하고 홀딩한다. 그리고 상관 이중 샘플러(130)는 타이밍 컨트롤러(170)의 제어에 따라 칼럼들 각각의 기준 신호(REF)와 영상 신호(IMG)를 상관 이중 샘플링 신호(REF/IMG)로서 ADC(140)로 전달한다.
ADC(140)는 상관 이중 샘플러(130)로부터 출력되는 각각의 칼럼들에 대한 상관 이중 샘플링 신호(REF/IMG)를 디지털 신호로 변환하여 출력한다. ADC(140)는 각각의 칼럼들에 대한 상관 이중 샘플링 신호(REF/IMG)에 기초하여 카운팅 동작과 연산 동작을 수행함에 따라 각각의 칼럼들에 해당하는 노이즈가 제거된 영상 데이터를 생성할 수 있다.
ADC(140)는 픽셀 어레이(110)의 칼럼들 각각에 구비되는 칼럼 카운터를 복수개 포함하고, 칼럼 카운터를 이용하여 칼럼들 각각에 대응되는 상관 이중 샘플링 신호(REF/IMG)를 디지털 신호로 변환시킬 수 있다. 실시예에 따라, ADC(140)는 하나의 글로벌 카운터를 포함하고, 글로벌 카운터에서 제공되는 글로벌 코드를 이용하여 칼럼들 각각에 대응되는 상관 이중 샘플링 신호(REF/IMG)를 디지털 신호로 변환시킬 수 있다.
출력 버퍼(150)는 ADC(140)에서 제공되는 각각의 칼럼 단위의 영상 데이터를 캡쳐하여 출력한다. 출력 버퍼(150)는 타이밍 컨트롤러(170)의 제어에 따라 ADC(140)에서 출력되는 영상 데이터를 일시 저장한다. 출력 버퍼(150)는 이미지 센서(100)와 연결된 다른 장치 사이의 전송 속도 차이를 보상해주는 인터페이스로서 동작할 수 있다.
칼럼 디코더(160)는 타이밍 컨트롤러(170)의 제어에 따라 출력 버퍼(150)의 칼럼을 선택하고, 출력 버퍼(150)에 저장된 영상 데이터가 순차적으로 출력된다.
타이밍 컨트롤러(170)는 로우 디코더(120), 칼럼 디코더(160), ADC(140), 그리고 출력 버퍼(150)를 제어한다. 타이밍 컨트롤러(170)는 이들의 동작에 요구되는 클럭 신호(CLK)와 타이밍 컨트롤을 위한 제어 신호들(TC)을 제공할 수 있다. 타이밍 컨트롤러(170)는 로직 제어 회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop: PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.
테스트 회로(180)는, 테스트 모드 시, 테스트 코드를 수신하고 테스트 코드에 기초하여 ADC(140) 내 카운터를 테스트한다. 테스트 코드는 이미지 센서(100) 내부에서 생성되거나 외부에서 제공될 수 있다. 테스트 회로(180)는 테스트 코드에 따른 카운트 클럭 신호와 카운트 인에이블 신호 그리고, 카운터의 초기값을 셋팅하는 오프셋 신호를 생성할 수 있다. 테스트 회로(180)는 카운트 클럭 신호, 카운트 인에이블 신호 그리고 오프셋 신호에 따라 카운터의 카운팅 동작을 테스트할 수 있다. 테스트 회로(180)는 카운터의 카운팅에 의해 출력되는 예상 카운팅 코드(expected counting code)를 테스트 코드와 비교하고, 비교 결과를 테스트 터미널을 통하여 외부로 출력할 수 있다.
도 2는 도 1에 도시된 ADC(140), 출력 버퍼(150) 그리고 테스트 회로(180)를 구체적으로 보여주는 블록도이다. 도 2에서는 도1의 픽셀 어레이(110)의 복수의 칼럼들 중 제1 내지 제4 칼럼 라인들(C0-C3) 각각에 연결되는 상관 이중 샘플링 신호 라인들(CDS0-CDS3)을 이용하여, 이들과 연계된 ADC(140), 출력 버퍼(150) 그리고 테스트 회로(180)에 대하여 설명한다. 제1 내지 제4 칼럼 라인들(C0-C3)에 대한 설명은 나머지 칼럼 라인들에도 동일하게 적용될 것이다.
도 2를 참조하면, ADC(140)는 램프 신호 발생부(141), 비교부(142), 버퍼부(143), 카운터부(144)를 포함한다.
램프 신호 발생부(141)는 타이밍 컨트롤러(170, 도 1)로부터 제공되는 제어 신호(TC1)에 응답하여 일정한 기울기를 갖는 램프 신호(RAMP)를 생성할 수 있다. 예를 들어, 램프 신호 발생부(141)는 제어 신호(TC1)에 응답하여 하강 기울기를 갖는 램프 신호(RAMP)를 생성할 수 있다. 램프 신호 발생부(141)는 제어 신호(TC1)에 응답하여 상승 기울기를 갖는 램프 신호(RAMP)를 생성할 수 있다. 램프 신호(RAMP)는 비교부(142)로 제공되어 상관 이중 샘플러(130)에 의해서 홀딩된 기준 신호(REF)와 영상 신호(IMG)와의 비교 동작에 이용될 것이다.
비교부(142)는 픽셀 어레이(110)의 제1 내지 제4 칼럼 라인들(C0-C3) 각각에 대해서 구비되는 제1 내지 제4 비교기들(CMP0, CMP1, CMP2, CMP3)을 포함한다. 제1 내지 제4 비교기들(CMP0, CMP1, CMP2, CMP3)은 제1 내지 제4 칼럼들(C0-C3) 각각에 대응하는 상관 이중 샘플링 신호 라인들(CDS0-CDS3)으로 전달되는 상관 이중 샘플링 신호(REF/IMG) 각각을 램프 신호(RAMP)와 비교한다.
제1 비교기(CMP0)는, 램프 신호(RAMP)를 제1 비교기(CMP0)의 반전 입력단(-)으로 입력하고, 제1 상관 이중 샘플링 신호 라인(CDS0)의 상관 이중 샘플링 신호(REF/IMG)를 비반전 입력 단자(+)로 입력한다. 제1 비교기(CMP0)는 제1 구간에서 램프 신호(RAMP)와 상관 이중 샘플링 신호의 기준 신호(REF)를 비교하여 그 결과를 제1 버퍼(BUF0)로 제공한다. 이어서, 제1 비교기(CMP0)는 제2 구간에서 램프 신호(RAMP)와 상관 이중 샘플링 신호의 영상 신호(IMG)를 비교하여 그 결과를 제1 버퍼(BUF0)로 제공한다.
제1 비교기(CMP0)와 마찬가지로, 나머지 비교기들(CMP1, CMP2, CMP3)도 해당 칼럼에 대해서 램프 신호(RAMP)와 상관 이중 샘플링 신호(REF/IMG)를 비교할 것이다. 이러한 램프 신호(RAMP)와의 비교 결과는 버퍼들(BUF1, BUF2, BUF3)로 제공될 것이다.
버퍼부(143)는 테스트 패턴 발생부(181)에서 제공되는 테스트 코드(TCODE)를 수신할 수 있다. 버퍼부(143)는 테스트 코드(TCODE)와 비교부들(CMP0-CMP3)의 출력 중 하나를 선택하여 저장할 수 있다. 버퍼부(143)는 제1 내지 제4 비교기들(CMP0, CMP1, CMP2, CMP3) 각각에 대응하는 제1 내지 제4 버퍼들(BUF0-BUF3)을 포함한다.
제1 내지 제4 버퍼들(BUF0-BUF3) 각각은, 테스트 모드 시 테스트 코드(TCODE)를 저장하고, 노멀 모드 시 해당 비교기(CMP0, CMP1, CMP2, CMP3)의 출력을 저장할 수 있다. 제1 내지 제4 버퍼들(BUF0-BUF3) 각각은 테스트 모드 시, 비교기들(CMP0-CMP3)과 카운터들(CNT0-CNT3) 사이의 연결을 차단하는 기능을 수행할 수 있다.
카운터부(144)는 버퍼들(BUF0-BUF3) 각각에 연결되는 카운터들(CNT0-CNT3)을 포함한다. 카운터들(CNT0-CNT3) 각각은, 버퍼(BUF0-BUF3)에 저장된 비교기(CMP0-CMP3)의 비교 결과를 클럭 신호(CLK)에 동기되어 카운팅 동작을 수행하여 카운팅 코드를 생성할 수 있다. 예를 들어, 카운터들(CNT0-CNT3) 각각은 클럭 신호(CLK)에 동기되어 업-카운팅 동작을 수행하여 카운팅 코드를 생성할 수 있다. 카운터들(CNT0-CNT3) 각각은 클럭 신호(CLK)에 동기되어 다운-카운팅 동작을 수행하여 카운팅 코드를 생성할 수 있다. 카운팅 코드는 이진 코드로 제공될 수 있다.
이러한 ADC(140)의 동작은 도 3의 타이밍도로 설명될 수 있다. 도 3에서는 하나의 칼럼 라인에 대응하는 제1 상관 이중 샘플링 신호 라인(CDS0)에 대하여 예시적으로 설명하기로 한다. 나머지 상관 이중 샘플링 신호 라인들(CDS1-CDS3)에 대해서도 ADC(140)는 동일한 방식으로 처리할 것이다.
도 3에서, 제1 상관 이중 샘플링 신호 라인(CDS0)의 아날로그 신호인 상관 이중 샘플링 신호(REF/IMG)를 디지털 신호로 변환하기 위한 동작 구간은, 크게 2개 구간으로 구분될 수 있다. 하나는 상관 이중 샘플링 신호 중에서 기준 신호(REF)를 디지털 신호로 변환하는 구간으로, 도시된 타이밍도에서 T0~T2 시점이 여기에 해당된다. 다른 하나는 상관 이중 샘플링 신호 중에서 영상 신호(IMG)를 디지털 신호로 변환하는 구간으로, 도시된 타이밍도에서 T3~T5 시점이 여기에 해당된다.
T0 시점부터, 램프 신호(RAMP)의 기울기가 하강하게 된다. 그리고 제1 비교기(CMP0)의 비교 동작이 활성화되고, 제1 카운터(CNT0)의 카운트-업 동작이 시작된다. 램프 신호(RAM)의 레벨이 상관 이중 샘플링 신호의 기준 신호(REF)의 레벨 보다 높은 T0 시점부터 T1 시점까지는 제1 비교기(CMP0)의 출력은, 예컨대 로직 로우레벨(L)을 유지할 것이다. 이후, T1 시점에서부터는 상관 이중 샘플링 신호 라인(CDS0)의 기준 신호(REF)의 레벨이 하강하는 램프 신호(RAM)의 레벨보다 높아진다. 이에 따라, 제1 비교기(CMP0)의 출력은 예컨대, 로직 하이레벨(H)로 천이할 것이다.
T1 시점에서, 제1 카운터(CNT0)는 제1 비교기(CMP0)의 로직 로우레벨(L) 출력 구간 동안 카운트-업되어 기준 신호(REF)에 대응하는 디지털 신호값 즉, 기준 코드(X)가 래치되도록 할 것이다.
T2 시점에서, 램프 신호(RAMP)와 제1 카운터(CNT0)는 초기화된다. 즉, 램프 신호(RAMP)는 초기 램프 신호의 레벨로 상승하게 되고, 제1 카운터(CNT0)는 리셋된다. 그리고, 상관 이중 샘플링 신호의 영상 신호(IMG)가 제1 비교기(CMP0)에 입력된다. 이 때, 영상 신호는(IMG)는 입사된 빛의 양에 상응하여 축적된 광전하에 따라 발생된 픽셀 신호이기 때문에, 기준 신호(REF)보다 상대적으로 낮아질 것이다.
T3 시점부터, 램프 신호(RAMP)의 기울기가 감소하기 시작한다. 이와 동시에, 제1 비교기(CMP0)의 비교 동작이 활성화되고, 리셋된 제1 카운터(CNT0)의 카운팅이 시작된다. 램프 신호(RAMP)의 레벨이 영상 신호(IMG)의 레벨 보다 높은 T3 시점부터 T4 시점까지 제1 비교기(CMP0)의 출력은 로직 로우레벨(L)을 유지할 것이다. T4 시점에서부터 영상 신호(IMG)의 레벨이 하강하는 램프 신호(RAMP)의 레벨보다 높아지면, 제1 비교기(CMP0)의 출력은 로직 하이레벨(H)로 천이할 것이다.
T4 시점에서, 제1 카운터(CNT0)는 제1 비교기(CMP0)의 로직 로우레벨(L) 출력 구간 동안 카운트-업되어 영상 신호(IMG)에 대응하는 디지털 신호값 즉, 영상 코드(Y)가 래치되도록 할 것이다. 영상 신호(IMG)를 디지털 신호로 변환하는 동작은 T5 시점에서 종료된다.
결과적으로, 램프 신호(RAMP)의 하강 시점(T0, T3) 각각에서 제1 카운터(CNT0)의 카운트-업 동작이 개시되고, 제1 비교기(CMP0)의 비교 동작이 활성화되어 램프 신호(RAMP)와 상관 이중 샘플링 신호의 기준 신호(REF) 및 영상 신호(IMG)와의 비교 결과가 출력된다. 제1 비교부(CMP0)의 출력이 로직 로우레벨(L)에서 로직 하이레벨(H)로 천이하는 시점들(T1, T4)에서 기준 코드(X)와 영상 코드(Y)가 획득된다.
다시, 도 2로 돌아가서, ADC부(140)는 카운터부(144)에 의해 칼럼들 마다의 기준 신호(REF)에 대응하는 기준 코드(X)와 영상 신호(IMG)에 대응하는 영상 코드(Y)를 처리하여 영상 데이터를 출력할 수 있다.
예시적으로, ADC부(140)는 감산 연산을 수행하는 연산기를 더 포함할 수 있다. ADC부(140)는 연산기를 이용하여 칼럼들 각각에 대응하는 영상 코드(Y)에서 기준 코드(X)를 차감할 수 있다. 이에 따라, ADC부(140)는 노이즈가 제거된 영상 데이터를 생성할 수 있다. 영상 데이터는 출력 버퍼(150)의 칼럼 메모리부(152)에 저장될 것이다.
출력 버퍼(150)는 메모리 콘트롤러(151), 칼럼 메모리부(152), 그리고 감지 증폭기(153)를 포함한다. 메모리 콘트롤러(151)는 타이밍 컨트롤러(170)로부터의 제어 신호(TC2)에 응답하여 칼럼 메모리들(MEM0-MEM3)의 입출력을 제어한다. 칼럼 메모리부(152)는 각각의 칼럼들에 대응하는 영상 데이터를 저장하는 칼럼 메모리들(MEM0-MEM3)을 포함한다. 칼럼 메모리들(MEM0-MEM3) 각각에 저장된 영상 데이터는 칼럼 디코더(160, 도 1)에서 제공되는 칼럼 선택 신호(CS0-CS3)에 따라 순차적으로 감지 증폭기(153)에 전달되고 외부로 출력된다.
여기서, 영상 데이터는 칼럼들 마다의 기준 신호(REF)에 대응하는 기준 코드(X)와 영상 신호(IMG)에 대응하는 영상 코드(Y)에 기초하여 생성됨을 알 수 있다. 기준 코드(X)와 영상 코드(Y)의 획득은 카운터들(CNT0-CNT3)의 카운팅 동작에 지배적이다(dominant). 그러므로, 카운터들(CNT0-CNT3)의 카운팅 동작을 테스트하여 그 동작 특성을 체크할 수 있다면, 선명한 영상 데이터 구현에 이로울 것이다. 카운터들(CNT0-CNT3)은 테스트 회로(180)에 의해서 테스트될 수 있다.
테스트 회로(180)는 타이밍 컨트롤러(170)로부터 제공되는 테스트 모드 신호(TM)와 클럭 신호(CLK), 그리고 테스트 코드(TCODE)에 따라 카운터들(CNT0-CNT3)을 테스트한다. 테스트 회로(180)는 테스트 패턴 발생부(181), 클럭 제어부(185), 비교 로직부(186) 그리고 테스트 터미널(187)을 포함한다.
테스트 패턴 발생부(181)는 테스트 모드 신호(TM)에 응답하여 테스트 코드(TCODE)를 수신하고, 테스트 코드(TCODE)를 버퍼부(143)와 클럭 제어부(185)로 제공한다. 테스트 모드 신호(TM)는 ADC(140)의 카운터들(CNT0-CNT3)의 테스트를 지시하는 신호이다. 테스트 코드(TCODE)는 카운터들(CNT0-CNT3)의 카운팅 동작, 특히 카운팅 횟수를 제어하는 코드로서, 다양하게 제공될 수 있다.
클럭 제어부(185)는 클럭 신호(CLK)를 수신하고, 테스트 모드 신호(TM)에 응답하여 테스트 패턴 발생부(181)에서 제공되는 테스트 코드(TCODE)에 따라 카운트 클럭 신호(ICLK)와 카운트 인에이블 신호(CNT_EN)를 생성할 수 있다. 그리고, 클럭 제어부(185)는 테스트 모드 신호(TM)에 응답하여 카운터들(CNT0-CNT3)의 초기값을 셋팅하는 오프셋 신호(OFFSET)를 생성할 수 있다. 카운트 클럭 신호(ICLK)와 카운트 인에이블 신호(CNT_EN), 그리고 오프셋 신호(OFFSET)는 카운터들(CNT0-CNT3)로 선택적으로 제공될 수 있다.
카운터들(CNT0-CNT3)은 테스트 모드 시, 카운트 클럭 신호(ICLK)와 카운트 인에이블 신호(CNT_EN)에 따라 카운팅 동작을 수행할 수 있다. 카운트 클럭 신호(ICLK)와 카운트 인에이블 신호(CNT_EN)에 따른 카운터들(CNT0-CNT3)의 카운팅 값은 예상 카운팅 값으로서 출력 버퍼(150)를 통하여 순차적으로 출력될 수 있다.
비교 로직부(186)는 출력 버퍼(150)에서 출력되는 카운터들(CNT0-CNT3)의 예상 카운팅 값과 테스트 코드(TCODE)를 비교하고, 그 비교 결과를 테스트 터미널(187)로 출력한다. 카운터들(CNT0-CNT3)의 예상 카운팅 값과 테스트 코드(TCODE)가 일치하는 경우, 비교 로직부(186)는 카운팅 동작 패스(pass)를 나타내는 예컨대, 로직 하이레벨(H)을 테스트 터미널(187)로 출력할 수 있다. 카운터들(CNT0-CNT3)의 예상 카운팅 값과 테스트 코드(TCODE)가 불일치하는 경우, 비교 로직부(186)는 카운팅 동작 페일(fail)를 나타내는 예컨대, 로직 로우레벨(L)을 테스트 터미널(187)로 출력할 수 있다.
테스트 터미널(187)로 출력되는 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지가 바로 체크될 수 있다.
이후에서는 도 4a 내지 도 10b를 참조하여, 도 2의 카운터들(CNT0-CNT3)을 테스트하는 방법에 대하여 보다 자세하게 설명하도록 한다.
도 4a 및 도 4b는 도 2의 카운터들의 테스트 방법을 설명하는 제1 예의 도면들이다. 도 4a는 테스트 코드(TCODE1, TCODE2)에 상응하는 카운트 클럭 신호(ICKLK1, ICLK2)에 따라 카운터들(CNT0-CNT3)을 테스트하는 방법을 설명한다.
도 4a를 참조하면, 테스트 패턴 발생부(181)는 제1 패턴 발생부(182)와 제2 패턴 발생부(183)를 포함한다. 제1 패턴 발생부(182)는 픽셀 어레이(110, 도 1)의 칼럼들 중 이븐 칼럼들(C0, C2)에 대응하는 카운터들(CNT0, CNT2)을 테스트하기 위한 제1 테스트 코드(TCODE1)를 수신하여 클럭 제어부(185)로 제공한다. 제2 패턴 발생부(183)는 픽셀 어레이(110, 도 1)의 칼럼들 중 오드 칼럼들(C1, C3)에 대응하는 카운터들(CNT1, CNT3)을 테스트하기 위한 제2 테스트 코드(TCODE2)를 수신하여 클럭 제어부(185)로 제공한다.
실시예에 따라, 제1 패턴 발생부(182)는 제1 테스트 코드(TCODE1)를 픽셀 어레이(110, 도 1)의 칼럼들 중 오드 칼럼들(C1, C3)에 대응하는 카운터들(CNT1, CNT3)을 테스트하기 위하여 클럭 제어부(185)로 제공할 수 있다. 제2 패턴 발생부(183)는 제2 테스트 코드(TCODE2)를 픽셀 어레이(110, 도 1)의 칼럼들 중 이븐 칼럼들(C0, C4)에 대응하는 카운터들(CNT0, CNT2)을 테스트하기 위하여 클럭 제어부(185)로 제공할 수 있다.
예시적으로, 제1 테스트 코드(TCODE1)는11비트로 구성된 01111111111b이진 코드 또는 3FFh 헥사 코드로 제공되고, 제2 테스트 코드(TCODE2)는 11비트의 10000000000b 이진 코드 또는 400h 헥사 코드로 제공될 수 있다. 3FFh 헥사 코드와 400h헥사 코드는 풀-비트 토글(full-bit toggle) 방식을 구현하는데 이용될 것이다. 제1 및 제2 테스트 코드들(TCODE1, TCODE2)은 실시예에 따라 다양하게 제공될 수 있다.
클럭 제어부(185)는 클럭 신호(CLK)를 수신하고, 테스트 패턴 발생부(181)에서 제공되는 제1 테스트 코드(TCODE1)와 제2 테스트 코드(TCODE2) 각각에 상응하는 제1 카운트 클럭 신호(ICLK1)와 제2 카운트 클럭 신호(ICLK2)를 생성한다. 예를 들어, 클럭 제어부(185)는 제1 테스트 패턴 발생부(182)에서 제공되는 제1 테스트 코드(TCODE1)에 상응하는 클럭 신호로서 제1 카운트 클럭 신호(ICLK1)를 생성할 수 있다. 클럭 제어부(185)는 제2 테스트 패턴 발생부(183)에서 제공되는 제2 테스트 코드(TCODE2)에 상응하는 클럭 신호로서 제2 카운트 클럭 신호(ICLK2)를 생성할 수 있다.
클럭 제어부(185)는 제1 카운트 클럭 신호(ICLK1)를 이븐 카운터들(CNT0, CNT2)로 제공하고, 제2 카운트 클럭 신호(ICLK2)를 오드 카운터들(CNT1, CNT3)로 제공한다. 실시예에 따라, 제1 카운트 클럭 신호(ICLK1)가 오드 카운터들(CNT1, CNT3)로 제공되고, 제2 카운트 클럭 신호(ICLK2)가 이븐 카운터들(CNT0, CNT2)로 제공될 수 있다.
이븐 카운터들(CNT0, CNT2) 각각은, 제1 카운트 클럭 신호(ICLK1)에 따라 카운팅 동작을 수행할 것이다. 제1 카운트 클럭 신호(ICLK1)는 제1 테스트 코드(TCODE1)에 상응하는 클럭 신호이다. 이븐 카운터들(CNT0, CNT2)이 제1 카운트 클럭 신호(ICLK1)에 따라 수행된 카운팅 동작이 정상적이라면, 이븐 카운터들(CNT0, CNT2)의 카운팅 값은 제1 테스트 코드(TCODE1)로 출력될 것이다. 이븐 카운터들(CNT0, CNT2)의 카운팅 동작이 비정상적이라면, 이븐 카운터들(CNT0, CNT2)의 카운팅 값은 제1 테스트 코드(TCODE1)가 아닌 다른 값으로 출력될 것이다.
오드 카운터들(CNT1, CNT3) 각각은, 제2 카운트 클럭 신호(ICLK2)에 따라 카운팅 동작을 수행할 것이다. 제2 카운트 클럭 신호(ICLK2)는 제2 테스트 코드(TCODE2)에 상응하는 클럭 신호이다. 오드 카운터들(CNT1, CNT3)이 제2 카운트 클럭 신호(ICLK2)에 따라 수행된 카운팅 동작이 정상적이라면, 오드 카운터들(CNT1, CNT3)의 카운팅 값은 제2 테스트 코드(TCODE2)로 출력될 것이다. 오드 카운터들(CNT1, CNT3)의 카운팅 동작이 비정상적이라면, 오드 카운터들(CNT1, CNT3)의 카운팅 값은 제2 테스트 코드(TCODE2)가 아닌 다른 값으로 출력될 것이다.
카운터들(CNT0-CNT3) 각각의 카운팅 값은, 해당 칼럼 메모리(MEM_MEM3)에 저장되고 센스 앰프(153)를 통하여 순차적으로 출력될 것이다. 카운터들(CNT0-CNT3)의 카운팅 동작은 도 4b의 타이밍도를 참조하여 설명된다.
도 4b를 참조하면, 클럭 제어부(185)로 클럭 신호(CLK)가 제공될 것이다.
Ta 시점에서, 클럭 제어부(185)는 테스트 모드 신호(TM)에 응답하여 제1 테스트 코드(TCODE1)인 3FFh에 상응하는 제1 카운트 클럭 신호(ICLK1)를 생성하여 이븐 카운터들(CNT0, CNT2)로 제공할 것이다. 그리고, 클럭 제어부(185)는 테스트 모드 신호(TM)에 응답하여 제2 테스트 코드(TCODE2)인 400h에 상응하는 제2 카운트 클럭 신호(ICLK2)를 생성하여 오드 카운터들(CNT1, CNT3)로 제공할 것이다.
Ta 시점부터 Tb 시점까지, 이븐 카운터들(CNT0, CNT2)은 제1 카운트 클럭 신호(ICLK1)를 카운팅하여 카운팅 값을 출력할 것이다.
Ta 시점부터 Tc 시점까지, 오드 카운터들(CNT1, CNT3)은 제2 카운트 클럭 신호(ICLK2)를 카운팅하여 카운팅 값을 출력할 것이다.
Td 시점부터, 카운터들(CNT0-CNT3)은 출력 버퍼(150)를 통하여 제1 카운터(CNT0)-제2 카운터(CNT1)-제3 카운터(CNT2)-제4 카운터(CNT3) 순으로, 즉 이븐 카운터(CNT0)-오드 카운터(CNT1)-이븐 카운터(CNT2)-오드 카운터(CNT3) 순으로 카운팅 값 3FFh-400h-3FFh-400h을 출력할 것이다.
Td 시점에서, 순차적으로 출력되는 카운터들(CNT0-CNT3)의 카운팅 값 3FFh-400h-3FFh-400h은, 비교 로직부(186, 도 2)에서 제1 테스트 코드(TCODE1)-제2 테스트 코드(TCODE2)-제1 테스트 코드(TCODE1)-제2 테스트 코드(TCODE2)와 순서대로 비교될 것이다. 비교 로직부(186)는 카운터들(CNT0-CNT3)의 카운팅 값과 테스트 코드(TCODE1, TCODE2)가 일치하는 경우 테스트 터미널(187, 도 2)로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다.
이어서, 테스트 터미널(187)의 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지를 바로 체크할 수 있다.
도 5a 및 도 5b는 도 2의 카운터들의 테스트 방법을 설명하는 제2 예의 도면들이다. 도 5a는 픽셀 어레이(110, 도 1)의 칼럼들 중 이웃하는 두 칼럼씩을 한쌍으로 하고, 제1 쌍의 이븐 칼럼(C0)과 오드 칼럼(C1)에 대응하는 카운터들(CNT0, CNT1)을 테스트하기 위한 제1 테스트 코드(TCODE1)를 제공하고, 제2 쌍의 이븐 칼럼(C2)과 오드 칼럼(C3)에 대응하는 카운터들(CNT2, CNT3)을 테스트하기 위한 제2 테스트 코드(TCODE2)를 제공하여, 카운터들(CNT0-CNT3)을 테스트하는 방법을 설명하기 위한 도면이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고, 차이점을 중심으로 설명하도록 한다.
도 5a를 참조하면, 도 4a에서 설명한 제1 테스트 코드(TCODE1)에 상응하는 제1 카운트 클럭 신호(ICLK1)와 제2 테스트 코드(TCODE1)에 상응하는 제2 카운트 클럭 신호(ICLK2)가 클럭 제어부(185)에서 생성되어 카운터들(CNT0-CNT3)로 제공된다. 제1 카운트 클럭 신호(ICLK1)는 제1 및 제2 카운터들(CNT0, CNT1)로 제공되고, 제2 카운트 클럭 신호(ICLK2)는 제3 및 제4 카운터들(CNT2, CNT3)로 제공된다.
제1 및 제2 카운터들(CNT0, CNT1) 각각은, 제1 카운트 클럭 신호(ICLK1)에 기초하여 카운팅 동작을 수행한다. 제1 및 제2 카운터들(CNT0, CNT1) 각각은, 제1 카운트 클럭 신호(ICLK1)의 카운팅 동작이 정상적으로 수행되었다면 제1 테스트 코드(TCODE1)와 같은 카운팅 값을 출력할 것이다. 제3 및 제4 카운터들(CNT2, CNT3) 각각은 제2 카운트 클럭 신호(ICLK2)에 기초하여 카운팅 동작을 수행한다. 제3 및 제4 카운터들(CNT2, CNT3) 각각은, 제2 카운트 클럭 신호(ICLK2)의 카운팅 동작이 정상적으로 수행되었다면 제2 테스트 코드(TCODE2)와 같은 카운팅 값을 출력할 것이다.
카운터들(CNT0-CNT3) 각각의 카운팅 값은 출력 버퍼(150) 내 해당 칼럼 메모리(MEM_MEM3)에 저장되고 센스 앰프(153)를 통하여 순차적으로 출력된다.
센스 앰프(153)는 카운터들(CNT0-CNT3) 중 제1 및 제3 카운터들(CNT0, CNT2), 즉 이븐 카운터들의 카운팅 값은 제1 출력 라인(OUT_E)을 통하여 순차적으로 출력하고, 제2 및 제4 카운터들(CNT1, CNT3), 즉 오드 카운터들의 카운팅 값은 제2 출력 라인(OUT_O)을 통하여 순차적으로 출력한다.
도 5b를 참조하면, Ta 내지 Tc 시점까지 제1 및 제2 카운터들(CNT0, CNT1)은 제1 카운트 클럭 신호(ICLK1)를 카운팅하여 카운팅 값을 출력하고, 제3 및 제4 카운터들(CNT2, CNT3)은 제2 카운트 클럭 신호(ICLK2)를 카운팅하여 카운팅 값을 출력할 것이다.
Td 시점부터, 제1 출력 라인(OUT_E)으로 제1 및 제3 카운터들(CNT0, CNT2)의 카운팅 값 3FFh-400h 가 출력되고, 제2 출력 라인(OUT_O)으로 제2 및 제4 카운터들(CNT1, CNT3)의 카운팅 값 3FFh-400h가 출력될 것이다.
Td 시점에서, 순차적으로 출력되는 제1 출력 라인(OUT_E)의 이븐 카운터들의 카운팅 값 3FFh-400h는, 제1 테스트 코드(TCODE1)-제2 테스트 코드(TCODE2)와 순서대로 비교 로직부(186, 도 2)에서 비교될 것이다. 그리고, 순차적으로 출력되는 제2 출력 라인(OUT_O)의 오드 카운터들의 카운팅 값 3FFh-400h는, 제1 테스트 코드(TCODE1)-제2 테스트 코드(TCODE2)와 순서대로 비교 로직부(186)에서 비교될 것이다.
비교 로직부(186)는 제1 출력 라인(OUT_E)의 이븐 카운터들의 카운팅 값과 테스트 코드(TCODE1, TCODE2)를 비교한 결과를 제1 테스트 터미널로 출력하고, 제2 출력 라인(OUT_O)의 오드 카운터들의 카운팅 값과 테스트 코드(TCODE1, TCODE2)를 비교한 결과를 제2 테스트 터미널로 출력할 수 있다. 이 경우, 도 2의 테스트 터미널(187)은 제1 및 제2 테스트 터미널들로 구성된 2개인 것이 바람직하다.
비교 로직부(186)는 제1 출력 라인(OUT_E)의 이븐 카운터들의 카운팅 값과 테스트 코드(TCODE1, TCODE2)가 일치하는 경우 제1 테스트 터미널로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다. 비교 로직부(186)는 제2 출력 라인(OUT_O)의 오드 카운터들의 카운팅 값과 테스트 코드(TCODE1, TCODE2)가 일치하는 경우 제2 테스트 터미널로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다.
이어서, 제1 및 제2 테스트 터미널들의 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지를 바로 체크할 수 있다.
도 6a 및 도 6b는 도 2의 카운터들의 테스트 방법을 설명하는 제3 예의 도면들이다. 도 6a는 카운터들(CNT0-CNT3) 중 일부에 초기값을 셋팅하는 오프셋 신호(OFFSET)를 제공하고, 테스트 코드(TCODE)에 상응하는 카운트 클럭 신호(ICLK)에 따라 카운터들(CNT0-CNT3)을 테스트하는 방법을 설명하기 위한 도면이다.
도 6a를 참조하면, 테스트 패턴 발생부(181)의 테스트 코드(TCODE)에 상응하는 카운트 클럭 신호(ICLK)가 클럭 제어부(185)에서 생성되어 카운터들(CNT0-CNT3)로 제공된다. 테스트 코드(TCODE)는 예컨대, 400h 헥사 코드로 제공될 수 있다.
카운터들(CNT0-CNT3) 각각은, 카운트 클럭 신호(ICLK)에 기초하여 카운팅 동작을 수행한다. 이때, 예를 들어, 이븐 카운터들(CNT0, CNT2)은 오프셋 신호(OFFSET)에 의해 초기값이 셋팅될 수 있다. 오프셋 신호(OFFSET)는 테스트 모드 신호(TM)에 응답하는 클럭 제어부(185)에서 제공될 수 있다. 오프셋 신호(OFFSET)는 예컨대, 1 비트의 1b 이진 코드 즉 `1`로 제공될 수 있다. 실시예에 따라, 오프셋 신호(OFFSET)는 다양한 비트들의 이진 코드들로 제공될 수 있다.
이븐 카운터들(CNT0, CNT2) 각각은, 오프셋 신호(OFFSET) `1`부터 카운트 클럭 신호(ICLK)의 카운팅 동작을 수행할 것이고, 오드 카운터들(CNT1, CNT3) 각각은, 초기값 `0`부터 카운트 클럭 신호(ICLK)의 카운팅 동작을 수행할 것이다. 이븐 카운터들(CNT0, CNT2) 각각은, 카운팅 동작이 정상적으로 수행되었다면 테스트 코드(TCODE)에서 오프셋 신호 `1`이 적은 카운팅 값, 즉 TCODE-1 카운팅 값을 출력할 것이다. 오드 카운터들(CNT1, CNT3) 각각은 카운팅 동작이 정상적으로 수행되었다면 테스트 코드(TCODE)와 같은 카운팅 값을 출력할 것이다.
카운터들(CNT0-CNT3) 각각의 카운팅 값은 해당 칼럼 메모리(MEM_MEM3)에 저장되고 센스 앰프(153)를 통하여 순차적으로 출력된다.
도 6b를 참조하면, Ta 내지 Tc 시점까지 카운터들(CNT0-CNT3)은 카운트 클럭 신호(ICLK)의 카운팅 동작을 수행하여 카운팅 값을 출력할 것이다.
Td 시점부터, 출력 라인(OUT)으로 카운터들(CNT0-CNT3)의 카운팅 값이 출력된다. 출력 라인(OUT)의 카운터들(CNT0-CNT3)의 카운팅 값 3FFh-400h-3FFh-400h는, 테스트 코드-1(TCODE-1)-테스트 코드(TCODE)-테스트 코드-1(TCODE-1)-테스트 코드(TCODE) 와 순서대로 비교 로직부(186, 도 2)에서 비교될 것이다.
비교 로직부(186)는 카운터들(CNT0-CNT3)의 카운팅 값과 테스트 코드(TCODE-1, TCODE)가 일치하는 경우 테스트 터미널(187, 도 2)로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다.
이어서, 테스트 터미널(187)의 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지를 바로 체크할 수 있다.
도 7a 및 도 7b는 도 2의 카운터들의 테스트 방법을 설명하는 제4 예의 도면들이다. 도 7a는 일부 카운터들의 카운팅 값을 반전시키는 선택 반전 회로(154) 이용하여, 테스트 코드(TCODE)에 상응하는 카운트 클럭 신호(ICLK)에 따라 카운터들(CNT0-CNT3)을 테스트하는 방법을 설명하기 위한 도면이다.
도 7a를 참조하면, 테스트 패턴 발생부(181)의 테스트 코드(TCODE)에 상응하는 카운트 클럭 신호(ICLK)가 클럭 제어부(185)에서 생성되어 카운터들(CNT0-CNT3)로 제공된다. 테스트 코드(TCODE)는, 예컨대, 3FFh 헥사 코드로 제공될 수 있다.
카운터들(CNT0-CNT3) 각각은, 카운트 클럭 신호(ICLK)에 따라 카운팅 동작을 수행한다. 카운터들(CNT0-CNT3) 각각의 카운팅 동작이 정상적으로 수행되었다면 테스트 코드(TCODE)와 같은 카운팅 값 3FFh를 출력할 것이다.
카운터들(CNT0-CNT3)은 선택 반전 회로(154)와 연결될 수 있다. 선택 반전 회로(154)는 출력 버퍼(150)에 포함되고, 카운터들(CNT0-CNT3)의 카운팅 값을 선택적으로 반전할 수 있다. 예를 들어, 선택 반전 회로(154)는 카운터들(CNT0-CNT3) 중 오드 카운터들(CNT1, CNT3)의 카운팅 값을 반전시킬 수 있다. 오드 카운터들(CNT1, CNT3)의 카운팅 값 3FFh는 선택 반전 회로(154)에 의해 반전되어, 반전된 테스트 코드(/TCODE)인 400h로 출력될 것이다. 이븐 카운터들(CNT0, CNT2)의 카운팅 값은 3FFh로 출력될 것이다.
카운터들(CNT0-CNT3)의 카운팅 값은 해당 칼럼 메모리(MEM_MEM3)에 저장되고 센스 앰프(153)를 통하여 순차적으로 출력된다.
도 7b를 참조하면, Ta 내지 Tc 시점까지 카운터들(CNT0-CNT3)은 카운트 클럭 신호(ICLK)의 카운팅 동작을 수행하여 카운팅 값을 출력할 것이다. 이 후, 오드 카운터들(CNT1, CNT3)은 반전된 카운팅 값을 출력할 것이다.
Td 시점부터, 출력 라인(OUT)으로 카운터들(CNT0-CNT3)의 카운팅 값이 출력된다. 출력 라인(OUT)의 카운터들(CNT0-CNT3)의 카운팅 값 3FFh-400h-3FFh-400h는, 테스트 코드(TCODE)-반전된 테스트 코드(/TCODE)-테스트 코드(TCODE)-반전된 테스트 코드(/TCODE)와 순서대로 비교 로직부(186, 도 2)에서 비교될 것이다.
비교 로직부(186)는 카운터들(CNT0-CNT3)의 카운팅 값과 테스트 코드(TCODE, /TCODE)가 일치하는 경우 테스트 터미널(187, 도 2)로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다.
이어서, 테스트 터미널(187)의 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지를 바로 체크할 수 있다.
도 8a 및 도 8b는 도 2의 카운터들의 테스트 방법을 설명하는 제5 예의 도면들이다. 도 8a는 테스트 코드들(TCODE1, TCODE2)에 상응하는 구간의 카운트 인에이블 신호들(CNT_EN1, CNT_EN2)에 응답하여 연속적으로 제공되는 카운트 클럭 신호(ICLK)에 따라 카운터들(CNT0-CNT3)을 테스트하는 방법을 설명하기 위한 도면이다.
도 8a를 참조하면, 클럭 제어부(185)는 제1 테스트 패턴 발생부(182)의 제1 테스트 코드(TCODE1)에 상응하는 제1 카운트 인에이블 신호(CNT_EN1)를 생성할 수 있다. 제1 테스트 코드(TCODE1)는 예컨대, 3FFh 로 제공될 수 있다. 제1 카운트 인에이블 신호(CNT_EN1)는 3FFh의 제1 테스트 코드(TCODE1)에 상응하는 구간 동안 예컨대, 로직 하이로 활성화되는 신호로 제공될 수 있다.
클럭 제어부(185)는 제2 테스트 패턴 발생부(183)의 제2 테스트 코드(TCODE2)에 상응하는 제2 카운트 인에이블 신호(CNT_EN2)를 생성할 수 있다. 제2 테스트 코드(TCODE2)는 예컨대, 400h 로 제공될 수 있다. 제2 카운트 인에이블 신호(CNT_EN2)는 400h의 제2 테스트 코드(TCODE2)에 상응하는 구간 동안 예컨대, 로직 하이로 활성화되는 신호로 제공될 수 있다.
클럭 제어부(185)는 픽셀 어레이(110, 도 1)의 칼럼들 중 이웃하는 두 칼럼씩을 한쌍으로 하고, 제1 쌍의 이븐 칼럼(C0)과 오드 칼럼(C1)에 대응하는 카운터들(CNT0, CNT1)에 제1 카운트 인에이블 신호(CNT_EN1)를 제공하고, 제2 쌍의 이븐 칼럼(C2)과 오드 칼럼(C3)에 대응하는 카운터들(CNT2, CNT3)에 제2 카운트 인에이블 신호(CNT_EN2)를 제공할 수 있다. 그리고, 클럭 제어부(185)는 클럭 신호(CLK)와 동일하게 생성되는 카운트 클럭 신호(ICLK)를 카운터들(CNT0-CNT3)로 제공할 수 있다.
제1 및 제2 카운터들(CNT0, CNT1) 각각은, 제1 카운트 인에이블 신호(CNT_EN1)의 로직 하이 구간을 카운트 클럭 신호(ICLK)에 따라 카운팅 할 수 있다. 제1 및 제2 카운터들(CNT0, CNT1) 각각은, 제1 카운트 인에이블 신호(CNT_EN1)의 카운팅 동작이 정상적으로 수행되었다면 제1 테스트 코드(TCODE1)와 같은 카운팅 값을 출력할 것이다.
제3 및 제4 카운터들(CNT2, CNT3) 각각은, 제2 카운트 인에이블 신호(CNT_EN2)의 로직 하이 구간을 카운트 클럭 신호(ICLK)에 따라 카운팅 할 수 있다. 제3 및 제4 카운터들(CNT2, CNT3) 각각은, 제2 카운트 인에이블 신호(CNT_EN2)의 카운팅 동작이 정상적으로 수행되었다면 제2 테스트 코드(TCODE2)와 같은 카운팅 값을 출력할 것이다.
카운터들(CNT0-CNT3) 각각의 카운팅 값은 해당 칼럼 메모리(MEM_MEM3)에 저장되고 센스 앰프(153)를 통하여 순차적으로 출력된다.
센스 앰프(153)는 카운터들(CNT0-CNT3) 중 제1 및 제3 카운터들(CNT0, CNT2), 즉 이븐 카운터들의 카운팅 값은 제1 출력 라인(OUT_E)을 통하여 순차적으로 출력하고, 제2 및 제4 카운터들(CNT1, CNT3), 즉 오드 카운터들의 카운팅 값은 제2 출력 라인(OUT_O)을 통하여 순차적으로 출력한다.
도 8b를 참조하면, 클럭 제어부(185)로 클럭 신호(CLK)가 제공될 것이다.
Ta 시점에서, 클럭 제어부(185)는 테스트 모드 신호(TM)에 응답하여 클럭 신호(CLK)와 동일한 카운트 클럭 신호(ICLK)를 생성할 것이다.
Ta 시점부터 Tb 시점까지, 클럭 제어부(185)는 제1 테스트 코드(TCODE1)인 3FFh 에 상응하는 로직 하이 구간을 갖는 제1 카운트 인에이블 신호(CNT_EN1)를 생성하여 제1 및 제2 카운터들(CNT0, CNT1)로 제공할 것이다. 제1 및 제2 카운터들(CNT0, CNT1) 각각은, 제1 카운트 인에이블 신호(CNT_EN1)의 로직 하이 구간 동안 카운트 클럭 신호(ICLK)에 따라 카운팅하여 카운팅 값 3FFh를 출력할 것이다.
Ta 시점부터 Tc 시점까지, 클럭 제어부(185)는 제2 테스트 코드(TCODE2)인 400h 에 상응하는 로직 하이 구간을 갖는 제2 카운트 인에이블 신호(CNT_EN2)를 생성하여 제3 및 제4 카운터들(CNT2, CNT3)로 제공할 것이다. 제3 및 제4 카운터들(CNT2, CNT3) 각각은, 제2 카운트 인에이블 신호(CNT_EN2)의 로직 하이 구간 동안 카운트 클럭 신호(ICLK)에 따라 카운팅하여 카운팅 값 400h를 출력할 것이다.
Td 시점부터, 제1 출력 라인(OUT_E)으로 제1 및 제3 카운터들(CNT0, CNT2)의 카운팅 값 3FFh-400h 가 출력되고, 제2 출력 라인(OUT_O)으로 제2 및 제4 카운터들(CNT1, CNT3)의 카운팅 값 3FFh-400h가 출력될 것이다.
Td 시점에서, 순차적으로 출력되는 제1 출력 라인(OUT_E)의 이븐 카운터들(CNT0, CNT2)의 카운팅 값 3FFh-400h는, 제1 테스트 코드(TCODE1)-제2 테스트 코드(TCODE2)와 순서대로 비교 로직부(186, 도 2)에서 비교될 것이다. 그리고, 순차적으로 출력되는 제2 출력 라인(OUT_O)의 오드 카운터들(CNT1, CNT3)의 카운팅 값 3FFh-400h는, 제1 테스트 코드(TCODE1)-제2 테스트 코드(TCODE2)와 순서대로 비교 로직부(186)에서 비교될 것이다.
비교 로직부(186)는 제1 출력 라인(OUT_E)의 이븐 카운터들(CNT0, CNT2)의 카운팅 값과 테스트 코드(TCODE1, TCODE2)가 일치하는 경우 제1 테스트 터미널로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다. 그리고, 비교 로직부(186)는 제2 출력 라인(OUT_O)의 오드 카운터들(CNT1, CNT3)의 카운팅 값과 테스트 코드(TCODE1, TCODE2)가 일치하는 경우 제2 테스트 터미널로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다.
이어서, 제1 및 제2 테스트 터미널들의 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지를 바로 체크할 수 있다.
도 9a 및 도 9b는 도 2의 카운터들의 테스트 방법을 설명하는 제6 예의 도면들이다. 도 9a는 테스트 코드(TCODE)에 상응하는 카운트 인에이블 신호(CNT_EN)와 오프셋 신호(OFFSET)에 응답하여 연속적으로 제공되는 카운트 클럭 신호(ICLK)에 따라 카운터들(CNT0-CNT3)을 테스트하는 방법을 설명하기 위한 도면이다.
도 9a를 참조하면, 테스트 패턴 발생부(181)의 테스트 코드(TCODE)에 상응하는 구간의 카운트 인에이블 신호(CNT_EN)가 클럭 제어부(185)에서 생성되어 카운터들(CNT0-CNT3)로 제공된다. 테스트 코드(TCODE)는 예컨대, 400h 헥사 코드로 제공될 수 있다. 클럭 제어부(185)는 클럭 신호(CLK)와 동일한 카운트 클럭 신호(ICLK)를 생성하여 카운터들(CNT0-CNT3)로 제공한다.
카운터들(CNT0-CNT3) 각각은, 카운트 인에이블 신호(CNT_EN)에 응답하여 카운트 클럭 신호(ICLK)에 따라 카운팅 동작을 수행한다. 이때, 이븐 카운터들(CNT0, CNT2)은 클럭 제어부(185)에서 제공되는 오프셋 신호(OFFSET) 예컨대, `1`로 초기값이 셋팅되어 있다.
이븐 카운터들(CNT0, CNT2) 각각은, 오프셋 신호(OFFSET) `1`부터 카운트 클럭 신호(ICLK)의 카운팅 동작을 수행할 것이고, 오드 카운터들(CNT1, CNT3) 각각은, 초기값 `0`부터 카운트 클럭 신호(ICLK)의 카운팅 동작을 수행할 것이다. 이븐 카운터들(CNT0, CNT2) 각각은 카운팅 동작이 정상적으로 수행되었다면 테스트 코드(TCODE)에서 오프셋 신호 `1`이 적은 카운팅 값, 즉 TCODE-1 카운팅 값 3FFh를 출력할 것이다. 오드 카운터들(CNT1, CNT3) 각각은 카운팅 동작이 정상적으로 수행되었다면 테스트 코드(TCODE)와 같은 카운팅 값 400h를 출력할 것이다.
카운터들(CNT0-CNT3) 각각의 카운팅 값은 해당 칼럼 메모리(MEM_MEM3)에 저장되고 센스 앰프(153)를 통하여 순차적으로 출력된다.
도 9b를 참조하면, Ta 시점에서, 클럭 제어부(185)는 테스트 모드 신호(TM)에 응답하여 클럭 신호(CLK)와 동일한 카운트 클럭 신호(ICLK)를 생성할 것이다.
Ta 시점부터 Tc 시점까지, 클럭 제어부(185)는 테스트 코드(TCODE)인 400h 에 상응하는 로직 하이 구간을 갖는 카운트 인에이블 신호(CNT_EN)를 생성하여 제1 내지 제4 카운터들(CNT0-CNT3)로 제공할 것이다. 오프셋 신호(OFFSET)가 제공된 이븐 카운터들(CNT0, CNT2) 각각은 카운트 인에이블 신호(CNT_EN)의 로직 하이 구간 동안 오프셋 신호(OFFSET) `1`부터 카운트 클럭 신호(ICLK)에 따라 카운팅하여 카운팅 값 3FFh를 출력할 것이다. 오드 카운터들(CNT1, CNT3) 각각은 카운트 인에이블 신호(CNT_EN)의 로직 하이 구간 동안 카운트 클럭 신호(ICLK)에 따라 카운팅하여 카운팅 값 400h를 출력할 것이다.
Td 시점부터, 출력 라인(OUT)으로 제1 내지 제4 카운터들(CNT0-CNT3)의 카운팅 값이 순차적으로 출력된다. 출력 라인(OUT)의 제1 내지 제4 카운터들(CNT0-CNT3)의 카운팅 값 3FFh-400h-3FFh-400h는, 테스트 코드-1(TCODE-1)-테스트 코드(TCODE)-테스트 코드-1(TCODE-1)-테스트 코드(TCODE)와 순서대로 비교 로직부(186, 도 2)에서 비교될 것이다.
비교 로직부(186)는 카운터들(CNT0-CNT3)의 카운팅 값과 테스트 코드(TCODE-1, TCODE)가 일치하는 경우 테스트 터미널(187, 도 2)로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다.
이어서, 테스트 터미널(187)의 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지를 바로 체크할 수 있다.
도 10a 및 도 10b는 도 2의 카운터들의 테스트 방법을 설명하는 제7 예의 도면들이다. 도 10a는 일부 카운터들의 카운팅 값을 반전시키는 선택 반전 회로(154) 이용하여, 테스트 코드(TCODE)에 상응하는 구간의 카운트 인에이블 신호(CNT_EN)에 응답하여 카운트 클럭 신호(ICLK)에 따라 카운터들(CNT0-CNT3)을 테스트하는 방법을 설명하기 위한 도면이다.
도 10a를 참조하면, 클럭 제어부(185)는 테스트 패턴 발생부(181)의 테스트 코드(TCODE)에 상응하는 구간의 카운트 인에이블 신호(CNT_EN)와 연속적으로 제공되는 카운트 클럭 신호(ICLK)를 생성하여 카운터들(CNT0-CNT3)로 제공한다. 테스트 코드(TCODE)는, 예컨대, 3FFh 헥사 코드로 제공될 수 있다.
카운터들(CNT0-CNT3) 각각은, 카운트 인에이블 신호(CNT_EN)의 로직 하이 구간을 카운트 클럭 신호(ICLK)에 따라 카운팅 동작을 수행한다. 카운터들(CNT0-CNT3) 각각은 카운팅 동작이 정상적으로 수행되었다면 테스트 코드(TCODE)와 같은 카운팅 값 3FFh를 출력할 것이다.
선택 반전 회로(154)는 카운터들(CNT0-CNT3)의 카운팅 값을 선택적으로 반전할 수 있다. 예를 들어, 선택 반전 회로(154)는 카운터들(CNT0-CNT3) 중 오드 카운터들(CNT1, CNT3)의 카운팅 값을 반전시킬 수 있다. 오드 카운터들(CNT1, CNT3)의 카운팅 값 3FFh는 선택 반전 회로(154)에 의해 반전되어, 반전된 테스트 코드(/TCODE)인 400h로 출력될 것이다. 이븐 카운터들(CNT0, CNT2)의 카운팅 값은 3FFh로 출력될 것이다.
카운터들(CNT0-CNT3)의 카운팅 값은 출력 버퍼(150) 내 해당 칼럼 메모리(MEM_MEM3)에 저장되고 센스 앰프(153)를 통하여 순차적으로 출력된다.
도 10b를 참조하면, Ta 시점에서, 클럭 제어부(185)는 테스트 모드 신호(TM)에 응답하여 클럭 신호(CLK)와 동일한 카운트 클럭 신호(ICLK)를 생성할 것이다.
Ta 시점부터 Tb 시점까지, 클럭 제어부(185)는 테스트 코드(TCODE)인 3FFh에 상응하는 로직 하이 구간을 갖는 카운트 인에이블 신호(CNT_EN)를 생성하여 제1 내지 제4 카운터들(CNT0-CNT3)로 제공할 것이다. 제1 내지 제4 카운터들(CNT0-CNT3) 각각은 카운트 인에이블 신호(CNT_EN)의 로직 하이 구간 동안 카운트 클럭 신호(ICLK)를 카운팅하여 카운팅 값 3FFh를 출력할 것이다. 이후, 오드 카운터들(CNT1, CNT3)의 카운팅 값은 선택 반전 회로(154)에 의해 반전되어 반전된 카운팅 값 400h를 출력할 것이다.
Td 시점부터, 출력 라인(OUT)으로 제1 내지 제4 카운터들(CNT0-CNT3)의 카운팅 값이 순차적으로 출력된다. 출력 라인(OUT)의 제1 내지 제4 카운터들(CNT0-CNT3)의 카운팅 값 3FFh-400h-3FFh-400h는, 테스트 코드(TCODE)-반전된 테스트 코드(/TCODE)-테스트 코드(TCODE)-반전된 테스트 코드(/TCODE)와 순서대로 비교 로직부(186, 도 2)에서 비교될 것이다.
비교 로직부(186)는 카운터들(CNT0-CNT3)의 카운팅 값과 테스트 코드(TCODE, /TCODE)가 일치하는 경우 테스트 터미널(187, 도 2)로 카운팅 동작 패스를 나타내는 로직 하이레벨(H)을 출력하고, 불일치하는 경우 카운팅 동작 페일(fail)를 나타내는 로직 로우레벨(L)을 출력할 것이다.
이어서, 테스트 터미널(187)의 로직 레벨을 모니터링함에 따라, 카운터들(CNT0-CNT3)의 카운팅 동작이 패스인지 또는 페일인지를 바로 체크할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 카운터 테스트 방법은, 테스트 코드에 상응하는 카운트 클럭 신호에 따라 수행되는 카운팅 동작과 테스트 코드에 상응하는 구간의 카운트 인에이블 신호에 대하여 카운트 클럭 신호에 따라 수행되는 카운팅 동작의 결과를 테스트 터미널을 통하여 모니터링 할 수 있다. 따라서, 이미지 센서가 생성하는 영상 데이터의 선명도를 더욱 향상시킬 수 있다.
도 11및 도 12는 본 발명의 실시예들에 따른 카운터 테스트 방법들을 적용하는 아날로그-디지털 컨버터(ADC)의 다른 실시예를 설명하는 도면들이다.
도 11을 참조하면, ADC(140a)는 램프 신호 발생부(141), 비교부(142), 버퍼부(143), 글로벌 카운터(145), 그리고 래치부(146)를 포함한다. ADC(140a)는 메모리 컨트롤러(151), 칼럼 메모리부(152) 및 센스 앰프(153)를 포함하는 출력 버퍼(150)에 연결될 수 있다. 또한, ADC(140a)는 테스트 패턴 발생부(181), 클럭 제어부(185), 비교 로직부(186) 및 테스트 터미널(187)을 포함하는 테스트 회로(180)에 연결될 수 있다.
여기서, 램프 신호 발생부(141), 비교부(142), 버퍼부(143), 출력 버퍼(150) 그리고 테스트 회로(180)는 앞서 설명된 도 2의 그것들과 동일하게 동작할 것이다. 따라서, 램프 신호 발생부(141), 비교부(142), 버퍼부(143), 출력 버퍼(150) 그리고 테스트 회로(180)에 대한 설명은 생략하기로 한다.
글로벌 카운터(145)는, 도 2의 카운터들(CNT0-CNT3)이 픽셀 어레이(110, 도 1)의 칼럼들 마다 배치되는 것과 비교하여, 칼럼들에 공유된다. 글로벌 카운터(145)는 ADC(140a)에 구비되는 카운터의 수를 최소화하기 위하여 제공된 것이다. 글로벌 카운터(145)는 타이밍 컨트롤러(170)에서 제공되는 제어 신호에 응답하여 글로벌 코드를 생성할 수 있다. 글로벌 코드는, 특정 비트 폭 예컨대, 11 비트 형태로 카운트-업 또는 카운트-다운되는 이진 코드로 제공될 수 있다.
글로벌 카운터(145)는, 도 12에 도시된 바와 같이, 램프 신호(RAMP)의 레벨 다운이 시작되는 시점을 기점으로 하여 카운트-업되는 글로벌 코드값(X, Y)를 생성할 것이다. 글로벌 코드값(X, Y)에 대한 획득은 모든 칼럼들에 대하여 동시에 수행될 수 있다. 글로벌 코드는 래치부(146)의 래치들(LCH0-LCH3)로 제공된다.
래치부(146)의 래치들(LCH0-LCH3) 각각은, 비교기들(CMP0-CMP3)의 비교 결과를 참조하여 상관 이중 샘플링 신호의 기준 신호(REF)에 대응하는 기준 코드(X)와 영상 신호(IMG)에 대응하는 영상 코드(Y)를 래치한다. 이 후, ADC(140a)는 연산기를 이용하여 칼럼들 각각에 대응하는 영상 코드(Y)에서 기준 코드(X)를 차감하여, 노이즈가 제거된 영상 데이터를 생성할 수 있다. 영상 데이터는 출력 버퍼(150)를 통하여 이미지 데이터로 출력된다.
글로벌 카운터(145)는 테스트 회로(180)에 의해 테스트될 수 있다. 테스트 회로(180)는 글로벌 카운터(145)에 대하여 테스트 코드에 상응하는 카운트 클럭 신호에 따라 수행되는 카운팅 동작과 테스트 코드에 상응하는 구간의 카운트 인에이블 신호에 대하여 카운트 클럭 신호에 따라 수행되는 카운팅 동작을 테스트할 수 있다. 글로벌 카운터(145)의 테스트 결과는 테스트 터미널을 통하여 출력될 수 있다.
도 13은 본 발명의 일실시예에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 13을 참조하면, 컴퓨팅 시스템(1300)은 이미지 센서(1310), 프로세서(1320), 저장 장치(1330), 메모리 장치(1340),, 입출력 장치(1350) 그리고 디스플레이 장치(1360)를 포함한다. 도 13에는 도시되어 있지 않지만, 컴퓨팅 시스템(1300)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트들을 더 포함할 수 있다.
이미지 센서(1310)는 입사광에 상응하는 영상 데이터를 생성한다. 디스플레이 장치(1360)는 영상 데이터를 표시한다. 저장 장치(1330)는 영상 데이터를 저장한다. 프로세서(1320)는 이미지 센서(1310), 디스플레이 장치(1360) 및 저장 장치(1330)의 동작을 제어한다.
프로세서(1320)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 실시예에 따라, 프로세서(1320)는 어드레스 버스, 제어 버스 및 데이터 버스를 통하여 저장 장치(1330), 메모리 장치(1340) 및 입출력 장치(1350)에 연결되어 통신을 수행할 수 있다. 실시예에 따라, 프로세서(1320)는 PCI (Peripheral Component Interconnect) 버스와 같은 확장 버스에도 연결될 수 있다.
저장 장치(1330)는 플래쉬 메모리 장치(flash memory device), 솔리드 스테이트 드라이브(Solis State Drive: SSD), 하드 디스크 드라이브(Hard Disk Drive: HDD), 씨디롬(CD-ROM) 및 다양한 형태의 비휘발성 메모리 장치 등을 포함할 수 있다.
메모리 장치(1340)는 컴퓨팅 시스템(1300)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(1340)는 DRAM (Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리 장치 및 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory) 및 플래쉬 메모리 장치 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.
입출력 장치(1350)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다.
이미지 센서(1310)는 도 1에 도시된 이미지 센서(100)로 구현될 수 있다. 도 1의 이미지 센서(100)는 도 2에 도시된 ADC(140) 내 카운터들(CNT0-CNT3) 및 도 11에 도시된 글로벌 카운터(144)를 테스트하는 테스트 회로(180)를 포함할 수 있다. 이미지 센서(1310)는 테스트 회로(180)를 이용하여, ADC(140) 내 카운터들(CNT0-CNT3) 또는 글로벌 카운터(144)를 테스트 코드에 상응하는 카운트 클럭 신호에 따른 카운팅 동작과 테스트 코드에 상응하는 구간의 카운트 인에이블 신호에 대하여 카운트 클럭 신호에 따른 카운팅 동작을 테스트할 수 있다.
이미지 센서(1310)는 다양한 형태의 패키지로 구현될 수 있다. 예를 들어, 이미지 센서(1310)의 적어도 일부의 구성들은 PoP(Package On Package), BGA(Ball Grid Arrays), CSP(Chip Scale Package), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(CERamic Dual In-line Package), MQFP(Metric Quad Flat Package), TQFP(Thin Quad FlatPack), Small Outline(SOIC), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-level processed Stack Package) 등과 같은 패키지를 이용하여 실장될 수 있다.
실시예에 따라서, 이미지 센서(1310)는 프로세서(1320)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
상술한 컴퓨팅 시스템(1300)은 이미지 센서(1310)를 이용하는 다양한 종류의 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(1300)은 디지털 카메라, 이동 전화기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 스마트 폰 등을 포함할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 행들 및 열들로 배열되는 복수의 픽셀들을 포함하고, 상기 픽셀들은 입사광에 응답하여 아날로그 신호를 생성하는 픽셀 어레이;
    카운터를 이용하여 상기 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 컨버터; 및
    테스트 모드 시, 상기 카운터의 카운팅 값을 나타내는 테스트 코드를 수신하고, 상기 테스트 코드에 기초하여 카운트 클럭 신호를 생성하고, 상기 카운트 클럭 신호를 상기 카운터에 제공하고, 상기 카운터에서 상기 카운트 클럭 신호를 카운팅한 결과를 상기 테스트 코드와 비교하여 상기 카운트 클럭 신호에 따라 상기 카운터의 카운팅 동작을 테스트하고, 상기 카운터의 테스트 결과를 테스트 터미널을 통하여 외부로 출력하는 테스트 회로를 포함하는 이미지 센서.
  2. 제1항에 있어서, 상기 테스트 회로는
    상기 테스트 코드를 수신하는 테스트 패턴 발생부;
    클럭 신호를 수신하고, 상기 클럭 신호로부터 상기 테스트 코드에 상응하는 상기 카운트 클럭 신호를 생성하고, 상기 카운터가 상기 카운트 클럭 신호에 따라 카운팅하여 예상 카운팅 값을 출력하도록 하는 클럭 제어부; 및
    상기 카운터의 예상 카운팅 값을 상기 테스트 코드와 비교하고, 비교 결과를 출력하는 비교 로직부를 구비하는 것을 특징으로 하는 이미지 센서.
  3. 제2항에 있어서,
    상기 클럭 제어부는 상기 카운터의 초기값을 셋팅하는 오프셋 신호를 생성하여 상기 카운터로 제공하는 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서, 상기 테스트 회로는
    상기 테스트 코드를 수신하는 테스트 패턴 발생부;
    클럭 신호를 수신하고, 상기 클럭 신호에 따라 카운트 클럭 신호를 생성하고, 상기 테스트 코드에 상응하는 구간을 갖는 카운트 인에이블 신호를 생성하고, 상기 카운터가 상기 카운트 인에이블 신호의 구간 동안 상기 카운트 클럭 신호에 따라 카운팅하여 예상 카운팅 값을 출력하도록 하는 클럭 제어부; 및
    상기 카운터의 상기 예상 카운팅 값을 상기 테스트 코드와 비교하고, 비교 결과를 출력하는 비교 로직부를 구비하는 것을 특징으로 하는 이미지 센서.
  5. 제4항에 있어서,
    상기 카운터의 초기값을 셋팅하는 오프셋 신호를 생성하여 상기 카운터로 제공하는 것을 특징으로 하는 이미지 센서.
  6. 복수의 픽셀들 각각에서 생성된 아날로그 신호를 카운터를 이용하여 디지털 신호로 변환하는 이미지 센서의 테스트 방법에 있어서,
    테스트 모드 신호에 응답하여 상기 카운터의 카운팅 값을 나타내는 테스트 코드를 수신하는 단계;
    상기 테스트 코드에 기초하여 카운트 클럭 신호를 생성하는 단계;
    상기 카운트 클럭 신호를 상기 카운터에 제공하는 단계;
    상기 카운트 클럭 신호에 따라 상기 카운터의 카운팅 동작을 수행하는 단계; 및
    상기 카운터의 카운팅 동작에 따른 예상 카운팅 값과 상기 테스트 코드와 비교하고, 비교 결과를 테스트 터미널을 통하여 외부로 출력하는 단계를 포함하는 이미지 센서의 테스트 방법.
  7. 카운터를 이용하여 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 컨버터; 및
    상기 카운터의 카운팅 값을 나타내는 테스트 코드를 수신하고, 상기 테스트 코드에 기초하여 카운트 클럭 신호를 생성하고, 상기 카운트 클럭 신호를 상기 카운터에 제공하고, 상기 카운터에서 상기 카운트 클럭 신호를 카운팅한 결과를 상기 테스트 코드와 비교하여 카운트 클럭 신호에 따라 상기 카운터의 카운팅 동작을 테스트하고, 상기 카운터의 테스트 결과를 테스트 터미널을 통하여 외부로 출력하는 테스트 회로를 포함하고, 상기 아날로그 신호는 이미지 센서의 픽셀로부터 출력되는 장치.
  8. 제7항에 있어서,
    상기 테스트 회로는 상기 이미지 센서가 테스트 모드일 때 동작하는 장치.
  9. 제7항에 있어서, 상기 테스트 회로는,
    상기 테스트 코드와 예상 카운팅 값을 비교하고,
    비교 결과에 기초하여 상기 테스트 결과를 생성하고, 상기 예상 카운팅 값은 상기 카운터의 카운팅 동작에 기초하여 획득되는 장치.
  10. 제7항에 있어서, 상기 테스트 회로는
    수신된 클럭 신호로부터 상기 카운트 클럭 신호를 생성하고,
    상기 테스트 코드에 상응하는 구간을 갖는 카운트 인에이블 신호를 생성하고,
    상기 카운터가 상기 카운트 인에이블 신호의 구간 동안 상기 카운트 클럭 신호에 따라 카운팅하여 예상 카운팅 값을 출력하도록 하고,
    상기 카운터의 상기 예상 카운팅 값을 상기 테스트 코드와 비교하고,
    비교 결과에 기초하여 상기 테스트 결과를 출력하고,
    상기 카운터의 예상 카운팅 값을 상기 테스트 코드와 비교하고,
    비교 결과를 출력하는 비교 로직부를 구비하는 것을 특징으로 하는 장치.
KR1020160096131A 2016-07-28 2016-07-28 테스트 회로를 갖는 이미지 센서 KR102559582B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160096131A KR102559582B1 (ko) 2016-07-28 2016-07-28 테스트 회로를 갖는 이미지 센서
US15/661,486 US10616571B2 (en) 2016-07-28 2017-07-27 Image sensor with test circuit
US16/805,995 US10979701B2 (en) 2016-07-28 2020-03-02 Image sensor with test circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096131A KR102559582B1 (ko) 2016-07-28 2016-07-28 테스트 회로를 갖는 이미지 센서

Publications (2)

Publication Number Publication Date
KR20180013040A KR20180013040A (ko) 2018-02-07
KR102559582B1 true KR102559582B1 (ko) 2023-07-25

Family

ID=61010778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096131A KR102559582B1 (ko) 2016-07-28 2016-07-28 테스트 회로를 갖는 이미지 센서

Country Status (2)

Country Link
US (2) US10616571B2 (ko)
KR (1) KR102559582B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102559582B1 (ko) * 2016-07-28 2023-07-25 삼성전자주식회사 테스트 회로를 갖는 이미지 센서
JP6976776B2 (ja) * 2017-08-31 2021-12-08 キヤノン株式会社 固体撮像装置、撮像システム、及び移動体
US10455171B2 (en) * 2018-02-13 2019-10-22 Semiconductor Components Industries, Llc Methods and apparatus for anti-eclipse circuit verification
KR102551551B1 (ko) * 2018-08-28 2023-07-05 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
US10897591B2 (en) * 2018-11-13 2021-01-19 Semiconductor Components Industries, Llc Image sensors with testing capabilities
CN113261275A (zh) * 2019-01-22 2021-08-13 索尼半导体解决方案公司 成像装置和电子设备
US10951221B2 (en) * 2019-04-10 2021-03-16 Regents Of The University Of Minnesota Testing an analog-to-digital converter using counters
KR20200133870A (ko) * 2019-05-20 2020-12-01 삼성전자주식회사 이미지 센서

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633335B1 (en) * 1998-02-28 2003-10-14 Hyundai Electronics Industries Co., Ltd. CMOS image sensor with testing circuit for verifying operation thereof
KR100674966B1 (ko) 2005-03-23 2007-01-26 삼성전자주식회사 동작중에도 아날로그 디지털 변환기의 특성을 검사할 수있는 이미지 촬상용 반도체 장치
KR100694464B1 (ko) 2005-11-23 2007-03-12 매그나칩 반도체 유한회사 아날로그 회로의 테스트 회로를 구비한 이미지 센서
US20080158396A1 (en) 2006-08-07 2008-07-03 Transchip, Inc. Image Signal Processor For CMOS Image Sensors
JP2008109266A (ja) 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 映像信号処理装置およびその電力制御方法
JP5162946B2 (ja) 2007-04-18 2013-03-13 ソニー株式会社 データ転送回路、固体撮像素子、およびカメラシステム
JP2009278236A (ja) 2008-05-13 2009-11-26 Panasonic Corp 固体撮像装置
JP5619434B2 (ja) 2010-02-26 2014-11-05 パナソニック株式会社 固体撮像装置および撮像装置
US8803979B2 (en) 2011-09-29 2014-08-12 Aptina Imaging Corporation Self test of image signal chain while running in streaming mode
US8843343B2 (en) 2011-10-31 2014-09-23 Aptina Imaging Corporation Failsafe image sensor with real time integrity checking of pixel analog paths and digital data paths
JP5813067B2 (ja) 2012-12-20 2015-11-17 キヤノン株式会社 撮像装置の駆動方法、デジタル信号の補正方法、撮像装置、撮像システムの駆動方法、撮像システム
JP6406888B2 (ja) * 2014-06-17 2018-10-17 キヤノン株式会社 アナログデジタル変換回路の駆動方法、アナログデジタル変換回路、撮像装置、撮像システム、アナログデジタル変換回路の検査方法
KR102559582B1 (ko) * 2016-07-28 2023-07-25 삼성전자주식회사 테스트 회로를 갖는 이미지 센서
KR102302595B1 (ko) * 2017-05-08 2021-09-15 삼성전자주식회사 테스트 회로를 포함하는 이미지 센서

Also Published As

Publication number Publication date
KR20180013040A (ko) 2018-02-07
US20180035108A1 (en) 2018-02-01
US20200204793A1 (en) 2020-06-25
US10616571B2 (en) 2020-04-07
US10979701B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
KR102559582B1 (ko) 테스트 회로를 갖는 이미지 센서
CN108881751B (zh) 具有测试电路的图像传感器
KR102104564B1 (ko) 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
US9906748B2 (en) Analog-digital conversion circuit drive method, analog-digital conversion circuit, imaging device, imaging system, and analog-digital conversion circuit inspection method
US8547461B2 (en) Analog-to-digital converter having a comparison signal generation unit and image sensor including the same
KR102130611B1 (ko) 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서 및 이미지 센서의 동작 방법
US9602753B2 (en) Solid-state imaging apparatus and imaging system
US9332202B2 (en) Solid-state imaging apparatus and imaging system
US10750103B2 (en) Imaging device, drive method of imaging device, and imaging system
US11665446B2 (en) Image sensing system and operating method thereof
US9083368B2 (en) Image sensor using offset code for counting
TW201410020A (zh) 用於減少互補式金屬氧化物半導體影像感測器之類比影像資料中之雜訊之方法及裝置
JP2008259228A (ja) Ａｄ変換方法およびａｄ変換装置、並びに物理量分布検知の半導体装置および電子機器
KR102344871B1 (ko) 이미지 센서 및 이를 포함하는 전자 기기
US9831891B2 (en) Counter, analogue to digital converter including the counter and image sensing device including the analogue to digital converter
US11659295B2 (en) Image sensor
US10218930B2 (en) Counting circuit including a plurality of latch circuits and image sensing device with the counting circuit
JP2012204842A (ja) 固体撮像装置
KR102431248B1 (ko) 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US9473166B2 (en) Analog-to-digital converter and an image sensor including the same
US10992309B1 (en) Analog-to-digital converter including delay circuit and compensator, image sensor including the analog-to-digital converter, and method of operating the same
JP2014120987A (ja) Ａ／ｄ変換回路および固体撮像装置
JP2016015758A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant