JP2008065581A - 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 - Google Patents
半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 Download PDFInfo
- Publication number
- JP2008065581A JP2008065581A JP2006242471A JP2006242471A JP2008065581A JP 2008065581 A JP2008065581 A JP 2008065581A JP 2006242471 A JP2006242471 A JP 2006242471A JP 2006242471 A JP2006242471 A JP 2006242471A JP 2008065581 A JP2008065581 A JP 2008065581A
- Authority
- JP
- Japan
- Prior art keywords
- external
- circuit
- memory
- semiconductor integrated
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000006870 function Effects 0.000 claims description 22
- 230000004913 activation Effects 0.000 claims description 6
- 239000000872 buffer Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 238000012546 transfer Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000001444 catalytic combustion detection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
Abstract
【解決手段】共通の外部信号線群4を使用して外部回路2及び外部メモリ3にそれぞれ接続し、外部回路2とデータの入出力を行う場合、外部メモリ3への電源供給を停止させると共に外部回路2に電源供給を行わせ、外部回路2の入出力を有効にした後、外部回路2へのアクセスを行い、外部メモリ3とデータの入出力を行う場合、外部回路2への電源供給を停止させると共に外部メモリ3に電源供給を行わせ、外部メモリ3の入出力を有効にした後、外部メモリ3及びプログラム用RAM15へのアクセスを行うようにした。
【選択図】図1
Description
図14は、図13のUSBコントローラ103の内部構成例を示したブロック図である。
図14において、USBコントローラ103は、CMOSセンサインタフェース回路107、画像データ用FIFO108、USBインタフェース回路109、CPU110、プログラム用ROM111を備えている。更に、USBコントローラ103が、プログラム用ROM111の他に、書き換え可能なEPROM(Erasable Programmable Read Only Memory)を内蔵する構成も考えられる。
しかし、USBコントローラ103は、様々なCMOSセンサやCCDを接続して使用できるようにするために、接続されたCMOSセンサやCCDに対応した設定を行う必要があり、個々の製品に応じて様々な設定内容(アドレスやデータ)がある。接続されたCMOSセンサやCCDに対応する設定は、通常、CMOSセンサやCCDとのインタフェースを行うCMOSセンサインタフェース回路107を介して、CPU110がプログラム用ROM111に書き込まれているプログラムに従って行われる。しかし、プログラム用ROM111がROM(Read Only Memory)である場合には、LSI製造時に固定されたプログラムだけで内部動作が決定されるため、あらかじめ決められたセンサだけにしか対応することができなかった。
前記外部回路及び前記外部メモリに並列に接続された各信号線からなる外部信号線群が接続される各外部端子と、
前記外部信号線群を介して前記外部回路又は前記外部メモリとのインタフェースを行う外部端子インタフェース回路部と、
前記外部回路及び前記外部メモリの駆動制御を行う制御回路部と、
を備え、
前記制御回路部は、前記外部回路及び前記外部メモリに対して、前記外部端子インタフェース回路部を介してアクセスを行う方を排他的に作動させるものである。
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
を備え、
前記CPUは、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納するようにした。
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
該CPUによって制御されるDMAコントローラと、
を備え、
前記CPUは、DMAコントローラに対して、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納させるようにしてもよい。
書き換え可能な外部メモリと、
前記外部回路の動作制御を行うホスト装置と、
前記外部回路と該ホスト装置とのインタフェースを行い、前記外部メモリから該インタフェースを行うために必要なデータを得る半導体集積回路と、
を備えたシステム装置において、
前記半導体集積回路は、
前記外部回路及び前記外部メモリに並列に接続された各信号線からなる外部信号線群が接続される各外部端子と、
前記外部信号線群を介して前記外部回路又は前記外部メモリとのインタフェースを行う外部端子インタフェース回路部と、
前記外部回路及び前記外部メモリの駆動制御を行う制御回路部と、
を備え、
前記制御回路部は、前記外部回路及び前記外部メモリに対して、前記外部端子インタフェース回路部を介してアクセスを行う方を排他的に作動させるものである。
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
を備え、
前記CPUは、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納するようにした。
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
該CPUによって制御されるDMAコントローラと、
を備え、
前記CPUは、DMAコントローラに対して、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納させるようにしてもよい。
同一の外部信号線群で並列に接続された前記外部回路及び前記外部メモリに対して、アクセスを行う方を排他的に作動させるようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態における半導体集積回路を使用したシステム装置の構成例を示した図である。
図1において、システム装置10は、所定の機能を有する半導体集積回路1と、所定の機能を有する外部回路2と、EPROM等の書き換え可能なメモリからなる外部メモリ3とを備えている。半導体集積回路1は、信号線を接続するための各外部端子(図示せず)を有し、該各外部端子に対応して接続された各信号線からなる外部信号線群4を介して外部回路2及び外部メモリ3が並列に接続されている。
次に、半導体集積回路1が外部メモリ3とデータの入出力を行う場合、CPU11は、プログラム用ROM12に格納されたプログラムに従って、電源供給回路16に対して外部回路2への電源供給を停止させると共に外部メモリ3に電源供給を行わせ、外部メモリ3の入出力を有効にした後、外部メモリ3及びプログラム用RAM15へのアクセスを行う。
図2において、active期間では、外部回路2に電源供給を行うと共に外部メモリ3への電源供給を停止し、外部回路2が作動してデータの入出力が有効になると共に外部メモリ3は動作を停止してデータの入出力が無効になっている。この期間では、半導体集積回路1は、外部信号線群4を介して外部回路2と信号の入出力を行う。次に、ST1期間では、外部回路2への電源供給を停止してデータの入出力を無効にした後、外部メモリ3への電源供給を行い、外部メモリ3が作動してデータの入出力が有効になる。
このように、半導体集積回路1は、外部メモリ3を接続するための端子や信号線を追加することなく、外部回路2にアクセスするために必要なプログラムやデータを外部メモリ3から内蔵するプログラム用RAM15にダウンロードすることができる。
外部端子インタフェース回路13は、複数のI/Oセル21と選択回路22を備え、各I/Oセル21は、バッファ25とAND回路26をそれぞれ備えている。なお、各I/Oセル21は同じ構成であることから、図3では1つのI/Oセル21のみを示している。選択回路22には、内部信号線群17及び18がそれぞれ接続され、選択回路22は、CPU11からの制御信号に応じて内部信号線群17又は18のいずれか一方を各I/Oセル21を介して外部信号線群4に排他的に接続する。各バッファ25の入力端及び各AND回路26の出力端は選択回路22にそれぞれ接続され、各バッファ25の出力端は対応するAND回路26の一方の入力端に接続され、該各接続部は外部信号線群4の対応する信号線にそれぞれ接続されている。各バッファ25の制御信号入力端及び各AND回路26の他方の入力端には、CPU11からの制御信号がそれぞれ入力され、各バッファ25及び各AND回路26におけるゲートの開閉がCPU11によって行われる。
図4において、Webカメラ30は、光学レンズ31、CMOSセンサ32、USBコントローラ33及び外部メモリ34を備えている。USBコントローラ33は、信号線を接続するための各外部端子(図示せず)を有し、該各外部端子に対応して接続された各信号線からなる外部信号線群35を介してCMOSセンサ32及び外部メモリ34が並列に接続されている。また、USBコントローラ33は、USBバス36を介してPC40に接続されている。なお、CMOSセンサ32の代わりにCCDを使用してもよい。Webカメラ30が図1のシステム装置10に、CMOSセンサ32が図1の外部回路2に、USBコントローラ33が図1の半導体集積回路1に、外部メモリ34が図1の外部メモリ3に、外部信号線群35が図1の外部信号線群4にそれぞれ相当する。また、USBバス36が図1の外部信号線群5に、PC40が図1のホスト装置6にそれぞれ相当する。
図5において、USBコントローラ33は、CPU41、プログラム用ROM42、CMOSセンサインタフェース回路43、GPIOインタフェース回路44、画像データ用FIFOやUSBインタフェース回路等からなる内部回路45、プログラム用RAM46及び電源供給回路47を備えている。CPU41は図1のCPU11に、プログラム用ROM42は図1のプログラム用ROM12に、CMOSセンサインタフェース回路43及びGPIOインタフェース回路44は図1の外部端子インタフェース回路13に、内部回路45は図1の内部回路14に、プログラム用RAM46は図1のプログラム用RAM15に、電源供給回路47は図1の電源供給回路16にそれぞれ相当する。
CPU41、プログラム用ROM42、CMOSセンサインタフェース回路43、GPIOインタフェース回路44、内部回路45及びプログラム用RAM46は内部信号線群48で接続されている。
次に、USBコントローラ33が外部メモリ34とデータの入出力を行う場合、CPU41は、プログラム用ROM42に格納されたプログラムに従って、電源供給回路47に対してCMOSセンサ32への電源供給を停止させると共に外部メモリ34に電源供給を行わせ、外部メモリ34の入出力を有効にした後、外部メモリ34及びプログラム用RAM46へのアクセスを行う。
図6において、外部信号線群35は、CMOSセンサ32からCMOSセンサインタフェース回路43に出力する、(n+1)ビット幅の画像入力データIMGD[n:0]に使用される各信号線と、画像データが有効な期間を示す信号HSYNC,VSYNCに使用される各信号線と、画像入力データIMGD[n:0]及び信号HSYNC,VSYNCが同期しているクロックPCLKに使用される信号線とを備えている。また、外部信号線群35は、CMOSセンサインタフェース回路43からCMOSセンサ32に出力する、CMOSセンサ32内でクロックを発生するための源クロックMCLKに使用される信号線と、CMOSセンサ32のリセット信号PWDWNに使用される信号線と、CMOSセンサ32内のレジスタ(図示せず)へアクセスする手段として一般的なシリアル通信手段であるクロックSCK及びシリアルデータSDAに使用される各信号線とを備えている。更に、外部信号線群35は、Webカメラ30の周辺装置をGPIOインタフェース回路44に接続するための(m+1)本の各信号線GPIO[m:0]を備えている。
図7において、EEPROM34は、アクセス許可(チップイネーブル)信号CE#、読み出し(アウトプットイネーブル)信号OE#、書き込み(ライトイネーブル)信号WE#、(q+1)ビット幅のアドレスデータA[q:0]及び(r+1)ビット幅のデータD[r:0]に使用される各信号線を必要とする。データDは通常8ビット幅であり、記憶容量が8キロバイトであると、アドレスデータAは13ビット幅になり、この場合、EEPROM34は24本の信号線を必要とする。したがって、n=7及びm=8にすると、外部信号線群35は24本の信号線からなることになる。その他に共用できる信号線があれば、同様に共用することが可能である。
また、前記説明では、電源供給回路16が半導体集積回路1内に設けられた場合を例にして示したが、電源供給回路16が半導体集積回路1外に設けられるようにしてもよい。
前記第1の実施の形態では、外部回路2及び外部メモリ3への電源供給を制御することにより、共通の外部信号線群4を使用して外部回路2又は外部メモリ3のいずれかと信号の入出力を行うようにしたが、制御信号を使用して外部回路2及び外部メモリ3のデータ入出力動作を制御することにより、共通の外部信号線群4を使用して外部回路2又は外部メモリ3のいずれかと信号の入出力を行うようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図9は、本発明の第2の実施の形態における半導体集積回路を使用したシステム装置の構成例を示した図である。なお、図9では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図9において、システム装置10aは、所定の機能を有する半導体集積回路1aと、所定の機能を有する外部回路2aと、EPROM等の書き換え可能なメモリからなる外部メモリ3aとを備えている。
CPU11a、プログラム用ROM12、外部端子インタフェース回路13、内部回路14及びプログラム用RAM15は内部信号線群17で接続され、更に外部端子インタフェース回路13と内部回路14は内部信号線群18で接続されている。なお、CPU11a及びプログラム用ROM12が制御回路部をなす。
次に、半導体集積回路1aが外部メモリ3とデータの入出力を行う場合、CPU11aは、プログラム用ROM12に格納されたプログラムに従って、外部回路2aのデータ入出力機能を停止させると共に外部メモリ3aのデータ入出力機能を作動させ、外部メモリ3aの入出力を有効にした後、外部メモリ3aへのアクセスを行う。
外部回路2aは、I/Oインタフェース回路61を備えている。I/Oインタフェース回路61は、複数のI/Oセル62と該各I/Oセル62の動作制御を行うIO制御回路63を備え、各I/Oセル62及びIO制御回路63には外部信号線群4が接続されている。各I/Oセル62は、バッファ65とAND回路66をそれぞれ備えている。なお、各I/Oセル62は同じ構成であることから、図10では1つのI/Oセル62のみを示している。IO制御回路63には、CPU11aからの制御信号が外部端子インタフェース回路13を介して外部信号線群4から入力されている。なお、同様に、外部メモリ3aには、CPU11aからの制御信号が外部端子インタフェース回路13を介して外部信号線群4から入力されている。各バッファ65の入力端及び各AND回路66の出力端は外部回路2a内の所定の機能を有する回路(図示せず)にそれぞれ接続され、各バッファ65の出力端は対応するAND回路66の一方の入力端に接続され、該各接続部は外部信号線群4の対応する信号線にそれぞれ接続されている。各バッファ65の制御信号入力端及び各AND回路66の他方の入力端には、IO制御回路63からの制御信号がそれぞれ入力され、各バッファ65及び各AND回路66におけるゲートの開閉がIO制御回路63によって行われる。
例えば、外部信号線群5を介してホスト装置6から内部回路14に入力されたプログラム等のデータを外部メモリ3aに書き込む場合、及び外部メモリ3aからプログラム用RAM15へデータが送られる場合、CPU11aは、前記のようにして外部回路2aに対して信号入出力動作を停止させると共に外部メモリ3aを作動させる。
図11において、Webカメラ30aは、光学レンズ31、CMOSセンサ32a、USBコントローラ33a、外部メモリ34a及び電源供給回路71を備えており、CMOSセンサ32a、USBコントローラ33a及び外部メモリ34aは、電源供給回路71から電源供給されている。
2,2a 外部回路
3,3a,34,34a 外部メモリ
4,5,35 外部信号線群
6 ホスト装置
10,10a システム装置
11,11a,41 CPU
12,42 プログラム用ROM
13 外部端子インタフェース回路
14,45 内部回路
15,46 プログラム用RAM
16,47,71 電源供給回路
17,18,48,49 内部信号線群
19,19a DMAコントローラ
21 I/Oセル
22,55,56 選択回路
30,30a Webカメラ
31 光学レンズ
32,32a CMOSセンサ
33,33a USBコントローラ
36 USBバス
40 PC
43 CMOSセンサインタフェース回路
44 GPIOインタフェース回路
Claims (20)
- 所定の機能を有する外部回路と、該外部回路の動作制御を行うホスト装置とのインタフェースを行い、書き換え可能なメモリで構成された外部メモリから該インタフェースを行うために必要なデータを得る半導体集積回路において、
前記外部回路及び前記外部メモリに並列に接続された各信号線からなる外部信号線群が接続される各外部端子と、
前記外部信号線群を介して前記外部回路又は前記外部メモリとのインタフェースを行う外部端子インタフェース回路部と、
前記外部回路及び前記外部メモリの駆動制御を行う制御回路部と、
を備え、
前記制御回路部は、前記外部回路及び前記外部メモリに対して、前記外部端子インタフェース回路部を介してアクセスを行う方を排他的に作動させることを特徴とする半導体集積回路。 - 前記制御回路部は、前記外部回路及び前記外部メモリに対して、電源の供給制御を行って駆動制御を行うことを特徴とする請求項1記載の半導体集積回路。
- 前記制御回路部は、前記外部回路及び前記外部メモリに対する活性化を制御する信号を用いて、前記外部回路及び前記外部メモリに対する駆動制御を行うことを特徴とする請求項1記載の半導体集積回路。
- 前記制御回路部によって前記外部メモリから読み出されたデータを格納するための揮発性メモリからなる内部揮発性メモリ部を備え、前記制御回路部は、前記外部回路にアクセスするために必要なプログラムやデータを前記外部メモリから読み出して該内部揮発性メモリ部に格納し、内部揮発性メモリ部に格納したデータを使用して前記外部回路にアクセスすることを特徴とする請求項1、2又は3記載の半導体集積回路。
- 前記制御回路部は、
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
を備え、
前記CPUは、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納することを特徴とする請求項4記載の半導体集積回路。 - 前記制御回路部は、
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
該CPUによって制御されるDMAコントローラと、
を備え、
前記CPUは、DMAコントローラに対して、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納させることを特徴とする請求項4記載の半導体集積回路。 - 所定の機能を有する外部回路と、
書き換え可能な外部メモリと、
前記外部回路の動作制御を行うホスト装置と、
前記外部回路と該ホスト装置とのインタフェースを行い、前記外部メモリから該インタフェースを行うために必要なデータを得る半導体集積回路と、
を備えたシステム装置において、
前記半導体集積回路は、
前記外部回路及び前記外部メモリに並列に接続された各信号線からなる外部信号線群が接続される各外部端子と、
前記外部信号線群を介して前記外部回路又は前記外部メモリとのインタフェースを行う外部端子インタフェース回路部と、
前記外部回路及び前記外部メモリの駆動制御を行う制御回路部と、
を備え、
前記制御回路部は、前記外部回路及び前記外部メモリに対して、前記外部端子インタフェース回路部を介してアクセスを行う方を排他的に作動させることを特徴とするシステム装置。 - 前記制御回路部は、前記外部回路及び前記外部メモリに対して、電源の供給制御を行って駆動制御を行うことを特徴とする請求項7記載のシステム装置。
- 前記制御回路部は、前記外部回路及び前記外部メモリに対する活性化を制御する信号を用いて、前記外部回路及び前記外部メモリに対する駆動制御を行うことを特徴とする請求項7記載のシステム装置。
- 前記半導体集積回路は、前記制御回路部によって前記外部メモリから読み出されたデータを格納するための揮発性メモリからなる内部揮発性メモリ部を備え、前記制御回路部は、前記外部回路にアクセスするために必要なデータを前記外部メモリから読み出して該内部揮発性メモリ部に格納し、内部揮発性メモリ部に格納したデータを使用して前記外部回路にアクセスすることを特徴とする請求項7、8又は9記載のシステム装置。
- 前記制御回路部は、
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
を備え、
前記CPUは、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納することを特徴とする請求項10記載のシステム装置。 - 前記制御回路部は、
あらかじめ所定のプログラムが格納された不揮発性メモリからなる内部不揮発性メモリと、
該内部不揮発性メモリに格納されたプログラムに従って動作するCPUと、
該CPUによって制御されるDMAコントローラと、
を備え、
前記CPUは、DMAコントローラに対して、前記外部回路とアクセスするために必要なプログラムを前記外部メモリから読み出して前記内部揮発性メモリ部に格納させることを特徴とする請求項10記載のシステム装置。 - 前記外部メモリは、EPROMであることを特徴とする請求項7、8、9、10、11又は12記載のシステム装置。
- 前記外部回路は、画像を電気信号に変換する回路であることを特徴とする請求項7、8、9、10、11、12又は13記載のシステム装置。
- 前記外部回路は、CMOSセンサを使用した回路であることを特徴とする請求項14記載のシステム装置。
- 前記外部回路は、CCDを使用した回路であることを特徴とする請求項14記載のシステム装置。
- 所定の機能を有する外部回路と、該外部回路の動作制御を行うホスト装置とのインタフェースを行い、書き換え可能なメモリで構成された外部メモリから該インタフェースを行うために必要なデータを得る半導体集積回路の動作制御方法において、
同一の外部信号線群で並列に接続された前記外部回路及び前記外部メモリに対して、アクセスを行う方を排他的に作動させることを特徴とする半導体集積回路の動作制御方法。 - 前記外部回路及び前記外部メモリに対する電源の供給制御を行って、前記外部回路及び前記外部メモリに対する駆動制御を行うことを特徴とする請求項17記載の半導体集積回路の動作制御方法。
- 前記外部回路及び前記外部メモリに対する活性化を制御する信号を用いて、前記外部回路及び前記外部メモリに対する駆動制御を行うことを特徴とする請求項17記載の半導体集積回路の動作制御方法。
- 前記外部回路にアクセスするために必要なデータを前記外部メモリから読み出して内蔵する揮発性メモリに格納し、該揮発性メモリに格納したデータを使用して前記外部回路にアクセスすることを特徴とする請求項17、18又は19記載の半導体集積回路の動作制御方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006242471A JP5064744B2 (ja) | 2006-09-07 | 2006-09-07 | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 |
CN2007800013103A CN101356516B (zh) | 2006-09-07 | 2007-08-31 | 半导体集成电路、包括半导体集成电路的系统设备及半导体集成电路控制方法 |
KR1020087010892A KR20080087783A (ko) | 2006-09-07 | 2007-08-31 | 반도체 집적 회로, 반도체 집적 회로를 포함하는 시스템장치, 및 반도체 집적 회로 제어 방법 |
US12/092,568 US8495277B2 (en) | 2006-09-07 | 2007-08-31 | Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method |
PCT/JP2007/067463 WO2008029903A1 (en) | 2006-09-07 | 2007-08-31 | Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method |
TW096133128A TW200832141A (en) | 2006-09-07 | 2007-09-05 | Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006242471A JP5064744B2 (ja) | 2006-09-07 | 2006-09-07 | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008065581A true JP2008065581A (ja) | 2008-03-21 |
JP5064744B2 JP5064744B2 (ja) | 2012-10-31 |
Family
ID=39157327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006242471A Expired - Fee Related JP5064744B2 (ja) | 2006-09-07 | 2006-09-07 | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8495277B2 (ja) |
JP (1) | JP5064744B2 (ja) |
KR (1) | KR20080087783A (ja) |
CN (1) | CN101356516B (ja) |
TW (1) | TW200832141A (ja) |
WO (1) | WO2008029903A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199913A (ja) * | 2011-03-09 | 2012-10-18 | Canon Inc | 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595298B2 (en) | 2012-07-18 | 2017-03-14 | Microsoft Technology Licensing, Llc | Transforming data to create layouts |
JP2018195905A (ja) * | 2017-05-15 | 2018-12-06 | オリンパス株式会社 | データ処理装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257574A (ja) * | 1992-03-13 | 1993-10-08 | Casio Comput Co Ltd | 電子機器の電源供給装置 |
JP2002055744A (ja) * | 2000-08-09 | 2002-02-20 | Ricoh Co Ltd | プリンタコントローラ |
JP2005123858A (ja) * | 2003-10-16 | 2005-05-12 | Mega Chips Corp | カメラ制御装置 |
JP2005323162A (ja) * | 2004-05-10 | 2005-11-17 | Fuji Photo Film Co Ltd | 撮像装置及び画像記録方法 |
US20060192859A1 (en) * | 2005-02-28 | 2006-08-31 | Megachips Lsi Solutions Inc. | Electronic device with camera and main module incorporated in electronic device with camera |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100189530B1 (ko) * | 1996-05-21 | 1999-06-01 | 윤종용 | 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 |
JP4555416B2 (ja) | 1999-09-22 | 2010-09-29 | 富士通セミコンダクター株式会社 | 半導体集積回路およびその制御方法 |
JP3835968B2 (ja) | 2000-03-06 | 2006-10-18 | 松下電器産業株式会社 | 半導体集積回路 |
JP2002014833A (ja) | 2000-06-30 | 2002-01-18 | Konica Corp | フラッシュメモリの書き換え方式、制御装置、画像形成装置及びプログラム更新方式 |
JP2002024159A (ja) | 2000-07-10 | 2002-01-25 | Ricoh Co Ltd | 制御装置 |
CN100470475C (zh) * | 2004-09-08 | 2009-03-18 | 奥林巴斯株式会社 | 程序下载装置和方法、以及照相机系统 |
JP2006109427A (ja) * | 2004-09-08 | 2006-04-20 | Olympus Corp | プログラムダウンロード装置及び方法、並びにカメラシステム |
KR100628766B1 (ko) * | 2004-12-24 | 2006-09-29 | 엘지전자 주식회사 | 이동통신 단말기의 텔레비전 출력 제어 장치 |
JP2006190132A (ja) * | 2005-01-07 | 2006-07-20 | Ricoh Co Ltd | 制御プログラムダウンロード装置 |
JP2006325101A (ja) | 2005-05-20 | 2006-11-30 | Ricoh Co Ltd | 半導体集積回路 |
US7313959B2 (en) * | 2005-05-25 | 2008-01-01 | The Boeing Company | Magnetically attracted apparatus, system, and method for remote bondline thickness measurement |
US7472301B2 (en) * | 2005-05-27 | 2008-12-30 | Codman Neuro Sciences Sárl | Circuitry for optimization of power consumption in a system employing multiple electronic components, one of which is always powered on |
JP2007241334A (ja) * | 2006-03-03 | 2007-09-20 | Hitachi Ltd | ストレージシステム及びその制御方法 |
-
2006
- 2006-09-07 JP JP2006242471A patent/JP5064744B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-31 WO PCT/JP2007/067463 patent/WO2008029903A1/en active Application Filing
- 2007-08-31 KR KR1020087010892A patent/KR20080087783A/ko not_active Application Discontinuation
- 2007-08-31 US US12/092,568 patent/US8495277B2/en not_active Expired - Fee Related
- 2007-08-31 CN CN2007800013103A patent/CN101356516B/zh not_active Expired - Fee Related
- 2007-09-05 TW TW096133128A patent/TW200832141A/zh unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257574A (ja) * | 1992-03-13 | 1993-10-08 | Casio Comput Co Ltd | 電子機器の電源供給装置 |
JP2002055744A (ja) * | 2000-08-09 | 2002-02-20 | Ricoh Co Ltd | プリンタコントローラ |
JP2005123858A (ja) * | 2003-10-16 | 2005-05-12 | Mega Chips Corp | カメラ制御装置 |
JP2005323162A (ja) * | 2004-05-10 | 2005-11-17 | Fuji Photo Film Co Ltd | 撮像装置及び画像記録方法 |
US20060192859A1 (en) * | 2005-02-28 | 2006-08-31 | Megachips Lsi Solutions Inc. | Electronic device with camera and main module incorporated in electronic device with camera |
JP2006238298A (ja) * | 2005-02-28 | 2006-09-07 | Megachips Lsi Solutions Inc | カメラ付き電子機器およびカメラ付き電子機器に組み込まれるメインモジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199913A (ja) * | 2011-03-09 | 2012-10-18 | Canon Inc | 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20080087783A (ko) | 2008-10-01 |
US8495277B2 (en) | 2013-07-23 |
US20090287873A1 (en) | 2009-11-19 |
WO2008029903A1 (en) | 2008-03-13 |
CN101356516A (zh) | 2009-01-28 |
TW200832141A (en) | 2008-08-01 |
JP5064744B2 (ja) | 2012-10-31 |
CN101356516B (zh) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100758301B1 (ko) | 메모리 카드 및 그것의 데이터 저장 방법 | |
US6810444B2 (en) | Memory system allowing fast operation of processor while using flash memory incapable of random access | |
US20050281104A1 (en) | Storage device | |
JP2018055737A (ja) | 半導体記憶装置および連続読出し方法 | |
KR20060113248A (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
KR100634436B1 (ko) | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 | |
US10133497B1 (en) | SPI command censoring method and apparatus | |
TWI534615B (zh) | 串列周邊介面控制器、串列周邊介面快閃記憶體及其存取方法和存取控制方法 | |
WO2011060703A1 (zh) | 一种电可擦除可编程只读存储器的实现方法和装置 | |
US20060174148A1 (en) | Controller and method for power-down mode in memory card system | |
JP5064744B2 (ja) | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 | |
US20080162814A1 (en) | Devices and Methods of Operating Memory Devices Including Power Down Response Signals | |
JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
JP2011107437A (ja) | 集積回路装置及び電子機器 | |
US20070300010A1 (en) | Apparatus for fast accesses to flash memory | |
CN114141291A (zh) | 存储器、存储器控制方法和系统 | |
US20060284876A1 (en) | Method and apparatus for programming an input/output device over a serial bus | |
JP7006410B2 (ja) | 制御装置、画像形成装置および回路装置 | |
CN115808964A (zh) | 存储器、存储器控制方法和系统 | |
JP4793798B2 (ja) | マイクロコンピュータ | |
TWI473110B (zh) | 串列介面的快閃記憶體裝置及其重置動作的執行方法 | |
JP4474574B2 (ja) | コンピュータ | |
TWI413904B (zh) | Universal Serial Bus (USB) controller and its execution method | |
JP4930825B2 (ja) | 撮像装置及びデータ転送装置 | |
JP4988982B2 (ja) | マイクロコンピュータの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5064744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |