TWI413904B - Universal Serial Bus (USB) controller and its execution method - Google Patents

Universal Serial Bus (USB) controller and its execution method Download PDF

Info

Publication number
TWI413904B
TWI413904B TW099106192A TW99106192A TWI413904B TW I413904 B TWI413904 B TW I413904B TW 099106192 A TW099106192 A TW 099106192A TW 99106192 A TW99106192 A TW 99106192A TW I413904 B TWI413904 B TW I413904B
Authority
TW
Taiwan
Prior art keywords
program
universal serial
serial bus
bus controller
external memory
Prior art date
Application number
TW099106192A
Other languages
English (en)
Other versions
TW201131373A (en
Inventor
Bi Hue Lin
Hsiang Sheng Liu
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Priority to TW099106192A priority Critical patent/TWI413904B/zh
Priority to US12/816,963 priority patent/US20110219166A1/en
Publication of TW201131373A publication Critical patent/TW201131373A/zh
Application granted granted Critical
Publication of TWI413904B publication Critical patent/TWI413904B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)

Description

通用串列匯流排(USB)控制器及其執行方法
本發明係關於一種通用串列匯流排(universal serial bus，USB)控制器，特別是一種通用串列匯流排控制器及其執行方法。
近年來，隨著通訊科技的進步，攝影機，又稱為網路攝影機，已普遍運用在舉行視訊會議或打視訊電話上。網路攝影機主要包含一感測器，且此感測器可透過USB連接於個人電腦(personal computer，PC)。
隨著電子產品精緻化，常常將網路攝影機整合至各種電子產品(例如：筆記型PC或液晶顯示器等)中。因此，減小網路攝影機的尺寸對於減小具有網路攝影機之電子產品的尺寸特別重要。其中，於減小網路攝影機的尺寸上，可透過減小構成網路攝影機之感測器、USB LSI(large scale integrated circuit，大型積體電路)及/或周邊電路之尺寸達成。
「第1圖」係顯示習知之網路攝影機的系統配置。參照「第1圖」，網路攝影機100包含光學透鏡110、感測器120及USB控制器130。網路攝影機100利用USB控制器130中之USB介面連接至PC 200。其中，感測器120可使用電荷耦合元件(charge coupled device，CCD)感測器或互補金氧半導體(complementary metal oxide semiconductor，CMOS)感測器。
「第2圖」係顯示習知之USB控制器的內部配置。參照「第2圖」，USB控制器130包含感測器介面電路131、影像資料先進先出(first in first out，FIFO)132、USB介面電路133、中央處理單元(central processing unit，CPU)134及唯讀記憶體(read-only memory，ROM)135。
USB控制器130可由LSI來實現。其中，LSI可設計成可與諸如CMOS感測器或CCD感測器等各種感測器120電性相連。
為了使USB控制器130得以與感測器120相連接，因此USB控制器130需將與介接感測器相關之各項設定(例如：位址及資料等)儲存於ROM 135中。這意謂著USB控制器130僅適用於預定類型之感測器120。並且，當儲存於ROM 135中的設定程式發生錯誤(bug)時，則必須要修改光罩以重新製造。
鑒於以上的問題，本發明提供一種USB控制器及其執行方法，藉由解決習知技術所存在的至少一問題。
本發明所揭露之USB控制器的執行方法，應用於一USB控制器。此USB控制器具有一ROM和一隨機存取記憶體(random access memory，RAM)。
於USB控制器執行ROM中的第一程式的過程中，根據第一程式的程式流程，偵測電性連接至USB控制器的一外接記憶體。其中，外接記憶體儲存有一第二程式，且第二程式係由多個區段所構成。
當USB控制器電性連接至外接記憶體時，從執行第一程式跳為執行第二程式。
從執行第一程式跳為執行第二程式的步驟包括將第二程式的一區段載入至隨機存取記憶體中，並且執行載入至隨機存取記憶體中的第二程式的區段。當未完成第二程式的執行時，反覆進行前述二步驟。於完成第二程式的執行之後，則跳回接續執行第一程式。
將第二程式的一區段載入至隨機存取記憶體中的步驟可包括：設定USB控制器的RAM的起始位址和終止位址，然後將第二程式中對應起始位址和終止位址的區段從外接記憶體載入至RAM。
於執行完載入之區段後，可確認程式流程(flow)是否需再執行另一區段。若需執行另一區段，可依據欲執行的區段重新設定RAM所代表的起始位址和終止位址，然後依照重新設定的起始位址和終止位址再次載入第二程式的另一區段，並執行載入的區段。
當USB控制器未電性連接至外接記憶體時，則接續執行第一程式。
本發明所揭露之USB控制器，包括：ROM、RAM和處理單元。於此，處理單元用以執行第一程式並於第一程式的執行過程中根據第一程式的程式流程偵測外接記憶體。
其中，當處理單元偵測到外接記憶體時，處理單元將第二程式的一區段從外接記憶體載入至隨機存取記憶體，並且從執行第一程式跳為執行於隨機存取記憶體中的第二程式的區段。
處理單元可透過設定隨機存取記憶體的一起始位址和一終止位址，以根據設定之RAM的起始位址和終止位址將第二程式中對應之區段從外接記憶體載入至RAM，進而執行於RAM中的第二程式的該區段。
並且，於執行完載入之區段後，處理單元可確認程式流程是否需再執行另一區段。若需執行另一區段，處理單元可重新設定RAM的起始位址和終止位址，以接續執行第二程式的另一區段。
而當處理單元未偵測到外接記憶體時，處理單元則會接續執行第一程式。
於根據本發明之USB控制器及其執行方法中，利用外接記憶體存放不同感測器的設定或當原儲存程式有錯誤時可用以存放修改後的程式碼。並且，於此，隨著設定組態的執行，動態將欲執行的程式區段載入至RAM，以縮小RAM的尺寸，進而避免過大的RAM撐大整個晶片(USB控制器)的尺寸。換言之，於本發明中，隨著程式的執行動態讀取外接記憶體，以將要用的程式碼(程式區段)從外接記憶體載入至RAM，再執行載入的程式區段。如此一來，即可方便程式修改，進而提供較大的程式修改空間。再者，可將RAM的尺寸設計成相應於載入之程式區段的大小，因此相較於完整程式的載入，可相對地減小RAM的尺寸，進而有效地縮小整個晶片(USB控制器)的尺寸。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
於本發明中，利用外接記憶體存放不同感測器的設定或當原儲存程式有錯誤時可用以存放修改後的程式碼。並且，於本發明中，隨著設定組態的執行，動態將欲執行的程式區段載入至RAM，以縮小RAM的尺寸，進而避免過大的RAM撐大整個晶片(USB控制器)的尺寸。換言之，於本發明中，隨著程式的執行動態讀取外接記憶體，以將要用的程式碼(程式區段)從外接記憶體載入至RAM，再執行載入的程式區段。如此一來，即可方便程式修改，進而提供較大的程式修改空間。再者，可將RAM的尺寸設計成相應於載入之程式區段的大小，因此相較於完整程式的載入，可相對地減小RAM的尺寸，進而有效地縮小整個晶片(USB控制器)的尺寸。
「第3圖」係顯示根據本發明一實施例之USB控制器的內部配置。「第4圖」係顯示根據本發明一實施例之USB控制器的執行方法。
參照「第3圖」，USB控制器300包括處理單元340、ROM 350和RAM 360。
於此，USB控制器300可透過感測器介面電路310電性連接至感測器120。並且，USB控制器300可透過USB介面電路330電性連接至個人電腦200。並且，感測器120與個人電腦200可利用影像資料FIFO 320經由感測器介面電路310和USB介面電路330而相互通訊。
於ROM 350中儲存有第一程式。
USB控制器300可電性連接至一外接記憶體400。於外接記憶體400儲存有第二程式。其中，此第二程式係由多個區段所構成。此第二程式可為特定感測器的設定或當原儲存程式(例如：第一程式)有錯誤時可用以存放修改後的程式碼。此外接記憶體400可為EEPROM(電子可抹拭唯讀記憶體)。
參照「第4圖」，當USB控制器300啟動(power on)(步驟500)時，處理單元340會執行儲存在ROM 350中的第一程式(步驟510)。
處理單元340根據第一程式的程式流程，偵測是否有外接記憶體400與USB控制器300電性連接(步驟520)。舉例來說，當程式流程(flow)為執行第二程式的一區段時，處理單元340即會偵測是否有外接記憶體400與USB控制器300電性連接。
當偵測到USB控制器300電性連接外接記憶體400時，處理單元340從執行第一程式跳為執行第二程式。
於此，先設定RAM 360所代表的起始位址和終止位址(步驟530)。
將對應起始位址和終止位址的第二程式的一區段從外接記憶體400載入至RAM 360(步驟540)。換言之，根據起始位址和終止位址將外接記憶體400中相對應的程式區段映射(mapping)至RAM 360中。
然後，處理單元340再執行載入至RAM 360中的第二程式的區段(步驟550)。
執行完載入之區段後，處理單元340確認程式流程是否需再執行另一區段(步驟560)。
若需執行另一區段，處理單元340會依據欲執行的區段重新設定RAM 360所代表的起始位址和終止位址(步驟570)。
然後回到步驟540，依照重新設定的起始位址和終止位址再次載入第二程式的另一區段。並且，執行載入的區段(步驟550)。
於執行完第二程式之後，處理單元340則會跳回接續執行第一程式(步驟580)。
另外，當偵測到USB控制器300未電性連接至外接記憶體400時，處理單元340則接續執行第一程式(步驟580)。
其中，每次設定之起始位址和終止位址所構成的資料量可小於或等於RAM 360的存儲空間的尺寸。
於此，每次設定之起始位址和終止位址所構成的資料量係等於所對應之第二程式的區段的資料量。並且，第二程式的各區段可具有相同資料量的程式碼，亦可具有不同資料量的程式碼。換言之，每次設定之起始位址和終止位址所構成的資料量可均相同，亦可部份不同。
舉例來說，假設RAM 360的存儲空間係為2Kbyte(千位元組)。
當程式流程執行到第二程式的第一區段(位址0xA000至位址0xA7FF)時，處理單元340會將RAM 360所代表的起始位址設定為0xA000，並且將RAM 360所代表的終止位址設定為0xA7FF，如「第5A圖」所示。
然後，從外接記憶體400中對應之第一區段(位址0xA000至位址0xA7FF)映射至RAM 360，進而執行載入至RAM 360的第一區段。
接著，當程式流程要執行第二程式的第二區段(位址0xA800至位址0xAFFF)時，處理單元340會將RAM 360所代表的起始位址設定為0xA800，並且將RAM 360所代表的終止位址設定為0xAFFF，如「第5B圖」所示。
然後，從外接記憶體400中對應之第二區段(位址0xA800至位址0xAFFF)映射至RAM 360，進而執行載入至RAM 360的第二區段。以此類推。
其中，重新設定的起始位址可接續於前一次設定的終止位址，亦可不是接續於前一次設定的終止位址。
於此，可透過一旗標信號來決定欲執行的第二程式的區段。其中，旗標信號的位元數可對應第二程式的區段數，並且由各個位元來決定欲執行的區段。以4個位元為例，以下分別稱之為位元0(bit_0)、位元1(bit_1)、位元2(bit_2)和位元3(bit_3)。位元0(bit_0)、位元1(bit_1)、位元2(bit_2)和位元3(bit_3)分別對應於第一區段、第二區段、第三區段和第四區段。
當bit_0設為1時，代表是執行第一區段。當bit_1設為1時，代表是執行第二區段。當bit_2設為1時，代表是執行第三區段。當bit_3設為1時，則代表是執行第四區段。若所有位元均設為0(即，bit_0=0、bit_1=0、bit_2=0且bit_3=0)時，則代表是執行儲存於ROM 350中的第一程式。
此旗標信號可位於第一程式中。
參照「第6圖」，ROM 350中可儲存有一第一程式，且此第一程式具有一個或多個旗標信號。此旗標信號可標記程式流程為執行第二程式的一區段。
當USB控制器300啟動(步驟500)時，處理單元340會先執行ROM 350中的第一程式(步驟510)。
於讀到第一程式中的旗標信號時，處理單元340會辨識此旗標信號，以確認是否需跳到第二程式(步驟512)。
換言之，當處理單元340確認此旗標信號表示程式流程為執行第二程式的一區段時，則會偵測是否有外接記憶體400與USB控制器300電性連接(步驟520)。
並且，當USB控制器300電性連接外接記憶體400時，處理單元340根據讀取到的旗標信號執行第二程式。
於此，即根據讀取到的旗標信號設定RAM 360所代表的起始位址和終止位址(步驟530)，藉以從外接記憶體400載入對應的第二程式的區段至RAM 360(步驟540)。
於此，此旗標信號可設定有欲執行第二程式的區段的儲存位址和執行位址。於執行第二程式的一區段時，則基於旗標信號中設定的儲存位址設定RAM 360所代表的起始位址和終止位址(步驟530)，藉以從外接記憶體400載入對應的第二程式的區段至RAM 360(步驟540)。
於載入對應的第二程式的區段後，再基於旗標信號中設定的執行位址設定RAM 360所代表的起始位址和終止位址，藉以執行RAM 360中的第二程式的區段(步驟550)。
此外，亦可額外設置有旗標信號與欲執行第二程式的區段的儲存位址和執行位址之一對應表，以根據旗標信號取得欲執行第二程式的區段的儲存位址和執行位址，進而依據取得的儲存位址和執行位址載入並執行對應之第二程式的區段。
再者，於執行完RAM 360中的第二程式的區段(步驟550)後，程式流程會跳回至第一程式中讀取到的旗標信號的位置以接續執行ROM 350中的第一程式(步驟580)。
另外，於外接記憶體400中可儲存有一旗標信號，以作為處理單元340偵測是否有外接記憶體400與USB控制器300電性連接的使用。參照「第7圖」，於進行外接記憶體400與USB控制器300電性連接的偵測時，處理單元340會進行外接記憶體400的旗標信號的確認(步驟522)。當確認到旗標信號，即確認程序為正確(true)時，即表示USB控制器300電性連接有具有第二程式的外接記憶體400，則從執行第一程式跳為進行第二程式的對應區段的載入與執行(步驟590)(例如：步驟530至步驟570)。當確認不到旗標信號，即確認程序為錯誤(flase)時，即表示USB控制器300未電性連接有具有第二程式的外接記憶體400(步驟580)。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
100．．．網路攝影機
110．．．光學透鏡
120．．．感測器
130．．．通用串列匯流排控制器
131．．．感測器介面電路
132．．．影像資料先進先出
133．．．通用串列匯流排介面電路
134．．．中央處理單元
135．．．唯讀記憶體
200．．．個人電腦
300．．．通用串列匯流排控制器
310．．．感測器介面電路
320．．．影像資料先進先出
330．．．通用串列匯流排介面電路
340．．．處理單元
350．．．唯讀記憶體
360．．．隨機存取記憶體
400．．．外接記憶體
第1圖係顯示習知之網路攝影機的系統配置。
第2圖係顯示習知之USB控制器的內部配置。
第3圖係顯示根據本發明一實施例之USB控制器的內部配置。
第4圖係顯示根據本發明一實施例之USB控制器的執行方法。
第5A圖係顯示根據本發明之USB控制器中設定RAM的一實態樣。
第5B圖係顯示根據本發明之USB控制器中設定RAM的另一實態樣。
第6圖係顯示根據本發明另一實施例之USB控制器的執行方法。
第7圖係顯示根據本發明又一實施例之USB控制器的執行方法。

Claims (19)

  1. 一種通用串列匯流排控制器的執行方法，應用於一通用串列匯流排控制，該通用串列匯流排控制器具有一唯讀記憶體和一隨機存取記憶體，該通用串列匯流排控制器的執行方法包括：執行該唯讀記憶體中的一第一程式；根據該第一程式的程式流程，偵測一外接記憶體是否電性連接至該通用串列匯流排控制器；當該通用串列匯流排控制器電性連接至該外接記憶體時，執行一第二程式，包括：將該第二程式的多個區段中之一從該外接記憶體載入至該隨機存取記憶體中；執行載入至該隨機存取記憶體中的該第二程式的該區段；及反覆進行該將該第二程式的該些區段中之一從該外接記憶體載入至該隨機存取記憶體中的步驟及該執行載入至該隨機存取記憶體中的該第二程式的該區段的步驟，直至完成該第二程式的執行；及於完成該第二程式的執行之後，執行該第一程式。
  2. 如請求項1所述之通用串列匯流排控制器的執行方法，其中該將該第二程式的該些區段中之一載入至該隨機存取記憶體中的步驟包括：設定該隨機存取記憶體的一起始位址和一終止位址；及將該第二程式的該多個區段中對應設定之該起始位址和 該終止位址的該區段從該外接記憶體載入至該隨機存取記憶體。
  3. 如請求項2所述之通用串列匯流排控制器的執行方法，其中當未完成該第二程式的執行時，於執行完載入至該隨機存取記憶體的該區段後，重新設定該隨機存取記憶體的該起始位址和該終止位址以接續將該些區段中的另一區段載入至該隨機存取記憶體中。
  4. 如請求項2所述之通用串列匯流排控制器的執行方法，其中每次設定之該起始位址和該終止位址所構成的資料量係小於或等於該隨機存取記憶體的存儲空間的尺寸。
  5. 如請求項2所述之通用串列匯流排控制器的執行方法，其中每次設定之該起始位址和該終止位址所構成的資料量係等於所對應之該第二程式的該區段的資料量。
  6. 如請求項2所述之通用串列匯流排控制器的執行方法，其中該第二程式的各該區段的資料量係小於或等於該隨機存取記憶體的存儲空間的尺寸。
  7. 如請求項1所述之通用串列匯流排控制器的執行方法，其中該第一程式具有至少一個旗標信號，且各該旗標信號標記該第一程式的程式流程為執行對應之該第二程式的該多個區段中之一，且該根據該第一程式的程式流程，偵測電性連接至該通用串列匯流排控制器的一外接記憶體的步驟包括：於執行該第一程式的過程中，當讀取到該至少一個旗標信號中之一時，辨識讀取到的該旗標信號；及 依據讀取到的該旗標信號偵測電性連接至該通用串列匯流排控制器的該外接記憶體。
  8. 如請求項1所述之通用串列匯流排控制器的執行方法，其中該外接記憶體具有一旗標信號，且該根據該第一程式的程式流程，偵測電性連接至該通用串列匯流排控制器的一外接記憶體的步驟包括：根據該第一程式的程式流程，確認該外接記憶體的該旗標信號；其中，確認到該旗標信號即表示偵測到該通用串列匯流排控制器電性連接至該外接記憶體。
  9. 如請求項1所述之通用串列匯流排控制器的執行方法，更包括：當偵測到該通用串列匯流排控制器未電性連接至該外接記憶體時，接續執行該第一程式。
  10. 如請求項1所述之通用串列匯流排控制器的執行方法，其中該第二程式的各該區段的資料量係小於或等於該隨機存取記憶體的存儲空間的尺寸。
  11. 一種通用串列匯流排控制器，該通用串列匯流排控制器選擇性電性連接至一外接記憶體，其中該外接記憶體儲存有一第二程式，該通用串列匯流排控制器包括：一唯讀記憶體，儲存有一第一程式；一隨機存取記憶體；及一處理單元，用以執行該第一程式並於該第一程式的執行過程中根據該第一程式的程式流程偵測該外接記憶體； 其中，該第二程式區分成多個區段，當該處理單元偵測到該外接記憶體時，該處理單元將該第二程式的該些區段中之一從該外接記憶體成功地載入至該隨機存取記憶體及執行已載入的該區段來取代該第一程式，並且當完成該第二程式的執行之後，該處理單元執行該第一程式。
  12. 如請求項11所述之通用串列匯流排控制器，其中該第一程式具有至少一個旗標信號，各該旗標信號標記該第一程式的程式流程為執行對應之該第二程式的該區段，且該處理單元依據該旗標信號及該外接記憶體的連接狀態選擇性執行將對應之該第二程式的該區段載入至該隨機存取記憶體並執行載入之該第二程式的該區段。
  13. 如請求項11所述之通用串列匯流排控制器，其中該外接記憶體具有一旗標信號，且該處理單元透過確認該旗標信號來偵測該外接記憶體。
  14. 如請求項11所述之通用串列匯流排控制器，其中該處理單元透過設定該隨機存取記憶體的一起始位址和一終止位址，以根據設定之該起始位址和該終止位址將對應之該第二程式的該區段從該外接記憶體載入至該隨機存取記憶體。
  15. 如請求項14所述之通用串列匯流排控制器，其中該處理單元透過重新設定該隨機存取記憶體的該起始位址和該終止位址，以接續執行該第二程式的另一區段。
  16. 如請求項14所述之通用串列匯流排控制器，其中每次設定之該起始位址和該終止位址所構成的資料量係小於或等於該隨 機存取記憶體的存儲空間的尺寸。
  17. 如請求項14所述之通用串列匯流排控制器，其中該第二程式的各該區段的資料量係小於或等於該隨機存取記憶體的存儲空間的尺寸。
  18. 如請求項11所述之通用串列匯流排控制器，其中當該處理單元未偵測到該外接記憶體時，該處理單元接續執行該第一程式。
  19. 如請求項11所述之通用串列匯流排控制器，其中該第二程式的各該區段的資料量係等於該隨機存取記憶體的存儲空間的尺寸。
TW099106192A 2010-03-03 2010-03-03 Universal Serial Bus (USB) controller and its execution method TWI413904B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099106192A TWI413904B (zh) 2010-03-03 2010-03-03 Universal Serial Bus (USB) controller and its execution method
US12/816,963 US20110219166A1 (en) 2010-03-03 2010-06-16 Usb controller and execution method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099106192A TWI413904B (zh) 2010-03-03 2010-03-03 Universal Serial Bus (USB) controller and its execution method

Publications (2)

Publication Number Publication Date
TW201131373A TW201131373A (en) 2011-09-16
TWI413904B true TWI413904B (zh) 2013-11-01

Family

ID=44532277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106192A TWI413904B (zh) 2010-03-03 2010-03-03 Universal Serial Bus (USB) controller and its execution method

Country Status (2)

Country Link
US (1) US20110219166A1 (zh)
TW (1) TWI413904B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606955B2 (en) 2014-02-10 2017-03-28 Intel Corporation Embedded universal serial bus solutions

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105760325A (zh) * 2014-12-16 2016-07-13 鸿富锦精密工业(武汉)有限公司 支持usb存储设备在dos系统下热插拔的系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139503A (ja) * 2002-10-21 2004-05-13 Matsushita Electric Ind Co Ltd 記憶装置及びその制御方法
US20050172207A1 (en) * 2004-01-30 2005-08-04 Radke William H. Error detection and correction scheme for a memory device
US20070006035A1 (en) * 2003-08-28 2007-01-04 Kazou Usui Microcomputer and method for developing system program
TW200819988A (en) * 2006-10-13 2008-05-01 Spansion Llc Virtual memory card controller
TW200935436A (en) * 2007-10-01 2009-08-16 Marvell World Trade Ltd Flash memory controller
TW200947444A (en) * 2008-02-04 2009-11-16 Mosaid Technologies Inc Flexible memory operations in NAND flash devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715433A (en) * 1995-04-20 1998-02-03 Raghavan; Rajan Dynamic software model for emulating hardware
US5960212A (en) * 1996-04-03 1999-09-28 Telefonaktiebolaget Lm Ericsson (Publ) Universal input/output controller having a unique coprocessor architecture
US5867724A (en) * 1997-05-30 1999-02-02 National Semiconductor Corporation Integrated routing and shifting circuit and method of operation
US7552251B2 (en) * 2003-12-02 2009-06-23 Super Talent Electronics, Inc. Single-chip multi-media card/secure digital (MMC/SD) controller reading power-on boot code from integrated flash memory for user storage
US6810459B1 (en) * 2001-02-12 2004-10-26 Motorola, Inc. Reduced complexity computer system architecture
US20030099139A1 (en) * 2001-08-24 2003-05-29 Abrosimov Igor Anatolievich Memory test apparatus and method of testing
US20040123004A1 (en) * 2002-12-19 2004-06-24 International Business Machines Corporation An improved fifo based controller circuit for slave devices attached to a cpu bus
US20080052429A1 (en) * 2006-08-28 2008-02-28 Tableau, Llc Off-board computational resources

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139503A (ja) * 2002-10-21 2004-05-13 Matsushita Electric Ind Co Ltd 記憶装置及びその制御方法
US20070006035A1 (en) * 2003-08-28 2007-01-04 Kazou Usui Microcomputer and method for developing system program
US20050172207A1 (en) * 2004-01-30 2005-08-04 Radke William H. Error detection and correction scheme for a memory device
TW200819988A (en) * 2006-10-13 2008-05-01 Spansion Llc Virtual memory card controller
TW200935436A (en) * 2007-10-01 2009-08-16 Marvell World Trade Ltd Flash memory controller
TW200947444A (en) * 2008-02-04 2009-11-16 Mosaid Technologies Inc Flexible memory operations in NAND flash devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606955B2 (en) 2014-02-10 2017-03-28 Intel Corporation Embedded universal serial bus solutions
TWI578166B (zh) * 2014-02-10 2017-04-11 英特爾公司 用於顯式控制訊息發送信號之系統與方法、嵌入式高速串列介面埠及非暫時性電腦可讀媒體

Also Published As

Publication number Publication date
TW201131373A (en) 2011-09-16
US20110219166A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
TWI719332B (zh) 曝光方法、電子裝置與主從式系統
TWI614608B (zh) 用於觸控感測器資訊的通訊之設備、系統及方法
KR102024959B1 (ko) Hid i2c 데이터 버스를 위한 호스트 측 구현 기법
CN107403601B (zh) 一种显示驱动芯片和终端设备
JP2018508053A (ja) ポートコントローラの、それ自体の外部ポートを介したポートコントローラの再プログラミング
JP6924026B2 (ja) 半導体装置、ヒューマンインターフェース装置及び電子機器
JP5997867B2 (ja) デバイスドライバ登録装置とこれを用いたデバイスドライバの登録方法
US20100095044A1 (en) Motherboard system, storage device for booting up thereof and connector
CN103345434B (zh) 一种显示装置的数据备份方法和装置
CN103842966A (zh) 电子设备
WO2020206879A1 (zh) Pcie宽度自动适配方法、装置及电子设备和存储介质
TWI413904B (zh) Universal Serial Bus (USB) controller and its execution method
US20150046759A1 (en) Semiconductor integrated circuit device
US10225474B2 (en) Image processing device and system
TWI507876B (zh) 記憶體儲存裝置及控制方法、記憶體控制電路單元及模組
WO2023240941A1 (zh) 下载数据的方法、装置和安全元件
US20070300010A1 (en) Apparatus for fast accesses to flash memory
JP5064744B2 (ja) 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法
JP5997868B2 (ja) デバイスプロキシ装置及びその制御方法
US7844754B2 (en) Data transfer apparatus and data transfer method
JP6709510B2 (ja) 電子機器
TWI544392B (zh) 電容式觸控電子裝置、觸控裝置及其模式選擇方法
US20170270021A1 (en) Repair of failed firmware through an unmodified dual-role communication port
TWI427481B (zh) 工業標準構造介面匯流排的橋接系統、裝置與其方法
CN102200950B (zh) 通用串行总线控制器及其执行方法