TWI427481B - 工業標準構造介面匯流排的橋接系統、裝置與其方法 - Google Patents

工業標準構造介面匯流排的橋接系統、裝置與其方法 Download PDF

Info

Publication number
TWI427481B
TWI427481B TW100123426A TW100123426A TWI427481B TW I427481 B TWI427481 B TW I427481B TW 100123426 A TW100123426 A TW 100123426A TW 100123426 A TW100123426 A TW 100123426A TW I427481 B TWI427481 B TW I427481B
Authority
TW
Taiwan
Prior art keywords
interface
signal
module
bus
access signal
Prior art date
Application number
TW100123426A
Other languages
English (en)
Other versions
TW201303606A (zh
Inventor
Shih Jen Chuang
Tseng Wen Chen
Tsung Hsueh Li
Original Assignee
Feature Integration Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Feature Integration Technology Inc filed Critical Feature Integration Technology Inc
Priority to TW100123426A priority Critical patent/TWI427481B/zh
Publication of TW201303606A publication Critical patent/TW201303606A/zh
Application granted granted Critical
Publication of TWI427481B publication Critical patent/TWI427481B/zh

Links

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

工業標準構造介面匯流排的橋接系統、裝置與其方法
一種訊號橋接系統、裝置與其方法,特別有關於一種工業標準構造介面匯流排的橋接系統、裝置與其方法。
隨著積體電路的快速發展,使得計算機裝置(computer)的晶片組可以具有更快處理能力與更快的傳輸速度。由於晶片組的快速發展,同時也開發出配合其速度的各式匯流排。
在1980年代,IBM公司首先提出工業標準構造介面匯流排(Industry Standard Architecture Bus,以下簡稱ISA匯流排)。ISA匯流排可用以傳遞8位元長度或16位元長度的資料訊號。儘管ISA匯流排已鮮少的被應用在個人電腦之中,但有許多工業用計算機仍需使用ISA匯流排與其周邊設備。為能使這些新的計算機裝置可以使用ISA匯流排的各項連接周邊。所以出現許多不同橋接ISA匯流排的連接架構。
一般而言,計算機裝置可以透過以下方式對ISA匯流排進行橋接處理:透過個人電腦介面(Peripheral Component Interconnect,以下簡稱PCI)轉ISA匯流排(也可以是快速個人電腦介面(以下簡稱PCI-E)轉ISA匯流排)或低腳位數介面(Low Pin Count,以下簡稱LPC)轉ISA匯流排。而不論是用PCI或PCI-E轉ISA匯流排最好需要提供主機端(Host)與直接記憶體存取控制器(Directed Memory Access,以下簡稱DMA)模式方為完整之ISA匯流排。
而PCI橋接ISA的DMA更包括有兩種不同方式:1.PC/PCI DMA與2.分散式DMA(Distributed DMA,簡稱DDMA)。請參考「第1A圖」所示,其係為習知技術之PC/PCI DMA轉ISA傳輸方塊圖。第一種橋接的方式是由主機端110傳送PPDREQ#與PCICLK#兩組訊號至晶片組120,並等待晶片組120回應PPDGNT#的回應訊號。當主機端110接收到PPDGNT#的回應訊號,就可以獲得ISA所欲傳輸的通道編號(Channel)。於此同時,主機端110再加上DMA時脈類別(Cycle type)與輸出/輸入位址協定(I/O Address)即可完整的實現ISA DMA(或ISA Master)的傳輸。但此一方式,隨著新的晶片組120取消PPDREQ#與PCICLK#相應的腳位,使得新的晶片組120無法使用相應的腳位進行橋接的處理。
請參考「第1B圖」所示,其係為分散式DMA的架構示意圖。第二種橋接方式:分散式DMA的處理是另設置一組對應於DMA控制器140(DMA Controller)與DMA分頁暫存器(DMA Page Register)(未繪示)的處理電路。DMA控制器140係連接於中央介面匯流排(Central Interface Bus)與晶片組120之間。處理電路透過主機端110與利用PCI解碼器(PCI Decoder)的讀寫特性,攔截軟體對晶片組120的DMA控制器140與DMA分頁暫存器的讀寫處理,使得原本對ISA匯流排130的讀寫,可以被轉移到處理電路中進行處理。因此可以利用處理電路完成ISA DMA(或ISA Master)的處理。
這種方式需要透過硬體的改變才能達成橋接的目的。但在PCI-E的架構下,主機板的晶片組對於習知技術ISA匯流排130的橋接需透過DMA控制器140與DMA分頁暫存器,而ISA匯流排130的傳輸路徑是為PCI-E的傳輸路徑,此兩種傳輸路徑是不同的。所以新的晶片組120並無法透過硬體複製的方式對處理電路進行資料的攔截。
相較於上述方式,第三種橋接方式是透過LPC對ISA進行橋接,並請參考「第1C圖」所示,而「第1C圖」的LDRQ#訊號之外的其他訊號可以參考LPC之相關規格書,在此並不進行描述。在此一橋接方式中,主機端110將LDRQ#訊號傳送至LPC對ISA的橋接晶片組150。LPC對ISA的橋接晶片組150透過LFRAME_和LAD[3:0]送出DMA週期(DMA Cycle),這樣即可對ISA DMA進行相應的資料存取。
這樣的方式存在另一個缺失,在LPC架構中主機端110為8位元時,但ISA介面170可能為8位元或16位元。當使用錯誤的位元量傳輸時,會造成傳輸緩慢的問題。因此有廠商提出LPC的增強模式(Enhanced Mode)。
在增強模式下,LPC介面利用連續的兩時脈週期將所接收到的兩個8位元長度的訊號進行結合,藉以得到16位元長度的訊號。雖然這樣的作法可以對16位元的ISA介面170加快資料的存取,但是對LPC介面而言卻無法預測上層軟體所執行的操作是屬於8位元或是16位元的操作。因此第三種橋接方式會產生不同位元長度的訊號操作的問題,因此會造成控制狀態的錯誤。
鑒於以上的問題,本發明在於提供一種工業標準構造介面匯流排的橋接系統,將資料存取訊號傳送至工業標準構造介面(Industry Standard Architecture Bus,ISA)的連接周邊。
本發明所揭露之工業標準構造介面匯流排的橋接系統包括訊號控制器(PC)、訊號配適模組(Adaptor)與工業標準構造介面匯流排。訊號控制器更包括低腳位數介面模組(Low Pin Count,LPC)與個人電腦介面模組(Peripheral Component Interconnect,PCI)。訊號控制器根據第一存取訊號之傳送模式,用以決定透過低腳位數介面模組或個人電腦介面模組將第一存取訊號傳送至訊號配適模組。而傳送模式係包括直接記憶體存取模式(Direct Memory Access,DMA)與主機控制模式(Host)。
訊號配適模組更包括低腳位數轉工業標準構造介面模組(LPC TO ISA)與個人電腦介面轉工業標準構造介面模組(PCI TO ISA)。低腳位數轉工業標準構造介面模組透過低腳位數匯流排電性連接於低腳位數介面模組。個人電腦介面轉工業標準構造介面模組透過個人電腦介面匯流排電性連接於個人電腦介面模組。其中,個人電腦介面模組可以由個人電腦介面(PCI)或快速個人電腦介面(PCI-Express)所實現。換言之,本發明可以將快速個人電腦介面模組取代個人電腦介面模組。若為快速個人電腦介面模組時,則是以快速個人電腦介面轉工業標準構造介面模組連接快速個人電腦介面匯流排,而快速個人電腦介面匯流排上所傳輸的訊號則為快速個人電腦介面之訊號。
低腳位數轉工業標準構造介面模組將所接收的第一存取訊號轉換為相應工業標準構造介面匯流排的第二存取訊號。個人電腦介面轉工業標準構造介面模組將所接收的第一存取訊號轉換為第二存取訊號。訊號配適模組經由工業標準構造介面匯流排將第二存取訊號傳送至連接周邊。
當第一存取訊號的傳送模式為直接記憶體存取模式,則訊號控制器透過低腳位數介面模組並經由低腳位數匯流排將資料存取訊號傳送至訊號配適模組。當第一存取訊號的傳送模式為主機控制模式,訊號控制器透過個人電腦介面模組並經由個人電腦介面匯流排將資料存取訊號傳送至訊號配適模組。
當低腳位數轉工業標準構造介面模組將所接收的第一存取訊號轉換為相應的工業標準構造介面匯流排的第二存取訊號。個人電腦介面轉工業標準構造介面模組將所接收的第一存取訊號轉換為第二存取訊號。訊號配適模組經由工業標準構造介面匯流排將第二存取訊號傳送至連接周邊。
本發明另提出一種工業標準構造介面匯流排的橋接裝置,其係包括訊號控制器與訊號配適模組。訊號控制器更包括第一介面模組與第二介面模組。訊號控制器根據第一存取訊號之傳送模式,用以決定透過第一介面模組或第二介面模組傳送第一存取訊號。
其中,第一介面模組係為低腳位數介面模組,第二介面模組係為個人電腦介面(PCI)或快速個人電腦介面(PCI-Express)。第一匯流排係為低腳位數匯流排,第二匯流排係為個人電腦介面匯流排。
訊號配適模組更包括第一介面轉換模組與第二介面轉換模組。訊號配適模組接收來自於訊號控制器的第一存取訊號。第一介面轉換模組透過第一匯流排電性連接於第一介面模組。第二介面轉換模組透過第二匯流排電性連接於第二介面模組。
本發明更提出一種工業標準構造介面匯流排的橋接方法,係包括以下步驟:訊號控制器接收第一存取訊號;訊號控制器根據第一存取訊號之傳送模式決定透過低腳位數匯流排或個人電腦介面匯流排傳送第一存取訊號至訊號配適模組;若第一存取訊號經由低腳位數匯流排傳送至訊號配適模組,則訊號配適模組透過低腳位數轉工業標準構造介面模組將所接收的第一存取訊號轉換為相應的工業標準構造介面匯流排的第二存取訊號;若第一存取訊號經由個人電腦介面匯流排傳送至訊號配適模組,則訊號配適模組透過個人電腦介面轉工業標準構造介面模組將所接收的第一存取訊號轉換為第二存取訊號;訊號配適模組將經由工業標準構造介面匯流排將第二存取訊號傳送至連接周邊。
本發明所提出的ISA匯流排的橋接系統與裝置可以應用在不同傳輸模式之中,藉以避免不同傳輸模式下所產生的資料傳輸錯誤,並降低習知的橋接方式的硬體成本。
有關本發明的特徵與實作,茲配合圖式作最佳實施例詳細說明如下。
請參考「第2A圖」所示,其係為本發明之架構方塊圖。本發明可應用在但不限定於個人電腦、筆記型電腦、伺服器或具有運算處理能力的裝置之中。本發明的工業標準構造介面匯流排的橋接系統包括:訊號控制器210(PC)、訊號配適模組220(Adaptor)與工業標準構造介面匯流排(Industry Standard Architecture Bus,以下簡稱為ISA匯流排230)。
訊號控制器210另包括低腳位數介面模組(Low Pin Count,以下簡稱LPC介面模組211)與個人電腦介面模組(Peripheral Component Interconnect,以下簡稱PCI介面模組212)。PCI介面模組212除了應用在PCI介面中,也可以被應用在PCI-E架構之中。PCI介面模組212接收來自於主機端260(Host)的存取訊號,請參考「第2B圖」所示,其係為本發明應用於PCI-E之架構示意圖。
由於新的主機板上的晶片組所提供的ISA DMA(直接記憶體存取,Directed Memory Access簡稱DMA)或DMA Master只剩下LPC介面模組211。因此本發明係透過LPC介面模組211對ISA匯流排230進行橋接的處理。LPC介面模組211接收DMA控制器(DMA Controller)的存取訊號。
訊號配適模組220更包括低腳位數轉工業標準構造介面模組(以下簡稱LPC TO ISA模組221)與個人電腦介面轉工業標準構造介面模組(以下簡稱PCI TO ISA模組222)。PCI TO ISA模組222透過個人電腦介面匯流排(簡稱PCI匯流排240)電性連接於PCI介面模組212。LPC TO ISA模組221透過低腳位數匯流排(簡稱LPC匯流排250)電性連接於LPC介面模組211。承前文所述,本發明可以將PCI-E介面模組213取代PCI介面模組212。若為PCI-E介面模組213時,則是以PCI-E TO ISA模組223連接PCI-E匯流排290,而PCI-E匯流排290上所傳輸的訊號則為PCI-E之訊號。
為能清楚界定橋接前後的訊號種類,因此對於不同傳輸階段的存取訊號分別定義為第一存取訊號與第二存取訊號。第一存取訊號係為訊號控制器210所接收到的傳輸訊號。本發明中對於不同的發起端(Initiator)所發出的訊號進而定義各自的傳送模式。發起端所指的是計算機裝置中可能發出指令、訊號或資料要求的元件。本發明的發起端包括直接記憶體存取控制器與主機端。對於直接記憶體存取控制器(Direct Memory Access Controller,以下簡稱DMA控制器270)所發起的訊號傳送定義為直接記憶體存取模式。
而由主機端260(Host)所發起的訊號傳送定義為主機控制模式。第二存取訊號係由訊號控制器210發送至訊號配適模組220之傳輸訊號,而第二存取訊號為PCI訊號或LPC訊號。
ISA匯流排230電性連接於訊號配適模組220與連接周邊280之間。ISA匯流排230將訊號配適模組220所發出的存取訊號發送至相應的連接周邊280或將連接周邊280所回應的結果回傳至訊號配適模組220。
為清楚說明本發明的訊號橋接處理,還請參考「第3圖」所示,其係為本發明之運作流程示意圖。本發明包括以下步驟:步驟S310:訊號控制器接收第一存取訊號;步驟S320:訊號控制器根據第一存取訊號之傳送模式決定透過LPC匯流排或PCI匯流排傳送第一存取訊號至訊號配適模組;步驟S330:若第一存取訊號經由LPC匯流排傳送至訊號配適模組,則訊號配適模組透過LPC TO ISA模組將所接收的第一存取訊號轉換為相應的ISA匯流排的第二存取訊號;步驟S340:若第一存取訊號經由PCI匯流排傳送至訊號配適模組,則訊號配適模組透過PCI TO ISA模組將所接收的第一存取訊號轉換為第二存取訊號;以及步驟S350:訊號配適模組將經由ISA匯流排將第二存取訊號傳送至連接周邊。
首先,訊號控制器210接收第一存取訊號。訊號控制器210會根據第一存取訊號的傳輸模式判斷由LPC介面模組211或PCI介面模組212傳送第一存取訊號。而訊號控制器210的判斷方式可以透過優先權(Priority)或排隊(Queuing)等方式所實現。
以優先權為例而言,訊號控制器210同時接收到來自於主機端260與DMA控制器270的指令時,訊號控制器210可透過匯流排仲裁器(Bus Arbiter)決定該指令的優先權高低作為執行的依序。若是以排隊的方式,則以優先抵達訊號控制器210的發起端的訊號視為被優先處理的對象。
當訊號控制器210判斷何種傳輸模式後,訊號控制器210會調用相應種類的匯流排進行訊號的傳輸。在本發明中訊號控制器210具有PCI匯流排240與LPC匯流排250。在訊號控制器210判斷傳送模式後,訊號控制器210會決定透過PCI匯流排240或LPC匯流排250用以傳送第一存取訊號至訊號配適模組220。請參考「第4A圖」與「第4B圖」所示。
訊號配適模組220分別以LPC TO ISA模組221與PCI TO ISA模組222連接LPC匯流排250與PCI匯流排240。當訊號控制器210透過LPC匯流排250傳送第一存取訊號時,LPC TO ISA模組221將會接收到第一存取訊號。接著,LPC TO ISA模組221將第一存取訊號轉換為符合ISA匯流排230的傳輸格式的第二存取訊號。而本發明中的ISA DMA(或DMA Master)可以通過LPC介面模組211進行協議的轉換,藉以解決PCI(或PCI-E)無法對ISA DMA(或DMA Master)存取的限制。
若是訊號控制器210透過PCI匯流排240傳送第一存取訊號時,PCI TO ISA模組222將會把第一存取訊號轉換為ISA匯流排230的傳輸格式的第二存取訊號。由於PCI匯流排240的傳輸位元長度係為32位元或64位元。因此PCI匯流排240在轉換成第二存取訊號時不會產生位元溢位的問題。最後,訊號配適模組220將第二存取訊號發送至對應的連接周邊280,請參考「第5圖」所示。
本發明所提出的ISA匯流排230的橋接系統與裝置可以應用在不同傳輸模式之中,藉以避免不同傳輸模式下所產生的資料傳輸錯誤,並降低習知的橋接方式的硬體成本。
雖然本發明以前述之較佳實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
110...主機端
120...晶片組
130...ISA匯流排
140...DMA控制器
150...LPC對ISA的橋接晶片組
160...LPC介面
170...ISA介面
200...橋接系統
210...訊號控制器
211...LPC介面模組
212...PCI介面模組
213...PCI-E介面模組
220...訊號配適模組
221...LPC TO ISA模組
222...PCI TO ISA模組
230...ISA匯流排
240...PCI匯流排
250...LPC匯流排
260...主機端
270...DMA控制器
280...連接周邊
290...PCI-E匯流排
第1A圖係為習知技術之PC/PCI DMA轉ISA傳輸方塊圖。
第1B圖係為分散式DMA的架構示意圖。
第1C圖係為LPC對ISA橋接示意圖。
第2A圖係為本發明之架構方塊圖。
第2B圖係為本發明應用於PCI-E之架構示意圖。
第3圖係為本發明之運作流程示意圖。
第4A圖係為本發明接收主機端之訊號傳輸示意圖。
第4B圖係為本發明接收DMA控制器之訊號傳輸示意圖。
第5圖係為本發明傳送第二存取訊號至ISA匯流排的連接周邊示意圖。
200...橋接系統
210...訊號控制器
211...LPC介面模組
212...PCI介面模組
220...訊號配適模組
221...LPC TO ISA模組
222...PCI TO ISA模組
230...ISA匯流排
240...PCI匯流排
250...LPC匯流排
260...主機端
270...DMA控制器
280...連接周邊

Claims (10)

  1. 一種工業標準構造介面匯流排的橋接系統,該橋接系統包括:一訊號控制器,其係包括一低腳位數介面模組與一個人電腦介面模組,該訊號控制器根據一第一存取訊號之一傳送模式,用以決定透過該低腳位數介面模組或該個人電腦介面模組傳送該第一存取訊號;一工業標準構造介面匯流排,電性連接於一連接周邊之間;以及一訊號配適模組,其係接收來自於該訊號控制器的該第一存取訊號,該訊號配適模組包括一低腳位數轉工業標準構造介面模組與一個人電腦介面轉工業標準構造介面模組;其中,若由該低腳位數轉工業標準構造介面模組接收該第一存取訊號,則該低腳位數轉工業標準構造介面模組將所接收的該第一存取訊號轉換為相應的該工業標準構造介面匯流排的一第二存取訊號,若由該個人電腦介面轉工業標準構造介面模組接收該第一存取訊號,則該個人電腦介面轉工業標準構造介面模組將所接收的該第一存取訊號轉換為該第二存取訊號,該訊號配適模組將經由該工業標準構造介面匯流排將該第二存取訊號傳送至該連接周邊。
  2. 如請求項1所述之工業標準構造介面匯流排的橋接系統,其中該個人電腦介面模組係為個人電腦介面或快速個人電腦介面。
  3. 如請求項1所述之工業標準構造介面匯流排的橋接系統,其中該傳送模式係包括直接記憶體存取模式與主機控制模式,該傳送模式為直接記憶體存取模式,若該訊號控制器透過該低腳位數介面模組並經由一低腳位數匯流排將該資料存取訊號傳送至該訊號配適模組,若該傳送模式為主機控制模式,該訊號控制器透過該個人電腦介面模組並經由一個人電腦介面匯流排將該資料存取訊號傳送至該訊號配適模組。
  4. 如請求項1所述之工業標準構造介面匯流排的橋接系統,其中該低腳位數介面模組係根據一等待週期的回合數決定用以接收8位元長度或16位元長度的該第一存取訊號。
  5. 一種工業標準構造介面匯流排的橋接裝置,將一資料存取訊號傳送至一工業標準構造介面的一連接周邊,該橋接裝置包括:一訊號控制器,其係更包括一第一介面模組與一第二介面模組,該訊號控制器根據一第一存取訊號之一傳送模式,用以決定透過該第一介面模組或該第二介面模組傳送該第一存取訊號;以及一訊號配適模組,其係接收來自於該訊號控制器的該第一存取訊號,該訊號配適模組更包括一第一介面轉換模組與一第二介面轉換模組,該第一介面轉換模組透過一第一匯流排電性連接於該第一介面模組,該第二介面轉換模組透過一第二匯流排電性連接於該第二介面模組;其中,該第一介面轉換模組將所接收的該第一存取訊號轉換為相應該工業標準構造介面匯流排的一第二存取訊號,該第二介面轉換模組將所接收的該第一存取訊號轉換為該第二存取訊號,該訊號配適模組經由該工業標準構造介面匯流排將該第二存取訊號傳送至該連接周邊。
  6. 如請求項5所述之工業標準構造介面匯流排的橋接裝置,其中該第一介面模組係為低腳位數介面模組,該第二介面模組係為個人電腦介面或快速個人電腦介面,該第一匯流排係為低腳位數匯流排,該第二匯流排係為個人電腦介面匯流排。
  7. 如請求項5所述之工業標準構造介面匯流排的橋接裝置,其中該傳送模式係包括直接記憶體存取模式與主機控制模式,該傳送模式為直接記憶體存取模式,該訊號控制器透過該第一介面模組並經由該低腳位數匯流排將該資料存取訊號傳送至該訊號配適模組,該傳送模式為主機控制模式,該訊號控制器透過該第二介面模組並經由該第二匯流排將該資料存取訊號傳送至該訊號配適模組。
  8. 如請求項5所述之工業標準構造介面匯流排的橋接裝置,其中該第一介面模組係根據一等待週期的回合數決定用以接收8位元長度或16位元長度的該第一存取訊號。
  9. 一種工業標準構造介面匯流排的橋接方法,其係包括:接收一第一存取訊號;根據該第一存取訊號之一傳送模式決定透過一低腳位數匯流排或一個人電腦介面匯流排傳送該第一存取訊號;若該第一存取訊號經由該低腳位數匯流排傳送,則透過一低腳位數轉工業標準構造介面模組將所接收的該第一存取訊號轉換為相應的一工業標準構造介面匯流排的一第二存取訊號;若該第一存取訊號經由該個人電腦介面匯流排傳送,則透過一個人電腦介面轉工業標準構造介面模組將所接收的該第一存取訊號轉換為該第二存取訊號;以及將經由該工業標準構造介面匯流排將該第二存取訊號傳送至一連接周邊。
  10. 如請求項9所述之工業標準構造介面匯流排的橋接方法,其中該傳送模式係包括直接記憶體存取模式與主機控制模式,若該傳送模式為直接記憶體存取模式,透過該低腳位數介面模組並經由該低腳位數匯流排將該資料存取訊號傳送至該訊號配適模組,若該傳送模式為主機控制模式,透過該個人電腦介面模組並經由該個人電腦介面匯流排將該資料存取訊號傳送至該訊號配適模組。
TW100123426A 2011-07-01 2011-07-01 工業標準構造介面匯流排的橋接系統、裝置與其方法 TWI427481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100123426A TWI427481B (zh) 2011-07-01 2011-07-01 工業標準構造介面匯流排的橋接系統、裝置與其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100123426A TWI427481B (zh) 2011-07-01 2011-07-01 工業標準構造介面匯流排的橋接系統、裝置與其方法

Publications (2)

Publication Number Publication Date
TW201303606A TW201303606A (zh) 2013-01-16
TWI427481B true TWI427481B (zh) 2014-02-21

Family

ID=48138076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123426A TWI427481B (zh) 2011-07-01 2011-07-01 工業標準構造介面匯流排的橋接系統、裝置與其方法

Country Status (1)

Country Link
TW (1) TWI427481B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258668B (en) * 2003-03-28 2006-07-21 Intel Corp Method and apparatus for detecting memory device interface, computer system, and machine-accessible medium
TW200705186A (en) * 2005-02-18 2007-02-01 Standard Microsyst Smc Trusted LPC docking interface for docking notebook computers to a docking station

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258668B (en) * 2003-03-28 2006-07-21 Intel Corp Method and apparatus for detecting memory device interface, computer system, and machine-accessible medium
TW200705186A (en) * 2005-02-18 2007-02-01 Standard Microsyst Smc Trusted LPC docking interface for docking notebook computers to a docking station

Also Published As

Publication number Publication date
TW201303606A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
TWI614608B (zh) 用於觸控感測器資訊的通訊之設備、系統及方法
JP6141379B2 (ja) トランザクション属性を修正するためのメモリ領域オーダリング要求に関するコンプリータ知識の使用
JP2008090375A (ja) 割込み制御システム、およびこれを利用した記憶制御システム
US7353315B2 (en) Bus controller with virtual bridge
US8214571B2 (en) Simple serial interface—method of communication and information exchange, and electronic devices based on this method
US10133497B1 (en) SPI command censoring method and apparatus
JP2019507926A (ja) モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ
US10474612B1 (en) Lane reversal detection and bifurcation system
TW202026895A (zh) 聚集帶內中斷
JP2008009817A (ja) 半導体装置及びデータ転送方法
JP2007058716A (ja) データ転送バスシステム
TW201112130A (en) Controllers and methods for controlling data transfer, and electronic systems
WO2012081085A1 (ja) 割込み要因管理装置及び割込み処理システム
WO2012124431A1 (ja) 半導体装置
US20030217218A1 (en) Interface for devices having different data bus widths and data transfer method using the interface
TWI427481B (zh) 工業標準構造介面匯流排的橋接系統、裝置與其方法
US6940311B2 (en) Data transmission system
TWI413904B (zh) Universal Serial Bus (USB) controller and its execution method
TWI818659B (zh) 微控制器、操作系統及控制方法
JP5146796B2 (ja) ホストコントローラ
US11216398B2 (en) USB device and data transfer method thereof
JP2009037479A (ja) データ転送制御装置及び電子機器
JP2011039964A (ja) エンディアン変換回路、エンディアン変換方法及びマイクロコントローラ
JP2007334600A (ja) 半導体集積回路装置