TWI473110B - 串列介面的快閃記憶體裝置及其重置動作的執行方法 - Google Patents

Description

串列介面的快閃記憶體裝置及其重置動作的執行方法

本發明是有關於一種串列介面的快閃記憶體裝置，且特別是有關於一種針對串列介面的快閃記憶體晶片進行重置的裝置以及方法。

為了提高電子產品的競爭力，過去內建在電子產品中的並列式(parallel)快閃記憶體晶片漸漸的被低成本的串列式(serial)快閃記憶體晶片所取代。在壓低成本的考量下，而這種串列式的快閃記憶體晶片通常只能以低接腳數的方式進行封裝。也因此，這種串列式的快閃記憶體晶片通常提供晶片選擇接腳(chip select,/CS)、資料輸入接腳(serial data input,SI)、資料輸出接腳(serial data output,SDO)、時脈接腳(clock,CLK)、寫入保護接腳(write protect,/WP)、功能保存接腳(/HOLD)、電源接腳(VDD)以及接地接腳(GND)等8個接腳(“/”表示低準位致能)。

也就是說，串列式的快閃記憶體晶片通常是不提供重置接腳讓使用者可以由快閃記憶體晶片的外部來使快閃記憶體晶片進行重置的動作。而當使用者必須針對快閃記憶體晶片進行重置動作時，就只能將快閃記憶體晶片的電源重新啟動以使快閃記憶體晶片內建的電源開啟重置電路(power-on reset circuit)動作來重置快閃記憶體晶片。而這個電源重新啟動的動作，可能也會使得與快閃記憶體晶片共用電源的其他電路(例如控制器)的電源被重新啟動。這樣一來，快閃記憶體晶片所屬的整個系統將會變得難以控制，而必須重新進行初始化，造成極大的困擾。

本發明分別提供一種串列介面的快閃記憶體裝置及其重置動作的執行方法，使寫入保護接腳或功能保存接腳也可以用來傳輸重置信號以重置快閃記憶體裝置。

本發明分別提供一種串列介面的快閃記憶體裝置及其重置動作的執行方法，利用現有的時脈接腳以及資料輸入接腳來進行快閃記憶體裝置的重置動作。

本發明提供一種串列介面的快閃記憶體裝置，包括選擇器、核心電路以及可程式化資料庫。選擇器耦接快閃記憶體裝置的寫入保護接腳或功能保存接腳的其中之一，依據選擇信號來決定寫入保護接腳或功能保存接腳連接至重置信號線與否。核心電路耦接重置信號線，接收重置信號線上所傳送的重置信號進行重置。可程式化資料庫耦接選擇器，提供以透過程式化的方式來被寫入選擇資料，可程式化資料庫並輸出選擇資料以作為選擇信號。

本發明另提供一種串列介面的快閃記憶體裝置，包括命令接收器、命令解碼器以及核心電路。命令接收器耦接快閃記憶體裝置的時脈接腳以及資料輸入接腳，命令接收器依據資料輸入接腳及時脈接腳依序接收多數個命令資料。命令解碼器耦接命令接收器，並接收命令資料所形成的命令序列。命令解碼器更依據比較命令序列與參考序列來產生重置信號。核心電路耦接命令解碼器，接收重置信號並依據重置信號進行重置。

本發明還提供一種快閃記憶體裝置的重置動作的執行方法，包括：首先，由可程式化資料庫接收選擇資料，然後依據選擇資料判斷來決定使快閃記憶體裝置的寫入保護接腳或功能保存接腳的其中之一連接至重置信號線。

本發明更提供另一種快閃記憶體裝置的重置動作的執行方法，包括：先藉由快閃記憶體裝置的時脈接腳以及資料輸入接腳依序接收多個命令資料，再藉由比較參考序列與命令資料所形成的命令序列以產生重置信號。其中，重置信號用以針對快閃記憶體裝置的核心電路進行重置動作。

基於上述，本發明利用串列介面的快閃記憶體裝置的寫入保護接腳或功能保存接腳不需要執行其原本功能時，將寫入保護接腳或功能保存接腳的其中之一切換為可以執行重置功能的接腳，使串列介面的快閃記憶體裝置可以在不需要增加額外的接腳之情況下來執行重置的動作。另外，本發明還提出利用串列介面的快閃記憶體裝置的時脈接腳以及資料輸入接腳來傳輸特定的命令序列，並藉由這個特定的命令序列來使快閃記憶體裝置內部自行產生重置信號並進行重置動作，同樣可以在不需要增加額外的接腳的情況下來完成執行重置的動作。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下將針對本發明的特徵提出三個實施例來進行說明，其中第一個實施例使接腳的功能進行永久性的轉換以進行重置動作(圖1~圖2B)。另一個實施例為使接腳的功能產生暫時性的轉換(圖3A~圖3C)，並在需要的時候執行重置動作。最後一個實施例則介紹利用命令資料的方式來進行快閃記憶體裝置的重置動作(圖4~圖6)。

請參照圖1，圖1繪示本發明一實施例的快閃記憶體裝置100的示意圖。其中，快閃記憶體裝置100是一個透過串列介面來進行存取的記憶體裝置，例如透過串列周邊介面(Serial Peripheral Interface，SPI)來進行存取。在本實施例中，快閃記憶體裝置100包括輸入緩衝器110、選擇器120、可程式化資料庫130以及核心電路140。

輸入緩衝器110耦接選擇器120並與寫入保護接腳/WP及功能保存接腳/HOLD的其中之一直接連接。輸入緩衝器110並提供輸出信號線BUFO來傳送寫入保護接腳/WP或功能保存接腳/HOLD所傳送的信號。輸出信號線BUFO被連接至選擇器120。

選擇器120藉由與輸出信號線BUFO的耦接來透過輸入緩衝器110耦接至寫入保護接腳/WP及功能保存接腳/HOLD的其中之一。選擇器120依據選擇信號SEL使來決定寫入保護接腳/WP或功能保存接腳/HOLD是否要連接至重置信號線RST。舉個例子來說明，當選擇信號SEL為邏輯高準位“H”時，選擇器120使輸出信號線BUFO連接到重置信號線RST，而在當選擇信號SEL為邏輯低準位“L”時，選擇器120則使輸出信號線BUFO連接到寫入保護信號線WPF或功能保存信號線HOLDF的其中之一。

仔細一點來說明，當輸入緩衝器110的輸出信號線BUFO所傳輸的是來自於寫入保護接腳/WP並緩衝後的信號時，在當選擇信號SEL為邏輯高準位“H”時，寫入保護接腳/WP將被耦接至重置信號線RST，此時，使用者可以利用透過寫入保護接腳/WP來傳送重置信號，並使重置信號順利的被傳輸至重置信號線RST。相反的，若在當選擇信號SEL為邏輯低準位“L”時，寫入保護接腳/WP則將被耦接至寫入保護信號線WPF。而此時使用者則可以寫入保護接腳/WP來進行寫入保護的動作，也就是執行寫入保護接腳/WP原先所該執行的功能。

相同的，若是當輸入緩衝器110的輸出信號線BUFO所傳輸的是來自於功能保存接腳HOLD並緩衝後的信號時，在當選擇信號SEL為邏輯高準位“H”時，功能保存接腳HOLD將被耦接至重置信號線RST，此時，使用者可以利用透過功能保存接腳HOLD來傳送重置信號，並使重置信號順利的被傳輸至重置信號線RST。相反的，若在當選擇信號SEL為邏輯低準位“L”時，功能保存接腳HOLD則將被耦接至功能保存信號線HOLDF。而此時使用者則可以功能保存接腳HOLD來進行功能保存的動作，也就是執行功能保存接腳HOLD原先所該執行的功能。

請注意，上述選擇信號SEL的邏輯準位的高低與選擇器120的選擇狀態的關係並不限於上述的說明。設計者可以依據需求自行設定選擇信號SEL的邏輯準位的高低與選擇器120的選擇狀態間的關係。

核心電路140耦接重置信號線RST。核心電路140透過接收重置信號線RST上所傳送的重置信號來進行重置動作。在另一方面，核心電路140也耦接保存信號線HOLDF以及寫入保護信號線WPF。其中，保存信號線HOLDF會被耦接至核心電路140中進行與功能保存相關的電路中，而寫入保護信號線WPF則會被耦接至核心電路140中進行與寫入保護相關的電路中。而重置信號線RST則會被耦接到核心電路140中進行與重置有關的電路。

另外，在快閃記憶體裝置100內建有電源開啟重置電路(未繪示)的情況下，這個電源開啟重置電路所提供的重置信號同樣會被耦接至重置信號線RST上。換言之，快閃記憶體裝置100中所提供的由寫入保護接腳WP或功能保存接腳/HOLD進行重置動作的機制，並不會影響到快閃記憶體裝置100其原有的重置機制的動作。

可程式化資料庫130耦接選擇器120，用以提供選擇信號SEL。可程式化資料庫130是提供使用者透過程式化的方式來被來寫入選擇資料。而可程式化資料庫則可以輸出使用這所寫入的選擇資料以作為選擇信號SEL。

接著請參照圖2A，圖2A繪示圖1實施例的選擇器120的一實施方式。在本實施例中，選擇器120包括開關SW1。開關SW1的一端連接輸入緩衝器110的輸出信號線BUFO，而開關SW1的另一端則依據選擇信號SEL連接至重置信號線RST或寫入保護信號線WPF及功能保存信號線HOLDF的其中之一。

當然，選擇器120並不一定要同本實施方式中的利用開關SW1來建構。選擇器120同樣也可以利用邏輯電路中的傳輸閘(transmission gate)或其他種類的邏輯閘來完成。而利用邏輯電路來實施選擇器120為本領域具通常知識者所熟知的技術，以下恕不多贅述。

另外，可程式化資料130可以利用非揮發性記憶體來建構，亦即可以由快閃記憶體裝置100中切分出一個小區塊來進行選擇資料的儲存。在此狀態下，選擇資料可以由使用者利用對快閃記憶體的記憶胞(memory cell)燒寫資料碼的方式寫入選擇資料。關於選擇資料的寫入方式則請參照圖2B，其中圖2B繪示非揮發性記憶體的一燒寫方式的波形圖。簡單的說，也就是利用資料輸入接腳SI與時脈接腳CLK上的信號相互配合，先寫入命令資料OPTPGM以啟動非揮發性記憶體的寫入模式，再寫入命令資料ADD以針對非揮發性記憶體進行定址，最後寫入命令資料OPTDATA(也就是選擇資料)，將選擇資料寫入非揮發性記憶體中。

接著請參照圖3A，圖3A為本發明另一實施例的快閃記憶體裝置300的示意圖。快閃記憶體裝置300包括輸入緩衝器310、選擇器320、核心電路340以及利用暫存器330來建構的可程式化資料庫。其中，暫存器330可以提供使用者寫入選擇資料，並將其所儲存的選擇資料輸出，並作為選擇信號SEL。

請配合參照圖3A以及圖3B，其中的圖3B為繪示圖3A實施方式的動作波形圖。當晶片選擇接腳/CS上的信號被拉至邏輯低準位“L”時，資料輸入接腳SI上的信號可以依據時脈接腳CLK上的信號進行取樣，並產生命令資料ENSW以及SWP。其中，命令資料ENSW用來表示快閃記憶體裝置300中的寫入保護接腳/WP或功能保存接腳/HOLD的其中之一已準備好要被切換為執行重置動作功能的接腳。而緊接在命令資料ENSW後的命令資料SWP則表示在暫存器330寫入要切換寫入保護接腳/WP或功能保存接腳/HOLD的其中之一為執行重置動作功能的接腳的選擇資料。而暫存器330在完成選擇資料的寫入動作後，則輸出選擇信號SEL來使寫入保護接腳/WP或功能保存接腳/HOLD的其中之一切換為執行重置動作功能的接腳。

由於暫存器330也同時耦接至重置信號線RST，因此，在當被切換為執行重置動作功能的接腳(寫入保護接腳/WP或功能保存接腳/HOLD的其中之一)，且利用被切換為執行重置動作的寫入保護接腳/WP或功能保存接腳/HOLD的其中之一來執行重置動作時，也會同時被重置。也就是說，本實施例中的寫入保護接腳/WP或功能保存接腳/HOLD的功能切換是暫時性的，而當重置動作被執行後，這個寫入保護接腳/WP或功能保存接腳/HOLD的功能切換就會隨之消失。在此請注意，為了確保快閃記憶體裝置300不會因為雜訊的干擾而產生誤動作，本實施例也可以利用多個命令資料來完成上述的功能切換動作(即寫入保護接腳/WP或功能保存接腳/HOLD的其中之一切換為執行重置動作功能的接腳的切換動作)。當然，在工作環境(低雜訊干擾)的許可下，也可以只利用單一個的命令資料來完成上述的功能切換動作。此外，利用多個的命令資料來完成上述的功能切換動作時，命令資料的順序必須是正確的，以圖3B繪示的波形為範例，命令資料ENSW與命令資料SWP必須依序且相連著被輸入，方能有效的啟動功能切換動作。也就是說，在命令資料ENSW後若插入一個非命令資料SWP的其他命令資料，功能切換動作將不會被執行。

關於本發明一實施例的動作流程，以下則請參照圖3C所繪示的本發明一實施例的動作流程圖。其中的步驟包括，首先，開啟快閃記憶體裝置的電源(S310)，接著，快閃記憶體裝置進行初始化(S320)。在完成初始化後，快閃記憶體裝置便待命以提供快閃記憶體的正常動作(例如讀出或寫入等存取動作)(S330)。此時，快閃記憶體裝置依據選擇資料判斷來決定是否使寫入保護接腳或功能保存接腳的其中之一連接至重置信號線(S340)，若是依據選擇資料並未使寫入保護接腳或功能保存接腳的其中之一連接至重置信號線，則持續執行步驟(S330)。

相反的，若是寫入保護接腳或功能保存接腳的其中之一依據選擇資料被連接至重置信號線(S350)，則進行判斷連接至重置信號線的寫入保護接腳或功能保存接腳由無被拉低(其上的信號被拉至邏輯低準位)(S360)。若上述的拉低動作成立時，則重新使快閃記憶體裝置初始化(S330)。

請參照圖4，圖4繪示本發明另一實施例的快閃記憶體裝置500的示意圖。快閃記憶體裝置500同樣為串列介面的快閃記憶體裝置。快閃記憶體裝置500包括命令接收器510、命令解碼器520以及核心電路530。命令接收器510耦接快閃記憶體裝置500的時脈接腳CLK以及資料輸入接腳SI。命令接收器510依據資料輸入接腳SI及時脈接腳CLK依序接收多數個命令資料。命令解碼器510耦接命令接收器520，並接收命令資料所形成的命令序列CMDS。命令解碼器520更依據比較命令序列CMDS與參考序列來產生重置信號RST。核心電路530則耦接命令解碼器520。核心電路530接收重置信號RST並依據重置信號RST進行重置動作。

為更清楚說明本實施例的動作方式，以下請參照圖5，圖5繪示本發明圖4的實施例的動作波形圖。其中，在快閃記憶體裝置500上的晶片選擇接腳CS上的信號被拉至邏輯低準位“L”時，資料輸入接腳SI上的信號會依據時脈接腳CLK上的信號被取樣並獲得命令資料ENRST以及RSTA，命令資料ENRST以及RSTA組合成命令序列CMDS。其中，命令資料ENRST表示快閃記憶體裝置500的重置動作已準備要被啟動，而命令資料RSTA則表示執行快閃記憶體裝置500的重置動作。

請注意，命令序列CMDS中所有的命令資料所發生的順序必須要是固定的，才可以有效的啟動並執行快閃記憶體裝置500的重置動作。而正確的命令序列CMDS的命令資料順序則紀錄在一個參考序列中。在當命令解碼器520接收到命令序列CMDS後，可以藉由命令序列CMDS與參考序列的比對，來判斷是否產生有效的重置信號RST。

當然，命令序列CMDS中的命令資料並不一定要與圖6的繪示只有兩個，命令序列CMDS中的命令資料可以由設計者來設定為兩個以上的多個。

以下更請參照圖6，圖6繪示出本發明另一實施例的動作流程，其中的步驟包括：首先，開啟快閃記憶體裝置的電源(S610)，接著，快閃記憶體裝置進行初始化(S620)。在完成初始化後，快閃記憶體裝置便待命以提供以快閃記憶體的正常動作(例如讀出或寫入等存取動作)(S630)。此時，快閃記憶體裝置接收由外部輸入的多個命令資料，並將這個命令資料所形成的命令序列來與預設的參考序列進行比對(S640)，若是比對的結果為命令序列與參考序列完全相符時，則執行步驟(S620)也就是針對快閃記憶體裝置進行重置動作。若比對的結果為命令序列與參考序列並不相同，則使快閃記憶體裝置持續執行步驟(S630)。

綜上所述，本發明利用可程式化資料庫或是寫入命令資料的方式，來提供串列介面的快閃記憶體裝置進行不需要重新啟動電源的重置動作。有效達成在利用現有的串列介面的快閃記憶體裝置具有的有限腳位，來完成對快閃記憶體裝置可隨時進行重置動作的功能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、500．．．快閃記憶體裝置

110、310．．．輸入緩衝器

120、320．．．選擇器

130．．．可程式化資料庫

140、340、530．．．核心電路

131、520．．．命令解碼器

330．．．暫存器

510．．．命令接收器

S310~S360、S610~S640．．．重置動作的執行步驟

ENSW、SWP、OPTPGM、ADD、OPTDATA、ENRST、RSTA．．．命令資料

CMDS．．．命令序列

/HOLD．．．功能保存接腳

/WP．．．寫入保護接腳

BUFO．．．輸出信號線

RST．．．重置信號線

SEL．．．選擇信號

WPF．．．寫入保護信號線

HOLDF．．．保存信號線

SW1．．．開關

SI．．．資料輸入接腳

CLK．．．時脈接腳

/CS．．．晶片選擇接腳

圖1繪示本發明一實施例的快閃記憶體裝置100的示意圖。

圖2A繪示本發明圖1實施例的選擇器120的一實施方式。

圖2B繪示非揮發性記憶體的一燒寫方式的波形圖。

圖3A繪示本發明另一實施例的快閃記憶體裝置300的示意圖。

圖3B繪示圖3A實施方式的動作波形圖。

圖3C繪示出本發明一實施例的動作流程。

圖4繪示本發明的另一實施例的快閃記憶體裝置500的示意圖。

圖5繪示本發明圖4的實施例的動作波形圖。

圖6繪示出本發明另一實施例的動作流程。

100．．．快閃記憶體裝置

110．．．輸入緩衝器

120．．．選擇器

130．．．可程式化資料庫

140．．．核心電路

/HOLD．．．功能保存接腳

/WP．．．寫入保護接腳

BUFO．．．輸出信號線

RST．．．重置信號線

SEL．．．選擇信號

WPF．．．寫入保護信號線

HOLDF．．．保存信號線

Claims (9)

1. 一種串列介面的快閃記憶體裝置，包括：一選擇器，耦接該快閃記憶體裝置的一寫入保護接腳與一功能保存接腳的其中之一，並依據一選擇信號來決定一重置信號線係與該寫入保護接腳連接或與該功能保存接腳連接；一核心電路，耦接該重置信號線，接收該重置信號線上所傳送的一重置信號進行重置；以及一可程式化資料庫，耦接該選擇器，提供以透過程式化的方式來被寫入一選擇資料，該可程式化資料庫並輸出該選擇資料以作為該選擇信號。
2. 如申請專利範圍第1項所述之快閃記憶體裝置，其中當該選擇器依據該選擇信號使該寫入保護接腳不連接至該重置信號線時，該選擇器使該寫入保護接腳連接至一寫入保護信號線，其中該寫入保護信號線連接至該核心電路，用以傳輸一寫入保護信號至該核心電路。
3. 如申請專利範圍第1項所述之快閃記憶體裝置，其中當該選擇器依據該選擇信號使該功能保存接腳不連接至該重置信號線時，該選擇器使該功能保存接腳連接至一功能保存信號線，其中該功能保存信號線連接至該核心電路，用以傳輸一功能保存信號至該核心電路。
4. 如申請專利範圍第1項所述之快閃記憶體裝置，其中該可程式化資料庫為一非揮發性記憶體。
5. 如申請專利範圍第1項所述之快閃記憶體裝置，其 中該可程式化資料庫包括：一暫存器，耦接該選擇器器用以儲存一選擇資料，並輸出該選擇資料以為該選擇信號。
6. 如申請專利範圍第1項所述之快閃記憶體裝置，其中該串列介面為串列周邊介面(Serial Peripheral Interface Bus，SPI)。
7. 如申請專利範圍第1項所述之快閃記憶體裝置，其中更包括：一輸入緩衝器，耦接該選擇器並與該寫入保護接腳及該功能保存接腳直接連接。
8. 一種串列介面的快閃記憶體裝置的重置動作的執行方法，包括：由一可程式化資料庫接收一選擇資料；以及依據該選擇資料判斷來決定使該快閃記憶體裝置的一寫入保護接腳與一功能保存接腳的其中之一連接至一重置信號線。
9. 如申請專利範圍第8項所述之重置動作的執行方法，其中更包括：藉由連接至該重置信號線的該寫入保護接腳或該功能保存接腳來使該快閃記憶體裝置的一核心電路執行重置動作。