JP2002055744A - プリンタコントローラ - Google Patents
プリンタコントローラInfo
- Publication number
- JP2002055744A JP2002055744A JP2000241214A JP2000241214A JP2002055744A JP 2002055744 A JP2002055744 A JP 2002055744A JP 2000241214 A JP2000241214 A JP 2000241214A JP 2000241214 A JP2000241214 A JP 2000241214A JP 2002055744 A JP2002055744 A JP 2002055744A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- main storage
- power
- memory means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【課題】 プログラムメモリやフォントメモリ等のメモ
リ手段に読み出し専用メモリ又は不揮発性且つ電気的書
き換え可能メモリを用いたプログラムコントローラにお
いて、メモリ手段の消費電力を低減する。 【解決手段】 ＣＰＵ、主記憶メモリ等が接続されるバ
スライン１１には、バス・バッファ１２を介してプログ
ラムメモリ３及びフォントメモリ４が接続され、各メモ
リ３、４への電源供給を遮断する遮断回路１３が設けら
れている。電源投入又はリセット信号がアサートされた
後、ハードウェア、ソフトウェアの初期化処理が実行さ
れる。次に、プログラムメモリ３から主記憶メモリへの
プログラムのコピーが開始され、コピーが終了するとコ
ントロール信号により遮断回路１３をオンにして、プロ
グラムメモリ３への電源供給を遮断する。フォントメモ
リ４についても同様にフォントデータのコピー終了後、
電源が遮断される。
リ手段に読み出し専用メモリ又は不揮発性且つ電気的書
き換え可能メモリを用いたプログラムコントローラにお
いて、メモリ手段の消費電力を低減する。 【解決手段】 ＣＰＵ、主記憶メモリ等が接続されるバ
スライン１１には、バス・バッファ１２を介してプログ
ラムメモリ３及びフォントメモリ４が接続され、各メモ
リ３、４への電源供給を遮断する遮断回路１３が設けら
れている。電源投入又はリセット信号がアサートされた
後、ハードウェア、ソフトウェアの初期化処理が実行さ
れる。次に、プログラムメモリ３から主記憶メモリへの
プログラムのコピーが開始され、コピーが終了するとコ
ントロール信号により遮断回路１３をオンにして、プロ
グラムメモリ３への電源供給を遮断する。フォントメモ
リ４についても同様にフォントデータのコピー終了後、
電源が遮断される。
Description
【０００１】
【発明の属する技術分野】本発明は、プリンタ、複写
機、複合機等を制御するプリンタコントローラに関す
る。
機、複合機等を制御するプリンタコントローラに関す
る。
【０００２】
【従来の技術】近年、ＣＰＵや主記憶装置は高速化が進
み、またプリンタコントローラに必要とされるプログラ
ムやフォントデータの容量が増大している。これらのプ
ログラムやフォントデータは、通常、読み出し専用メモ
リ又は不揮発性且つ電気的書き換え可能メモリに予め格
納されている。
み、またプリンタコントローラに必要とされるプログラ
ムやフォントデータの容量が増大している。これらのプ
ログラムやフォントデータは、通常、読み出し専用メモ
リ又は不揮発性且つ電気的書き換え可能メモリに予め格
納されている。
【０００３】
【発明が解決しようとする課題】上記のようにプログラ
ムやフォントデータの容量が増大すると、それに伴いプ
ログラムやフォントデータを格納する上記読み出し専用
メモリ又は不揮発性且つ電気的書き換え可能メモリの消
費電力が増大するという問題があった。尚、特開平９−
２９０５４９公報においては、揮発性メモリのリフレッ
シュ制御方式によってプリンタコントローラの消費電力
を低減することが提案されている。
ムやフォントデータの容量が増大すると、それに伴いプ
ログラムやフォントデータを格納する上記読み出し専用
メモリ又は不揮発性且つ電気的書き換え可能メモリの消
費電力が増大するという問題があった。尚、特開平９−
２９０５４９公報においては、揮発性メモリのリフレッ
シュ制御方式によってプリンタコントローラの消費電力
を低減することが提案されている。
【０００４】本発明は上記の問題を解決するためになさ
れたもので、上記メモリの消費電力を低減することを目
的としている。
れたもので、上記メモリの消費電力を低減することを目
的としている。
【０００５】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明によるプリンタコントローラにおいては、
中央演算処理装置と、中央演算処理装置が使用する主記
憶装置と、主記憶装置にコピーされる情報が格納される
読み出し専用メモリ又は不揮発性且つ電気的書き換え可
能メモリからなるメモリ手段と、外部装置が接続される
Ｉ／Ｏ回路を有するプリンタコントローラにおいて、前
記メモリ手段に供給される電源を遮断する電源遮断手段
を設けている。
めに、本発明によるプリンタコントローラにおいては、
中央演算処理装置と、中央演算処理装置が使用する主記
憶装置と、主記憶装置にコピーされる情報が格納される
読み出し専用メモリ又は不揮発性且つ電気的書き換え可
能メモリからなるメモリ手段と、外部装置が接続される
Ｉ／Ｏ回路を有するプリンタコントローラにおいて、前
記メモリ手段に供給される電源を遮断する電源遮断手段
を設けている。
【０００６】また、前記メモリ手段に格納される情報
は、前記中央演算処理装置が実行するプログラム又はフ
ォントデータであってよく、前記電源遮断手段は、前記
メモリ手段のプログラム又はフォントデータが前記主記
憶装置にコピーされた後、前記メモリ手段への電源の供
給を遮断するようにしてよい。さらに、前記メモリ手段
は、前記中央演算処理装置と主記憶装置とＩ／Ｏ回路が
接続されるバスラインとバスバッファを介して接続され
ていてよい。
は、前記中央演算処理装置が実行するプログラム又はフ
ォントデータであってよく、前記電源遮断手段は、前記
メモリ手段のプログラム又はフォントデータが前記主記
憶装置にコピーされた後、前記メモリ手段への電源の供
給を遮断するようにしてよい。さらに、前記メモリ手段
は、前記中央演算処理装置と主記憶装置とＩ／Ｏ回路が
接続されるバスラインとバスバッファを介して接続され
ていてよい。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。図１は本発明の実施の形態によるプリ
ンタコントローラを示すブロック図である。図１におい
て、１は中央演算処理装置（以下、ＣＰＵ）、２はＣＰ
Ｕ１のワークメモリ、入力データのインプットバッフ
ァ、プリントデータのページメモリ等として使用される
主記憶メモリ、３はプリンタコントローラを制御するプ
ログラムを格納するための読み出し専用メモリ又は不揮
発性且つ電気的書き換え可能メモリからなるプログラム
メモリ、４はフォントデータを格納するための読み出し
専用メモリ又は不揮発性且つ電気的書き換え可能メモリ
からなるフォントメモリである。
と共に説明する。図１は本発明の実施の形態によるプリ
ンタコントローラを示すブロック図である。図１におい
て、１は中央演算処理装置（以下、ＣＰＵ）、２はＣＰ
Ｕ１のワークメモリ、入力データのインプットバッフ
ァ、プリントデータのページメモリ等として使用される
主記憶メモリ、３はプリンタコントローラを制御するプ
ログラムを格納するための読み出し専用メモリ又は不揮
発性且つ電気的書き換え可能メモリからなるプログラム
メモリ、４はフォントデータを格納するための読み出し
専用メモリ又は不揮発性且つ電気的書き換え可能メモリ
からなるフォントメモリである。
【０００８】５はプログラムメモリ３に格納されたプロ
グラムを書き換える場合などにブートし、書き換えプロ
グラムを実行するＩＣカードを接続するＩＣカードイン
ターフェース、６はＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎ
ｅｔｗｏｒｋ）とのインターフェースをとるネットワー
クコントローラ、７はプリンタの状態の表示やプリンタ
の設定を行うための操作パネルインターフェース、８は
エンジンとコマンド、ステータス、印字データの通信を
行うエンジンインターフェース、９は不揮発性メモリ
（ＮＶＲＡＭ）、１０はホスト装置とのインターフェー
スをとるＩ／Ｏコントローラ、１１はこれらを接続する
バスラインである。
グラムを書き換える場合などにブートし、書き換えプロ
グラムを実行するＩＣカードを接続するＩＣカードイン
ターフェース、６はＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎ
ｅｔｗｏｒｋ）とのインターフェースをとるネットワー
クコントローラ、７はプリンタの状態の表示やプリンタ
の設定を行うための操作パネルインターフェース、８は
エンジンとコマンド、ステータス、印字データの通信を
行うエンジンインターフェース、９は不揮発性メモリ
（ＮＶＲＡＭ）、１０はホスト装置とのインターフェー
スをとるＩ／Ｏコントローラ、１１はこれらを接続する
バスラインである。
【０００９】図２は本実施の形態の特徴部分を示すもの
で、１２はバスライン１１と上記プログラムメモリ３と
フォントメモリ４のバス１４と接続するバス・バッフ
ァ、１３は各メモリ３、４への電源供給を遮断する遮断
回路である。この遮断回路１３のオン・オフはＣＰＵ１
からのコントロール信号により行われる。
で、１２はバスライン１１と上記プログラムメモリ３と
フォントメモリ４のバス１４と接続するバス・バッフ
ァ、１３は各メモリ３、４への電源供給を遮断する遮断
回路である。この遮断回路１３のオン・オフはＣＰＵ１
からのコントロール信号により行われる。
【００１０】次に、本実施の形態の動作を図３、図４の
フローチャートを参照して説明する。図３はプログラム
メモリ３への電源遮断に関する動作を示し、図４はフォ
ントメモリ４への電源遮断に関する動作を示す。図３に
おいて、ステップＳ１で電源投入又はリセット信号がア
サートされ、ステップＳ２でハードウェア、ソフトウェ
アの初期化処理が実行される。ステップＳ３では読み出
し専用メモリ又は不揮発性且つ電気的書き換え可能メモ
リからなるプログラムメモリ３から主記憶メモリ２への
プログラムのコピーを開始する。
フローチャートを参照して説明する。図３はプログラム
メモリ３への電源遮断に関する動作を示し、図４はフォ
ントメモリ４への電源遮断に関する動作を示す。図３に
おいて、ステップＳ１で電源投入又はリセット信号がア
サートされ、ステップＳ２でハードウェア、ソフトウェ
アの初期化処理が実行される。ステップＳ３では読み出
し専用メモリ又は不揮発性且つ電気的書き換え可能メモ
リからなるプログラムメモリ３から主記憶メモリ２への
プログラムのコピーを開始する。
【００１１】ステップＳ４でコピーの終了を判断し、ス
テップＳ５でコピーが終了したならば、コントロール信
号により遮断回路１３をオンにして、プログラムメモリ
３への電源供給を遮断する。その後、ステップＳ６でプ
ログラムのコピー終了後の所定処理を実行する。
テップＳ５でコピーが終了したならば、コントロール信
号により遮断回路１３をオンにして、プログラムメモリ
３への電源供給を遮断する。その後、ステップＳ６でプ
ログラムのコピー終了後の所定処理を実行する。
【００１２】図４においても、ステップＳ９、Ｓ１０に
おいて、読み出し専用メモリ又は不揮発性且つ電気的書
き換え可能メモリからなるフォントメモリ４から主記憶
メモリ２へのフォントデータのコピーを開始する処理、
及びその終了を待つ処理以外は、図３の各ステップと同
様の処理が行われる。尚、図３、図４は別々の動作とし
て説明しているが、当然一連の動作として行われること
も考えられる。
おいて、読み出し専用メモリ又は不揮発性且つ電気的書
き換え可能メモリからなるフォントメモリ４から主記憶
メモリ２へのフォントデータのコピーを開始する処理、
及びその終了を待つ処理以外は、図３の各ステップと同
様の処理が行われる。尚、図３、図４は別々の動作とし
て説明しているが、当然一連の動作として行われること
も考えられる。
【００１３】
【発明の効果】請求項１の発明によれば、電源遮断手段
を設けたことにより、読み出し専用メモリ又は不揮発性
且つ電気的書き換え可能メモリからなるメモリ手段への
電源供給を遮断することができるので、ＣＰＵや主記憶
装置が高速化され、主記憶装置にコピーされる情報が増
大しても、上記メモリ手段の消費電力を低減することが
できる。
を設けたことにより、読み出し専用メモリ又は不揮発性
且つ電気的書き換え可能メモリからなるメモリ手段への
電源供給を遮断することができるので、ＣＰＵや主記憶
装置が高速化され、主記憶装置にコピーされる情報が増
大しても、上記メモリ手段の消費電力を低減することが
できる。
【００１４】請求項２の発明によれば、メモリ手段に格
納されているプログラムを主記憶装置にコピーした後、
メモリ手段の電源を遮断することができるので、メモリ
手段の消費電力を低減することができる。
納されているプログラムを主記憶装置にコピーした後、
メモリ手段の電源を遮断することができるので、メモリ
手段の消費電力を低減することができる。
【００１５】請求項３の発明によれば、メモリ手段に格
納されているフォントデータを主記憶装置にコピーした
後、メモリ手段の電源を遮断することができるので、メ
モリ手段の消費電力を低減することができる。
納されているフォントデータを主記憶装置にコピーした
後、メモリ手段の電源を遮断することができるので、メ
モリ手段の消費電力を低減することができる。
【図１】本発明の実施の形態によるプリンタコントロー
ラの構成を示すブロック図である。
ラの構成を示すブロック図である。
【図２】本発明の実施の形態によるプリンタコントロー
ラの要部を示すブロック図である。
ラの要部を示すブロック図である。
【図３】図１、図２のプログラムメモリへの電源遮断に
関する動作を示すフローチャートである。
関する動作を示すフローチャートである。
【図４】図１、図２のフォントメモリへの電源遮断に関
する動作を示すフローチャートである。
する動作を示すフローチャートである。
１ 中央演算処理装置（ＣＰＵ） ２ 主記憶メモリ ３ 読み出し専用メモリ又は不揮発性且つ電気的書き換
え可能メモリからなるプログラムメモリ ４ 読み出し専用メモリ又は不揮発性且つ電気的書き換
え可能メモリからなるフォントメモリ １０ Ｉ／Ｏコントローラ １１ バスライン １２ バス・バッファ １３ 遮断回路
え可能メモリからなるプログラムメモリ ４ 読み出し専用メモリ又は不揮発性且つ電気的書き換
え可能メモリからなるフォントメモリ １０ Ｉ／Ｏコントローラ １１ バスライン １２ バス・バッファ １３ 遮断回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/06 ５２０ Ｇ０６Ｆ 9/06 ６１０Ｊ
Claims (4)
- 【請求項１】 中央演算処理装置と、中央演算処理装置
が使用する主記憶装置と、主記憶装置にコピーされる情
報が格納される読み出し専用メモリ又は不揮発性且つ電
気的書き換え可能メモリからなるメモリ手段と、外部装
置が接続されるＩ／Ｏ回路を有するプリンタコントロー
ラにおいて、 前記メモリ手段に供給される電源を遮断する電源遮断手
段を設けたことを特徴とするプリンタコントローラ。 - 【請求項２】 前記メモリ手段に格納される情報は、前
記中央演算処理装置が実行するプログラムであり、前記
電源遮断手段は、前記メモリ手段のプログラムが前記主
記憶装置にコピーされた後、前記メモリ手段への電源の
供給を遮断することを特徴とする請求項１記載のプリン
タコントローラ。 - 【請求項３】 前記メモリ手段に格納される情報は、フ
ォントデータであり、前記電源遮断手段は、前記メモリ
手段のフォントデータが前記主記憶装置にコピーされた
後、前記メモリ手段への電源の供給を遮断することを特
徴とする請求項１記載のプリンタコントローラ。 - 【請求項４】 前記メモリ手段は、前記中央演算処理装
置と主記憶装置とＩ／Ｏ回路が接続されるバスラインと
バスバッファを介して接続されることを特徴とする請求
項１記載のプリンタコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241214A JP2002055744A (ja) | 2000-08-09 | 2000-08-09 | プリンタコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241214A JP2002055744A (ja) | 2000-08-09 | 2000-08-09 | プリンタコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002055744A true JP2002055744A (ja) | 2002-02-20 |
Family
ID=18732432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000241214A Pending JP2002055744A (ja) | 2000-08-09 | 2000-08-09 | プリンタコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002055744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008065581A (ja) * | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 |
-
2000
- 2000-08-09 JP JP2000241214A patent/JP2002055744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008065581A (ja) * | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 |
| US8495277B2 (en) | 2006-09-07 | 2013-07-23 | Ricoh Company, Ltd. | Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11184703A (ja) | 情報処理装置及びそのブート方法 | |
| JP5948976B2 (ja) | 画像形成装置および情報処理装置 | |
| JP2002236589A (ja) | コンピュータシステムのｂｉｏｓデータ格納装置及びその駆動方法 | |
| JP2005071303A (ja) | プログラム起動装置 | |
| TW403880B (en) | Relocatable code storage in an integrated circuit with an embedded microcontroller | |
| JP6270377B2 (ja) | 画像形成装置 | |
| JP2002055744A (ja) | プリンタコントローラ | |
| JP2001356885A (ja) | 制御方法及び電子装置 | |
| JP2000227907A (ja) | リブート制御装置およびリブート制御方法 | |
| JPH11282685A (ja) | 情報処理装置 | |
| JP2008015725A (ja) | 情報処理装置およびプログラム起動方法 | |
| JP4182928B2 (ja) | 情報処理装置、メモリ管理プログラムおよびメモリ管理方法 | |
| JP2009093270A (ja) | コンピュータシステム及びその起動方法 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JP3001213B2 (ja) | プリンタ制御装置 | |
| JP4270796B2 (ja) | 画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法 | |
| JPH10111806A (ja) | プログラム起動方式 | |
| JP2812285B2 (ja) | プリンタ用ネットワークインタフェースカード | |
| JP3533625B2 (ja) | プログラムロード方法 | |
| JP3579129B2 (ja) | ポータブルコンピュータ | |
| JPH11338690A (ja) | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 | |
| JP3068764U (ja) | 電子装置 | |
| JP2003296131A (ja) | ファームウェア書き換え装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 |