JP3533625B2 - プログラムロード方法 - Google Patents
プログラムロード方法Info
- Publication number
- JP3533625B2 JP3533625B2 JP07751697A JP7751697A JP3533625B2 JP 3533625 B2 JP3533625 B2 JP 3533625B2 JP 07751697 A JP07751697 A JP 07751697A JP 7751697 A JP7751697 A JP 7751697A JP 3533625 B2 JP3533625 B2 JP 3533625B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- cpu
- cpus
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、複数のＣＰＵから
なる装置において各ＣＰＵが実行するプログラムのロー
ドを行うプログラムロード方法に関する。
なる装置において各ＣＰＵが実行するプログラムのロー
ドを行うプログラムロード方法に関する。
【０００２】
【従来の技術】複数のＣＰＵから構成される装置では、
一般に各ＣＰＵ毎にメモリを設けて、各ＣＰＵにより実
行される各プログラムを各個にメモリに格納するように
している。そして、各ＣＰＵはプログラムを実行する場
合、対応する自身のメモリからプログラムを読み出して
実行し、所定の機能を実現するようにしている。
一般に各ＣＰＵ毎にメモリを設けて、各ＣＰＵにより実
行される各プログラムを各個にメモリに格納するように
している。そして、各ＣＰＵはプログラムを実行する場
合、対応する自身のメモリからプログラムを読み出して
実行し、所定の機能を実現するようにしている。
【０００３】
【発明が解決しようとする課題】このように従来では、
各ＣＰＵが実行する各プログラムは、各ＣＰＵに対応し
て設けられた各メモリに格納されている。このため、各
プログラムに変更が生じた場合、各メモリごとにプログ
ラムの改変を行わなければならないという問題がある。
特に、メモリの数が多くそのメモリが半導体メモリであ
るＲＯＭのような場合は、既にプリント基板に組み込ま
れているＲＯＭを、プログラムの変更ごとにプリント基
板から取り外して、新規なプログラムを格納したＲＯＭ
に交換しなければならず交換作業が面倒であるととも
に、交換作業時に誤って所望のＲＯＭと異なったＲＯＭ
に交換するなどの間違いが生じ易いという問題があっ
た。また、プログラムの変更に伴うバージョン管理に関
しては、各ＣＰＵごとに管理しなければならず、装置を
構成するＣＰＵの数が多くなるにつれてプログラムのバ
ージョン管理が困難になるという問題もあった。
各ＣＰＵが実行する各プログラムは、各ＣＰＵに対応し
て設けられた各メモリに格納されている。このため、各
プログラムに変更が生じた場合、各メモリごとにプログ
ラムの改変を行わなければならないという問題がある。
特に、メモリの数が多くそのメモリが半導体メモリであ
るＲＯＭのような場合は、既にプリント基板に組み込ま
れているＲＯＭを、プログラムの変更ごとにプリント基
板から取り外して、新規なプログラムを格納したＲＯＭ
に交換しなければならず交換作業が面倒であるととも
に、交換作業時に誤って所望のＲＯＭと異なったＲＯＭ
に交換するなどの間違いが生じ易いという問題があっ
た。また、プログラムの変更に伴うバージョン管理に関
しては、各ＣＰＵごとに管理しなければならず、装置を
構成するＣＰＵの数が多くなるにつれてプログラムのバ
ージョン管理が困難になるという問題もあった。
【０００４】従って本発明は、装置を構成する各ＣＰＵ
のプログラムを変更した場合、変更プログラムを簡単に
装置にセットできるようにするとともに、プログラムの
変更に伴うバージョン管理を容易にすることを目的とす
る。
のプログラムを変更した場合、変更プログラムを簡単に
装置にセットできるようにするとともに、プログラムの
変更に伴うバージョン管理を容易にすることを目的とす
る。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、複数のＣＰＵと、各ＣＰＵに対応し
て設けられ各ＣＰＵが実行する各プログラムを各個に格
納する各主メモリとからなる装置において、各ＣＰＵが
実行する各プログラムを結合して１つのプログラムとし
たプログラムをそのプログラムのバージョン番号ととも
に格納する補助メモリと、各ＣＰＵに共通のメモリであ
る共通メモリとを備えるとともに、補助メモリのプログ
ラムを読み込むための読込プログラムを含む起動用プロ
グラムを格納する読込プログラム用メモリを各ＣＰＵご
とに備え、装置の起動時に複数のＣＰＵのうちマスタと
なるＣＰＵは読込プログラムを実行して補助メモリのプ
ログラム及びバージョン番号をロードしロードした自身
のプログラムを自身の主メモリに格納するとともに、ロ
ードした他のＣＰＵのプログラムを他のＣＰＵに識別可
能に共通メモリに書き込む一方、他のＣＰＵは起動用プ
ログラムを実行して共通メモリ内の自身宛のプログラム
をロードし自身の主メモリに格納するようにした方法で
ある。この結果、プログラムの変更を行う場合は、変更
したプログラムを補助メモリに格納して本装置を起動さ
せるだけで良く、従ってプログラムの変更に伴うＲＯＭ
交換等の作業が回避され容易に変更プログラムを装置に
ロードできると共に、各プログラムのバージョンが一括
管理できるためプログラム変更時のバージョン管理が容
易となる。また、回線を介して上位装置と通信を行う通
信手段を備えると共に、上位装置に補助メモリを備え、
マスタＣＰＵが通信手段を介し上位装置内の補助メモリ
のプログラムをロードし、ロードした自身のプログラム
については自身の主メモリに格納するとともに、ロード
した他のＣＰＵのプログラムについては他のＣＰＵに識
別可能に共通メモリに書き込む一方、他のＣＰＵは起動
用プログラムを実行して共通メモリ内の自身宛のプログ
ラムをロードし自身の主メモリに格納する。この結果、
本装置に対し遠隔地からプログラムをロードできる。
るために本発明は、複数のＣＰＵと、各ＣＰＵに対応し
て設けられ各ＣＰＵが実行する各プログラムを各個に格
納する各主メモリとからなる装置において、各ＣＰＵが
実行する各プログラムを結合して１つのプログラムとし
たプログラムをそのプログラムのバージョン番号ととも
に格納する補助メモリと、各ＣＰＵに共通のメモリであ
る共通メモリとを備えるとともに、補助メモリのプログ
ラムを読み込むための読込プログラムを含む起動用プロ
グラムを格納する読込プログラム用メモリを各ＣＰＵご
とに備え、装置の起動時に複数のＣＰＵのうちマスタと
なるＣＰＵは読込プログラムを実行して補助メモリのプ
ログラム及びバージョン番号をロードしロードした自身
のプログラムを自身の主メモリに格納するとともに、ロ
ードした他のＣＰＵのプログラムを他のＣＰＵに識別可
能に共通メモリに書き込む一方、他のＣＰＵは起動用プ
ログラムを実行して共通メモリ内の自身宛のプログラム
をロードし自身の主メモリに格納するようにした方法で
ある。この結果、プログラムの変更を行う場合は、変更
したプログラムを補助メモリに格納して本装置を起動さ
せるだけで良く、従ってプログラムの変更に伴うＲＯＭ
交換等の作業が回避され容易に変更プログラムを装置に
ロードできると共に、各プログラムのバージョンが一括
管理できるためプログラム変更時のバージョン管理が容
易となる。また、回線を介して上位装置と通信を行う通
信手段を備えると共に、上位装置に補助メモリを備え、
マスタＣＰＵが通信手段を介し上位装置内の補助メモリ
のプログラムをロードし、ロードした自身のプログラム
については自身の主メモリに格納するとともに、ロード
した他のＣＰＵのプログラムについては他のＣＰＵに識
別可能に共通メモリに書き込む一方、他のＣＰＵは起動
用プログラムを実行して共通メモリ内の自身宛のプログ
ラムをロードし自身の主メモリに格納する。この結果、
本装置に対し遠隔地からプログラムをロードできる。
【０００６】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明を適用したプリンタ装置の
構成を示すブロック図である。同図において、このプリ
ンタ装置は、マスタＣＰＵ１１とスレーブＣＰＵ２１と
からなる２つのＣＰＵにより制御部が構成されている。
マスタＣＰＵ１１には、自身が実行するプログラムが格
納されるデータの電気的な記録消去が可能なフラッシュ
メモリ１２と、データを一時的に格納するＲＡＭ１３
と、各種の表示や操作を行うための表示／操作部１４
と、パソコン等の上位装置１５と双方向データ通信を行
う双方向データ通信部１６と、ＦＤ（フロッピィディス
ク）１７Ａを駆動するＦＤ装置１７を制御するＦＤ制御
部１８とがそれぞれバスＢＵＳ１を介して接続されてい
る。上記フラッシュメモリ１２には、ＦＤ１７Ａ内に格
納されているプログラムをロードするための起動用プロ
グラムも格納されている。
して説明する。図１は本発明を適用したプリンタ装置の
構成を示すブロック図である。同図において、このプリ
ンタ装置は、マスタＣＰＵ１１とスレーブＣＰＵ２１と
からなる２つのＣＰＵにより制御部が構成されている。
マスタＣＰＵ１１には、自身が実行するプログラムが格
納されるデータの電気的な記録消去が可能なフラッシュ
メモリ１２と、データを一時的に格納するＲＡＭ１３
と、各種の表示や操作を行うための表示／操作部１４
と、パソコン等の上位装置１５と双方向データ通信を行
う双方向データ通信部１６と、ＦＤ（フロッピィディス
ク）１７Ａを駆動するＦＤ装置１７を制御するＦＤ制御
部１８とがそれぞれバスＢＵＳ１を介して接続されてい
る。上記フラッシュメモリ１２には、ＦＤ１７Ａ内に格
納されているプログラムをロードするための起動用プロ
グラムも格納されている。
【０００７】なお、マスタＣＰＵ１１には、バスＢＵＳ
１を介してバス制御部１９が接続され、このバス制御部
１９及びバスＢＵＳ２を介し上述のスレーブＣＰＵ２１
が接続される。また、バス制御部１９にはマスタＣＰＵ
１１とスレーブＣＰＵ２１との間でデータのやりとりを
行うための共通メモリ２０が設けられている。一方、ス
レーブＣＰＵ２１には、自身の実行するプログラム（起
動用プログラムも含む）を格納するフラッシュメモリ２
２と、記録紙に印字するためのヘッド２２を制御するヘ
ッド制御部２３と、記録紙の送り等を行うモータ２５を
制御するモータ制御部２６と、記録紙への記録状況等を
検出する各種センサ２７からの検出信号を入力するセン
サ入力部２８とがそれぞれバスＢＵＳ２を介して接続さ
れている。
１を介してバス制御部１９が接続され、このバス制御部
１９及びバスＢＵＳ２を介し上述のスレーブＣＰＵ２１
が接続される。また、バス制御部１９にはマスタＣＰＵ
１１とスレーブＣＰＵ２１との間でデータのやりとりを
行うための共通メモリ２０が設けられている。一方、ス
レーブＣＰＵ２１には、自身の実行するプログラム（起
動用プログラムも含む）を格納するフラッシュメモリ２
２と、記録紙に印字するためのヘッド２２を制御するヘ
ッド制御部２３と、記録紙の送り等を行うモータ２５を
制御するモータ制御部２６と、記録紙への記録状況等を
検出する各種センサ２７からの検出信号を入力するセン
サ入力部２８とがそれぞれバスＢＵＳ２を介して接続さ
れている。
【０００８】このように構成されたプリンタ装置のマス
タＣＰＵ１１は、表示／操作部１４内の操作部の操作に
よるプリンタの記録モード等の各種設定操作を検出する
とこれに応じた表示を表示／操作部１４の表示部に表示
すると共に、この設定操作指示をバス制御部１９を介し
て共通メモリ２０に格納することによりスレーブＣＰＵ
２１に指示する。スレーブＣＰＵ２１では共通メモリ２
０の内容を読み取ってその内容に応じた各種設定を行
い、記録時にはその設定内容にしたがって記録紙に記録
するようにしている。
タＣＰＵ１１は、表示／操作部１４内の操作部の操作に
よるプリンタの記録モード等の各種設定操作を検出する
とこれに応じた表示を表示／操作部１４の表示部に表示
すると共に、この設定操作指示をバス制御部１９を介し
て共通メモリ２０に格納することによりスレーブＣＰＵ
２１に指示する。スレーブＣＰＵ２１では共通メモリ２
０の内容を読み取ってその内容に応じた各種設定を行
い、記録時にはその設定内容にしたがって記録紙に記録
するようにしている。
【０００９】また、双方向データ通信部１６を介して上
位装置からの印字データを入力すると同様に、共通メモ
リ２０に格納し、スレーブＣＰＵ２１はこの共通メモリ
２０の印字データを読み取ってヘッド制御部２３に送り
ヘッド２２による記録紙への印字やモータ２５の記録紙
送り等を制御する。
位装置からの印字データを入力すると同様に、共通メモ
リ２０に格納し、スレーブＣＰＵ２１はこの共通メモリ
２０の印字データを読み取ってヘッド制御部２３に送り
ヘッド２２による記録紙への印字やモータ２５の記録紙
送り等を制御する。
【００１０】ところでマスタＣＰＵ１１及びスレーブＣ
ＰＵ２１の各プログラムは、上述したようにそれぞれフ
ラッシュメモリ１２，２２に格納されているが、本プリ
ンタ装置では、このような各プログラムが変更されるこ
とを考慮してＦＤ装置１７に挿入されるＦＤ１７Ａに予
め格納しておき、装置の起動時にＦＤ１７Ａのプログラ
ムを読み出して各フラッシュメモリ１２，２２に格納で
きるようにしている。
ＰＵ２１の各プログラムは、上述したようにそれぞれフ
ラッシュメモリ１２，２２に格納されているが、本プリ
ンタ装置では、このような各プログラムが変更されるこ
とを考慮してＦＤ装置１７に挿入されるＦＤ１７Ａに予
め格納しておき、装置の起動時にＦＤ１７Ａのプログラ
ムを読み出して各フラッシュメモリ１２，２２に格納で
きるようにしている。
【００１１】即ち本プリンタ装置に電源が投入され起動
されると、マスタＣＰＵ１１はフラッシュメモリ１２内
の起動用プログラムを読み出して実行することにより、
まずＦＤ制御部１８を制御してＦＤ装置に挿入されてい
るＦＤ１７Ａのプログラムをロードする。ＦＤ１７Ａに
は、マスタＣＰＵ１１用のプログラムとスレーブＣＰＵ
２１用のプログラムとが結合されて１つのプログラムと
して格納されており、マスタＣＰＵ１１はそのプログラ
ムをロードするとＲＡＭ１３に一旦格納する。
されると、マスタＣＰＵ１１はフラッシュメモリ１２内
の起動用プログラムを読み出して実行することにより、
まずＦＤ制御部１８を制御してＦＤ装置に挿入されてい
るＦＤ１７Ａのプログラムをロードする。ＦＤ１７Ａに
は、マスタＣＰＵ１１用のプログラムとスレーブＣＰＵ
２１用のプログラムとが結合されて１つのプログラムと
して格納されており、マスタＣＰＵ１１はそのプログラ
ムをロードするとＲＡＭ１３に一旦格納する。
【００１２】その後、マスタＣＰＵ１１は上述の起動用
プログラムを実行することにより、ＲＡＭ１３に格納さ
れている自身用のプログラムをフラッシュメモリ１２内
の起動用プログラム格納領域とは異なる領域に格納す
る。そして、スレーブＣＰＵ２１用のプログラムについ
ては、ＲＡＭ１３からバス制御部１９を経由して共通メ
モリ２０に格納し、その際には共通メモリ２０内の所定
領域に、スレーブＣＰＵ２１宛のプログラムがロードさ
れた旨を書き込んでスレーブＣＰＵ２１に通知する。
プログラムを実行することにより、ＲＡＭ１３に格納さ
れている自身用のプログラムをフラッシュメモリ１２内
の起動用プログラム格納領域とは異なる領域に格納す
る。そして、スレーブＣＰＵ２１用のプログラムについ
ては、ＲＡＭ１３からバス制御部１９を経由して共通メ
モリ２０に格納し、その際には共通メモリ２０内の所定
領域に、スレーブＣＰＵ２１宛のプログラムがロードさ
れた旨を書き込んでスレーブＣＰＵ２１に通知する。
【００１３】ここでスレーブＣＰＵ２１では、装置の起
動後にはフラッシュメモリ２２内の起動用プログラムを
実行して共通メモリ２０に自身宛のプログラムがロード
されているか否かを常時検索している。そして、共通メ
モリ２０内の上記所定領域に自身宛のプログラムがロー
ドされた旨の情報を確認すると、バス制御部１９を介し
て共通メモリ２０から自身のプログラムを読み出してフ
ラッシュメモリ２２内の起動用プログラム領域とは異な
る領域に格納する。
動後にはフラッシュメモリ２２内の起動用プログラムを
実行して共通メモリ２０に自身宛のプログラムがロード
されているか否かを常時検索している。そして、共通メ
モリ２０内の上記所定領域に自身宛のプログラムがロー
ドされた旨の情報を確認すると、バス制御部１９を介し
て共通メモリ２０から自身のプログラムを読み出してフ
ラッシュメモリ２２内の起動用プログラム領域とは異な
る領域に格納する。
【００１４】こうしてプログラムの格納が終了すると、
スレーブＣＰＵ２１は、共通メモリ２０の或る領域にプ
ログラムの格納が終了したことを示す情報を書き込んで
マスタＣＰＵ１１に通知する。するとマスタＣＰＵ１１
は、バス制御部１９を介してスレーブＣＰＵ２１にリセ
ット信号を送出しスレーブＣＰＵ２１をリセットするこ
とにより、スレーブＣＰＵ２１を再起動する。また、自
身もソフトウェアリセットにより再起動する。こうして
再起動した各ＣＰＵ１１，２１は、いまローディングさ
れた各フラッシュメモリ１２，２２内の各プログラムを
それぞれ読み出して実行する。
スレーブＣＰＵ２１は、共通メモリ２０の或る領域にプ
ログラムの格納が終了したことを示す情報を書き込んで
マスタＣＰＵ１１に通知する。するとマスタＣＰＵ１１
は、バス制御部１９を介してスレーブＣＰＵ２１にリセ
ット信号を送出しスレーブＣＰＵ２１をリセットするこ
とにより、スレーブＣＰＵ２１を再起動する。また、自
身もソフトウェアリセットにより再起動する。こうして
再起動した各ＣＰＵ１１，２１は、いまローディングさ
れた各フラッシュメモリ１２，２２内の各プログラムを
それぞれ読み出して実行する。
【００１５】なお、ＦＤ１７Ａに格納されているプログ
ラムにはそのプログラムの改版状況を示すバージョン番
号が付加されている。ここで、マスタＣＰＵ１１は装置
の起動時にＦＤ１７Ａのプログラムを読み出す前にまず
そのバージョン番号を読み出す。そして、そのバージョ
ン番号が自身のフラッシュメモリ１２のプログラムに付
与されているバージョン番号と一致しない場合（即ち、
装置設置後の最初の１回目のローディング時、またはプ
ログラムの変更時）にはＦＤ１７Ａのプログラムととも
にそのバージョン番号をフラッシュメモリ１２に格納す
る。
ラムにはそのプログラムの改版状況を示すバージョン番
号が付加されている。ここで、マスタＣＰＵ１１は装置
の起動時にＦＤ１７Ａのプログラムを読み出す前にまず
そのバージョン番号を読み出す。そして、そのバージョ
ン番号が自身のフラッシュメモリ１２のプログラムに付
与されているバージョン番号と一致しない場合（即ち、
装置設置後の最初の１回目のローディング時、またはプ
ログラムの変更時）にはＦＤ１７Ａのプログラムととも
にそのバージョン番号をフラッシュメモリ１２に格納す
る。
【００１６】そして、ロードされたプログラムを実行し
た後、装置の電源がオフされ、次に装置に電源が投入さ
れ装置が起動された時に、ＦＤ１７Ａのプログラムバー
ジョン番号と自身のメモリ１２内のプログラムバージョ
ン番号とを比較し、双方の番号が一致する場合（即ち、
ＦＤ１７Ａのプログラムが変更されていない場合）は、
ＦＤ１７Ａのプログラムのローディングをせずに、スレ
ーブＣＰＵ２１に対してはフラッシュメモリ２２の実行
を指示し、かつ自身もフラッシュメモリ１２のプログラ
ムを実行する。このように、各バージョン番号の一致時
にはプログラムのローディングを行わないようにしたこ
とにより、起動後に速やかに本来の処理を開始できる。
た後、装置の電源がオフされ、次に装置に電源が投入さ
れ装置が起動された時に、ＦＤ１７Ａのプログラムバー
ジョン番号と自身のメモリ１２内のプログラムバージョ
ン番号とを比較し、双方の番号が一致する場合（即ち、
ＦＤ１７Ａのプログラムが変更されていない場合）は、
ＦＤ１７Ａのプログラムのローディングをせずに、スレ
ーブＣＰＵ２１に対してはフラッシュメモリ２２の実行
を指示し、かつ自身もフラッシュメモリ１２のプログラ
ムを実行する。このように、各バージョン番号の一致時
にはプログラムのローディングを行わないようにしたこ
とにより、起動後に速やかに本来の処理を開始できる。
【００１７】次に、図２のフローチャートを用いて本発
明の要部動作をさらに詳細に説明する。ステップＳ１で
本プリンタ装置に電源が投入され起動されると、マスタ
ＣＰＵ１１はステップＳ２でフラッシュメモリ１２内の
起動用プログラムを読み出して実行する。ここで、マス
タＣＰＵ１１は、まずステップＳ３でＦＤ装置１７に挿
入されているＦＤ１７Ａ内のプログラムに付加されるそ
のプログラムのバージョン番号を読み込む。次にステッ
プＳ４ではフラッシュメモリ１２内のプログラムに付加
されているバージョン番号を読み出してＦＤ１７Ａのバ
ージョン番号と比較する。そして、双方の番号を比較し
た結果、これらの番号が不一致となりステップＳ５の判
定が「Ｎ」となるとステップＳ６でＦＤ１７Ａ内のプロ
グラムを読み込む。そして読み込んだプログラムをステ
ップＳ７でＲＡＭ１３に格納する。
明の要部動作をさらに詳細に説明する。ステップＳ１で
本プリンタ装置に電源が投入され起動されると、マスタ
ＣＰＵ１１はステップＳ２でフラッシュメモリ１２内の
起動用プログラムを読み出して実行する。ここで、マス
タＣＰＵ１１は、まずステップＳ３でＦＤ装置１７に挿
入されているＦＤ１７Ａ内のプログラムに付加されるそ
のプログラムのバージョン番号を読み込む。次にステッ
プＳ４ではフラッシュメモリ１２内のプログラムに付加
されているバージョン番号を読み出してＦＤ１７Ａのバ
ージョン番号と比較する。そして、双方の番号を比較し
た結果、これらの番号が不一致となりステップＳ５の判
定が「Ｎ」となるとステップＳ６でＦＤ１７Ａ内のプロ
グラムを読み込む。そして読み込んだプログラムをステ
ップＳ７でＲＡＭ１３に格納する。
【００１８】その後、マスタＣＰＵ１１は、ＲＡＭ１３
に格納されている自身用のプログラムをステップＳ８で
フラッシュメモリ１２内の起動用プログラム格納領域と
は異なる領域に格納する。また、ＲＡＭ１３に格納され
ている他のＣＰＵのプログラム（スレーブＣＰＵ２１用
のプログラム）は、ステップＳ９で共通メモリ２０に格
納する。そして、ステップＳ１０でスレーブＣＰＵ２１
に対し共通メモリ２０内のプログラムのロードを指示す
る。
に格納されている自身用のプログラムをステップＳ８で
フラッシュメモリ１２内の起動用プログラム格納領域と
は異なる領域に格納する。また、ＲＡＭ１３に格納され
ている他のＣＰＵのプログラム（スレーブＣＰＵ２１用
のプログラム）は、ステップＳ９で共通メモリ２０に格
納する。そして、ステップＳ１０でスレーブＣＰＵ２１
に対し共通メモリ２０内のプログラムのロードを指示す
る。
【００１９】スレーブＣＰＵ２１は、マスタＣＰＵ１１
からプログラムのロードが指示されると、共通メモリ２
０に格納されているプログラムを読み出してフラッシュ
メモリ２２に格納する。こうして、スレーブＣＰＵ２１
による共通メモリ２０のプログラムのロードが行われる
（ステップＳ１１）。プログラムの格納が終了すると、
スレーブＣＰＵ２１は、共通メモリ２０の或る領域にプ
ログラムの格納が終了したことを示す情報を書き込んで
マスタＣＰＵ１１に通知する。
からプログラムのロードが指示されると、共通メモリ２
０に格納されているプログラムを読み出してフラッシュ
メモリ２２に格納する。こうして、スレーブＣＰＵ２１
による共通メモリ２０のプログラムのロードが行われる
（ステップＳ１１）。プログラムの格納が終了すると、
スレーブＣＰＵ２１は、共通メモリ２０の或る領域にプ
ログラムの格納が終了したことを示す情報を書き込んで
マスタＣＰＵ１１に通知する。
【００２０】するとマスタＣＰＵ１１は、ステップＳ１
２の「プログラムのロード終了？」を「Ｙ」と判定す
る。この場合、マスタＣＰＵ１１は、上述したようにバ
ス制御部１９を介してスレーブＣＰＵ２１にリセット信
号を送出しスレーブＣＰＵ２１をリセットすることによ
り、スレーブＣＰＵ２１を再起動する。また、自身もソ
フトウェアリセットにより再起動する（ステップＳ１
３）。再起動されたマスタＣＰＵ１１及びスレーブＣＰ
Ｕ２１は、いまローディングされた各フラッシュメモリ
１２，２２内の各プログラムをそれぞれ読み出して実行
する。
２の「プログラムのロード終了？」を「Ｙ」と判定す
る。この場合、マスタＣＰＵ１１は、上述したようにバ
ス制御部１９を介してスレーブＣＰＵ２１にリセット信
号を送出しスレーブＣＰＵ２１をリセットすることによ
り、スレーブＣＰＵ２１を再起動する。また、自身もソ
フトウェアリセットにより再起動する（ステップＳ１
３）。再起動されたマスタＣＰＵ１１及びスレーブＣＰ
Ｕ２１は、いまローディングされた各フラッシュメモリ
１２，２２内の各プログラムをそれぞれ読み出して実行
する。
【００２１】一方、ＦＤ１７Ａのプログラムのバージョ
ン番号とフラッシュメモリ１２内のプログラムのバージ
ョン番号とを比較した結果、双方の番号が一致しステッ
プＳ５の判定が「Ｙ」となる場合は、ＦＤ１７Ａのプロ
グラムのローディングをせずに、上述したようにスレー
ブＣＰＵ２１をリセットして再起動し、直ちにフラッシ
ュメモリ２２のプログラムを実行させると共に、自身も
ソフトウェアリセットにより再起動し（ステップＳ１
３）、フラッシュメモリ１２のプログラムを実行する。
ン番号とフラッシュメモリ１２内のプログラムのバージ
ョン番号とを比較した結果、双方の番号が一致しステッ
プＳ５の判定が「Ｙ」となる場合は、ＦＤ１７Ａのプロ
グラムのローディングをせずに、上述したようにスレー
ブＣＰＵ２１をリセットして再起動し、直ちにフラッシ
ュメモリ２２のプログラムを実行させると共に、自身も
ソフトウェアリセットにより再起動し（ステップＳ１
３）、フラッシュメモリ１２のプログラムを実行する。
【００２２】このように、ＦＤ１７Ａに各ＣＰＵ１１，
２１の実行する各プログラムを結合してそのバージョン
番号とともに格納しておき、装置の起動時にＦＤ１７Ａ
のプログラム及びそのバージョン番号をロードして各フ
ラッシュメモリ１２，２２に分配して実行させることに
より、装置を構成する各ＣＰＵのプログラムの変更時に
は簡単にフラッシュメモリのプログラムの書き換えが可
能になると共に、プログラムのバージョンが一括管理で
きるため、プログラムのバージョン管理も容易となる。
２１の実行する各プログラムを結合してそのバージョン
番号とともに格納しておき、装置の起動時にＦＤ１７Ａ
のプログラム及びそのバージョン番号をロードして各フ
ラッシュメモリ１２，２２に分配して実行させることに
より、装置を構成する各ＣＰＵのプログラムの変更時に
は簡単にフラッシュメモリのプログラムの書き換えが可
能になると共に、プログラムのバージョンが一括管理で
きるため、プログラムのバージョン管理も容易となる。
【００２３】なお、本実施の形態では、フラッシュメモ
リにロードするプログラムをＦＤ１７Ａに格納するよう
にしているが、ＦＤ１７Ａの代わりにハードディスクで
も良く、また半導体メモリ等であっても良い。また、本
実施の形態では、ＦＤ装置１７からプログラムデータを
ロードしているが、上位装置にＦＤ１７Ａのような補助
メモリを設け、双方向データ通信部１６（通信手段）が
上位装置１５とＬＡＮ回線Ｌ（電話回線や無線回線であ
っても良い）を介してデータ通信を行って補助メモリか
らプログラムデータを入力し、マスタＣＰＵ１１がこれ
をロードするようにしても良い。また、本実施の形態で
は、マスタＣＰＵ１１とスレーブＣＰＵ２１との２つの
ＣＰＵによって装置の制御部を構成するようにしたが、
スレーブＣＰＵが２つ以上であっても同様に各スレーブ
ＣＰＵのフラッシュメモリにプログラムをロードできる
ことは明らかである。
リにロードするプログラムをＦＤ１７Ａに格納するよう
にしているが、ＦＤ１７Ａの代わりにハードディスクで
も良く、また半導体メモリ等であっても良い。また、本
実施の形態では、ＦＤ装置１７からプログラムデータを
ロードしているが、上位装置にＦＤ１７Ａのような補助
メモリを設け、双方向データ通信部１６（通信手段）が
上位装置１５とＬＡＮ回線Ｌ（電話回線や無線回線であ
っても良い）を介してデータ通信を行って補助メモリか
らプログラムデータを入力し、マスタＣＰＵ１１がこれ
をロードするようにしても良い。また、本実施の形態で
は、マスタＣＰＵ１１とスレーブＣＰＵ２１との２つの
ＣＰＵによって装置の制御部を構成するようにしたが、
スレーブＣＰＵが２つ以上であっても同様に各スレーブ
ＣＰＵのフラッシュメモリにプログラムをロードできる
ことは明らかである。
【００２４】
【発明の効果】以上説明したように本発明によれば、各
ＣＰＵが実行する各プログラムを結合して１つのプログ
ラムとしそのプログラムをそのプログラムのバージョン
番号とともに格納する補助メモリと、補助メモリのプロ
グラムを読み込むための読込プログラムを格納する読込
プログラム用メモリとを設け、装置の起動時に複数のＣ
ＰＵのうちマスタとなるＣＰＵが読込プログラムを実行
して補助メモリのプログラム及びバージョン番号をロー
ドし対応する各ＣＰＵの主メモリに分配して、各ＣＰＵ
に該当分配プログラムを実行させるようにしたので、プ
ログラムの変更を行う場合は、変更したプログラムを補
助メモリに格納して装置を起動させるだけで良く、従っ
てプログラムの変更に伴うＲＯＭ交換等の作業が回避さ
れ、容易に変更プログラムを装置にロードできると共
に、各プログラムのバージョンが一括管理できるためプ
ログラム変更時のバージョン管理が容易になる。また、
回線を介して上位装置と通信を行う通信手段を設けると
共に、上位装置に補助メモリを設け、マスタＣＰＵが通
信手段を介し上位装置内の補助メモリのプログラムをロ
ードし、対応する各ＣＰＵの主メモリに分配するように
したので、本装置に対し遠隔地からプログラムをロード
できる。また、主メモリを、データの電気的な記録およ
び消去が可能なフラッシュメモリで構成したので、速や
かにプログラムをロードできるとともに、本装置の電源
が断たれた場合でもプログラム内容を保持できる。ま
た、補助メモリのプログラムにそのプログラムのバージ
ョンを示すバージョン番号を付加し、マスタとなるＣＰ
Ｕは装置の起動時に補助メモリのバージョン番号を読み
出しそのバージョン番号が自身の主メモリに格納されて
いるバージョン番号と一致する場合は補助メモリのプロ
グラムの読み込みを行わないようにしたので、本装置の
起動された後では不要なプログラムロードが回避され、
従って速やかに本来の処理を開始できる。
ＣＰＵが実行する各プログラムを結合して１つのプログ
ラムとしそのプログラムをそのプログラムのバージョン
番号とともに格納する補助メモリと、補助メモリのプロ
グラムを読み込むための読込プログラムを格納する読込
プログラム用メモリとを設け、装置の起動時に複数のＣ
ＰＵのうちマスタとなるＣＰＵが読込プログラムを実行
して補助メモリのプログラム及びバージョン番号をロー
ドし対応する各ＣＰＵの主メモリに分配して、各ＣＰＵ
に該当分配プログラムを実行させるようにしたので、プ
ログラムの変更を行う場合は、変更したプログラムを補
助メモリに格納して装置を起動させるだけで良く、従っ
てプログラムの変更に伴うＲＯＭ交換等の作業が回避さ
れ、容易に変更プログラムを装置にロードできると共
に、各プログラムのバージョンが一括管理できるためプ
ログラム変更時のバージョン管理が容易になる。また、
回線を介して上位装置と通信を行う通信手段を設けると
共に、上位装置に補助メモリを設け、マスタＣＰＵが通
信手段を介し上位装置内の補助メモリのプログラムをロ
ードし、対応する各ＣＰＵの主メモリに分配するように
したので、本装置に対し遠隔地からプログラムをロード
できる。また、主メモリを、データの電気的な記録およ
び消去が可能なフラッシュメモリで構成したので、速や
かにプログラムをロードできるとともに、本装置の電源
が断たれた場合でもプログラム内容を保持できる。ま
た、補助メモリのプログラムにそのプログラムのバージ
ョンを示すバージョン番号を付加し、マスタとなるＣＰ
Ｕは装置の起動時に補助メモリのバージョン番号を読み
出しそのバージョン番号が自身の主メモリに格納されて
いるバージョン番号と一致する場合は補助メモリのプロ
グラムの読み込みを行わないようにしたので、本装置の
起動された後では不要なプログラムロードが回避され、
従って速やかに本来の処理を開始できる。
【図１】 本発明を適用した装置の要部構成を示すブロ
ック図である。
ック図である。
【図２】 上記装置の要部動作を示すフローチャートで
ある。
ある。
１１…マスタＣＰＵ、１２，２２…フラッシュメモリ、
１３…ＲＡＭ、１５…上位装置、１６…双方向データ通
信部（通信手段）、１７…ＦＤ装置、１７Ａ…ＦＤ、１
８…ＦＤ制御部、１９…バス制御部、２０…共通メモ
リ、２１…スレーブＣＰＵ、ＢＵＳ１，ＢＵＳ２…バ
ス、Ｌ…回線。
１３…ＲＡＭ、１５…上位装置、１６…双方向データ通
信部（通信手段）、１７…ＦＤ装置、１７Ａ…ＦＤ、１
８…ＦＤ制御部、１９…バス制御部、２０…共通メモ
リ、２１…スレーブＣＰＵ、ＢＵＳ１，ＢＵＳ２…バ
ス、Ｌ…回線。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 伊藤 和範
東京都目黒区下目黒二丁目２番３号 株
式会社田村電機製作所内
(72)発明者 田中 俊和
東京都江東区豊洲三丁目３番３号 エ
ヌ・ティ・ティ・データ通信株式会社内
(72)発明者 永井 幹夫
東京都港区芝五丁目７番１号 日本電気
株式会社内
(72)発明者 戸住 敏郎
東京都調布市上石原三丁目49番地１ 日
本電気データ機器株式会社内
(56)参考文献 特開 平６−219021（ＪＰ，Ａ)
特開 平７−141191（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 9/06
Claims (2)
- 【請求項１】 複数のＣＰＵと、各ＣＰＵに対応して設
けられ各ＣＰＵが実行する各プログラムを各個に格納す
る各主メモリとからなる装置において、 各ＣＰＵが実行する各プログラムを結合して１つのプロ
グラムとしたプログラムを該プログラムのバージョンを
示すバージョン番号とともに格納する補助メモリと、各
ＣＰＵに共通のメモリである共通メモリとを備えるとと
もに、前記補助メモリのプログラムを読み込むための読
込プログラムを含む起動用プログラムを格納する読込プ
ログラム用メモリを各ＣＰＵごとに備え、前記装置の起
動時に前記複数のＣＰＵのうちマスタとなるＣＰＵは前
記読込プログラムを実行して前記補助メモリのプログラ
ム及びバージョン番号をロードしロードした自身のプロ
グラムを自身の主メモリに格納するとともに、ロードし
た自身以外の他のＣＰＵのプログラムを前記他のＣＰＵ
に識別可能に前記共通メモリに書き込む一方、前記他の
ＣＰＵは前記起動用プログラムを実行して前記共通メモ
リ内の自身宛のプログラムをロードし自身の主メモリに
格納することを特徴とするプログラムロード方法。 - 【請求項２】 複数のＣＰＵと、各ＣＰＵに対応して設
けられ各ＣＰＵが実行する各プログラムを各個に格納す
る各主メモリとからなる装置において、 上位装置と通信を行う通信手段と、前記上位装置に設け
られ各ＣＰＵが実行する各プログラムを結合して１つの
プログラムとしたプログラムを該プログラムのバージョ
ンを示すバージョン番号とともに格納する補助メモリ
と、各ＣＰＵに共通のメモリである共通メモリとを備え
るとともに、前記補助メモリのプログラムを読み込むた
めの読込プログラムを含む起動用プログラムを格納する
読込プログラム用メモリを各ＣＰＵごとに備え、前記装
置の起動時に前記複数のＣＰＵのうちマスタとなるＣＰ
Ｕは前記読込プログラムを実行して前記通信手段を介し
前記上位装置内の前記補助メモリのプログラム及びバー
ジョン番号をロードしロードした自身のプログラムを自
身の主メモリに格納するとともに、ロードした自身以外
の他のＣＰＵのプログラムを前記他のＣＰＵに識別可能
に前記共通メモリに書き込む一方、前記他のＣＰＵは前
記起動用プログラムを実行して前記共通メモリ内の自身
宛のプログラムをロードし自身の主メモリに格納するこ
とを特徴とするプログラムロード方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07751697A JP3533625B2 (ja) | 1997-03-28 | 1997-03-28 | プログラムロード方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07751697A JP3533625B2 (ja) | 1997-03-28 | 1997-03-28 | プログラムロード方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10269063A JPH10269063A (ja) | 1998-10-09 |
| JP3533625B2 true JP3533625B2 (ja) | 2004-05-31 |
Family
ID=13636141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07751697A Expired - Fee Related JP3533625B2 (ja) | 1997-03-28 | 1997-03-28 | プログラムロード方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3533625B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101063720B1 (ko) * | 2007-04-13 | 2011-09-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 피어 프로그램 가능 하드웨어 장치에 대한 자동화 펌웨어 복구 |
| JP6421635B2 (ja) * | 2015-02-16 | 2018-11-14 | 株式会社デンソー | 電子制御装置およびメモリ書換方法 |
-
1997
- 1997-03-28 JP JP07751697A patent/JP3533625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10269063A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880407B2 (ja) | 情報処理装置およびユーザインターフェースを制御する方法 | |
| EP0910016B1 (en) | Apparatus and method for suspending and resuming software applications on a computer | |
| JP4513893B2 (ja) | 印刷装置、外部端末及び印刷システム | |
| JP2003150530A (ja) | 周辺機器およびその制御方法 | |
| JP2001256170A (ja) | 周辺装置及びプリンタ | |
| JPS6392473A (ja) | プリンタ | |
| US5930467A (en) | Information processing apparatus having a reduced access time to storage devices | |
| JP2006069125A (ja) | 画像形成装置及び画像形成装置用ファームウェアを格納した可搬型記憶媒体 | |
| KR20010051298A (ko) | 출력 장치, 그 제어 방법 및 프로그램 기억 매체 | |
| JP3533625B2 (ja) | プログラムロード方法 | |
| KR101859022B1 (ko) | 화상형성장치, 외부 장치와 연결 방법 및 컴퓨터 판독가능 기록매체 | |
| KR100503484B1 (ko) | 화상형성장치 | |
| JP3001213B2 (ja) | プリンタ制御装置 | |
| JP3024597B2 (ja) | Ｃｐｕ装置及びその使用方法 | |
| JP2001125659A (ja) | 情報処理装置 | |
| JP2002259085A (ja) | プリンタシステム | |
| JP2001092646A (ja) | デバイスドライバ切替システム | |
| JPH05274157A (ja) | 画像形成装置 | |
| US10942810B2 (en) | Start-up processing for information processing apparatus and method, and storage medium | |
| JP2812285B2 (ja) | プリンタ用ネットワークインタフェースカード | |
| JPH10226140A (ja) | 画像形成装置 | |
| JPH08241142A (ja) | 電子計算機 | |
| JPH06219021A (ja) | 画像形成装置 | |
| JPH117392A (ja) | 補助記憶装置を二重化してなるデータ処理装置及びこのデータ処理装置のシステム立下げ方法 | |
| JPS58168121A (ja) | 停電復電処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |