JP4270796B2 - 画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法 - Google Patents
画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法 Download PDFInfo
- Publication number
- JP4270796B2 JP4270796B2 JP2002064152A JP2002064152A JP4270796B2 JP 4270796 B2 JP4270796 B2 JP 4270796B2 JP 2002064152 A JP2002064152 A JP 2002064152A JP 2002064152 A JP2002064152 A JP 2002064152A JP 4270796 B2 JP4270796 B2 JP 4270796B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- peripheral control
- selector
- image forming
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Control Or Security For Electrophotography (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリを用いたデジタル複写機、デジタルプリンタ等の画像形成装置に関するものである。
【０００２】
【従来の技術】
近年、画像形成装置においても環境保護の観点から省電力化が強く要求されている。従来より電子写真プロセスを用いる画像形成装置においては定着部の消費電力が支配的であり、待機時はこの定着部を動作時よりも低い温度で制したり、給電を遮断したりすることによって省電力化を実現する方式が広く採用されている。最近では更に進んで定着部のみならず、システムの全て、もしくはほとんど全ての電源を遮断する方式も採用されてきている。
この場合は待機時の消費電力を数Ｗ以下とすることが可能となり、省電力化の効果が非常に大きい画像形成装置が提供可能となる。一方、利便性の面から考えると待機状態からの復帰時間が非常に重要となる。つまり、使用したいときに画像形成装置が復帰中のためすぐに使えない場合は利便性が著しく低減してしまうことになる。
待機状態の省電力化が主に定着部の制御で行われている場合はヒータの効率化、定着ローラーの薄肉化、その他メカトロ品を中心とする復帰時間の短縮化への取り組みが行われてきた。その結果、定着部の復帰時間は数分台から数秒台にまで改善されてきた。一般的に、ＣＰＵを中心とする制御部の初期化には数秒を要する場合が多い。
システムの全て、もしくはほとんど全ての電源を遮断する方式の場合、定着部の復帰時間が数分台、数十秒台の場合は待機状態からの復帰時間全体に対して、この初期化に要する数秒間の寄与率は低いため、深く考慮する必要はなかった。
しかしながら、定着部の復帰時間が数秒台となった最近の画像形成装置では、この初期化に要する数秒間によってシステムの復帰時間が大きく左右されることになる。以下、この様子について説明する。
【０００３】
図１０は従来の画像形成装置としてのデジタル複写機の構成図である。読み取り制御部１によって読み取られた原稿２の画像データはメイン制御部３の画像処理部（図示せず）によって画像処理が行われた後、書き込み制御部４に送られる。書き込み制御部４では画像処理部より送られてきた画像データに基づいてレーザダイオード（図示せず）の点灯制御を行い、電子写真プロセス５に静電潜像を形成する。
一方、給紙部（図示せず）より搬送されてきた転写紙は既知の電子写真プロセス５によってトナーが転写され、定着ヒータ６で熱せられた定着部（図示せず）によってトナーが転写紙に定着され、コピー７が形成される。この定着ヒータ６は、メイン制御部３、ＩＯ制御部８、定着制御部９によって定着部が動作時は常に所望の温度になるよう制御される。また、待機時はシステムの消費電力を低減させるため、動作時よりも低い温度で制御したり給電を遮断する。
更に、待機時にシステムの全て、もしくはほとんど全ての電源を遮断する方式の場合は定着ヒータのみならず、メイン制御部３、ＩＯ制御部８、定着制御部９等への給電も遮断される。尚、図１０のデジタル複写機は、上記の他に、操作部１０、ＡＤＦ１１、バンク（給紙バンク）１２、センサー類１３、クラッチ・ソレノイド１４、電源１５を備える。
【０００４】
図１１は従来の画像形成装置のメイン制御部、ＩＯ制御部の構成図である。電源投入後、リセットＩＣ２２より発生するリセット信号の解除に伴い、ＣＰＵ２１はＲＯＭ２３に格納された制御プログラムに従い一連の動作を開始する。ＲＡＭ２４は制御プログラムの作業エリアとして使用される。また、不揮発性メモリ２５は画像形成装置の調整データ、使用履歴等が保存され保守活動に活用される。
ＣＰＵ２１は一般的に汎用的な仕様となっているため、制御プログラムは動作開始後、まずＣＰＵ２１内部の初期化を行う。また、ＲＡＭ２４は電源投入直後は内容が不定となっている場合が多いので、ＣＰＵ初期化後、Ａｌｌ“０”またはＡＬＬ“１”ライトによるＲＡＭ２４の初期化を行う。更に、ＣＰＵ周辺ＡＳＩＣ２６、周辺制御ＡＳＩＣ３１についても汎用的な仕様とする場合が多いので、ＲＡＭ２４初期化後、ＣＰＵ周辺ＡＳＩＣ２６、周辺制御ＡＳＩＣ３１の初期化を行う。
周辺制御ＡＳＩＣ３１について更に詳しく述べる。周辺制御ＡＳＩＣ３１はＣＰＵ２１、ＲＯＭ２３等と異なる基板上に搭載されるため、バス負荷低減等を目的としてＣＰＵ周辺ＡＳＩＣ２６によりＣＰＵバスと分離された専用制御バス上に接続される。
このＡＳＩＣには主に、ＡＤＦ１１、バンク１２、センサー類１３、クラッチ・ソレノイド１４、定着制御部９等の入出力系のＩ／Ｆが接続されている。ＡＳＩＣ内の汎用的な機能をこれらのＩ／Ｆに対応させるため、入力は入力設定、出力は出力設定、シリアル通信はシリアル通信設定を行う必要がある。
【０００５】
図１２は周辺制御ＡＳＩＣの構成図である。周辺制御ＡＳＩＣ３１は、ＰＩＯ、ＵＡＲＴ、タイマ等の各機能を実現する機能ブロック４１、機能ブロック４１への各種設定、動作制御等を設定するレジスタブロック４２、アドレスバス、データバス等の制御バスと接続され、内部でのアドレスデコード、レジスタブロック４２へのアクセス制御を行うＣＰＵ Ｉ／Ｆ４３、等から構成される。
ＰＩＯを例にとり、以下説明を行う。リセット時およびリセット解除後に期待しない出力により負荷への制御信号がアクティブとならないよう、通常、ＰＩＯはレジスタブロック４２により全端子が入力ポートに設定され、入出力端子はＨｉ−Ｚ状態となる。モータ等のようにリセット時およびリセット解除後にインアクテイブとしたい負荷への制御信号の場合は、入出力端子をプルアップまたはプルダウンすることにより制御信号をインアクテイブとする。
リセット解除後、ＣＰＵ Ｉ／Ｆ４３を経由したＣＰＵ（図示せず）からレジスタブロック４２に設定を行うことにより、入力負荷が接続されている端子は入力に、出力負荷が接続されている端子は出力に、また出力の初期値等が設定され、所望の入出力が行われる。
同様の操作がＵＡＲＴ、タイマ等に対しても順次行われ、周辺制御ＡＳＩＣ３１の初期化が終了する。更に定着ヒータ６等の負荷は安全性確保のため、一連の初期化が終了しシステムの動作に問題のないことが確認された後、点灯制御が開始される。点灯開始直後は全点灯によりいち早く所望の設定温度に到達するよう制御され、所望の設定温度に到達後は温度監視により常に一定の温度となるよう制御が行われる。
【０００６】
【発明が解決しようとする課題】
この電源投入から一連の初期化、定着ヒータの点灯制御に至るまでの様子を図１３に示す。また、各動作に要する時間の一例を図１４に示す。
図１３における電源投入から定着ヒータ制御開始までは制御プログラムの動作によってシーケンシャルに行われるのでシステムの復帰時間は定着ヒータの復帰時間が長い場合は５４．１ｓ、短い場合は９．１ｓとなることが図１３よりわかる。ここで周辺制御ＡＳＩＣ初期化時間のシステム復帰時間に対する寄与率を考えてみる。定着ヒータ６の復帰時間が長い場合は図１３より１．８％であり、ほとんど影響はないと見なすことができる。
しかしながら、定着ヒータの復帰時間が短い場合は１１．０％であり、無視することができない寄与率となっている。更なるシステム復帰時間の短縮化を図る場合、この部分がボトルネックとなりユーザーにとっての利便性向上の障壁となる恐れがある。
本発明はこのような点に鑑みてなされたもので、周辺制御部用集積回路に、レジスタブロックとは別個に、機能ブロックへの設定データの初期値を保存するための不揮発性メモリを内蔵することによって、制御プログラムによる周辺制御部用集積回路初期化に要する時間を削除してシステム復帰時間を短くし、低消費電力化、ユーザーの利便性を向上させた画像形成装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、全体を制御するメイン制御手段と、メイン制御手段の命令に従い、各部の制御を行う周辺制御部用集積回路とを備えた画像形成装置において、周辺制御部用集積回路は、所定機能を実現するための機能ブロックと、機能ブロックへの設定データを保存するためのレジスタブロックと、レジスタブロックとは別個に機能ブロックへの設定データの初期値を保存するための不揮発性メモリと、前記レジスタブロックと前記不揮発性メモリの何れにアクセスするかを切り替えるセレクタと、該セレクタの切り替えを行うセレクタ制御手段と、を備え、前記メイン制御手段は、前記周辺制御部用集積回路にアクセスする際、レジスタブロック及び不揮発性メモリのメモリマップ上のアドレスを同一とし、電源投入時には、前記メイン制御手段の命令に基づいて、前記セレクタにより前記レジスタブロックを選択して、前記不揮発性メモリに保存された前記設定データの初期値をレジスタブロックにロードして、該初期値により前記機能ブロックを初期化し、前記メイン制御手段より前記周辺制御部用集積回路にアクセスして前記不揮発性メモリに保存された前記設定データの初期値を変更する際は、前記セレクタ制御手段を前記不揮発性メモリ側に切り替えて前記不揮発性メモリ内のデータの更新を行う画像形成装置を特徴とする。
請求項２記載の発明は、請求項１記載の画像形成装置において、不揮発性メモリは強誘電体メモリである画像形成装置を特徴とする。
請求項３記載の発明は、全体を制御するメイン制御手段と、該メイン制御手段の命令に従い各部の制御を行う周辺制御部用集積回路が、所定機能を実現するための機能ブロックと、該機能ブロックへの設定データを保存するためのレジスタブロックと、該レジスタブロックとは別個に前記機能ブロックへの設定データの初期値を保存するための不揮発性メモリと、前記レジスタブロックと前記不揮発性メモリの何れにアクセスするかを切り替えるセレクタと、該セレクタの切り替えを行うセレクタ制御手段と、を備えた画像形成装置における周辺制御部用集積回路へのアクセス方法であって、前記メイン制御手段は、前記周辺制御部用集積回路にアクセスする際、レジスタブロック及び不揮発性メモリのメモリマップ上のアドレスを同一とし、電源投入時には、前記メイン制御手段の命令に基づいて、前記セレクタにより前記レジスタブロックを選択して、前記不揮発性メモリに保存された前記設定データの初期値をレジスタブロックにロードして、該初期値により前記機能ブロックを初期化し、前記メイン制御手段より前記周辺制御部用集積回路にアクセスして前記不揮発性メモリに保存された前記設定データの初期値を変更する際は、前記セレクタ制御手段を前記不揮発性メモリ側に切り替えて前記不揮発性メモリ内のデータの更新を行うことを特徴とする画像形成装置における周辺制御部用集積回路へのアクセス方法を特徴とする。
【０００８】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。尚、以降の図において従来例と同一個所には同一符号を付す。図１は本発明の画像形成装置におけるメイン制御部、ＩＯ制御部の構成図である。
電源投入後、リセットＩＣ２２より発生するリセット信号の解除に伴い、ＣＰＵ２１はＲＯＭ２３に格納された制御プログラムに従い一連の動作を開始する。ＲＡＭ２４は制御プログラムの作業エリアとして使用される。また、不揮発性メモリ２５は画像形成装置の調整データ、使用履歴等が保存され保守活動に活用される。
ＣＰＵ２１は一般的に汎用的な仕様となっているため、制御プログラムは動作開始後、まずＣＰＵ２１内部の初期化を行う。また、ＲＡＭ２４は電源投入直後は内容が不定となっている場合が多いので、ＣＰＵ初期化後、ＡＬＬ“０”またはＡＬＬ“１”ライトによるＲＡＭ２４の初期化を行う。
更に、ＣＰＵ周辺ＡＳＩＣ２６についても汎用的な仕様とする場合が多いので、ＲＡＭ２４の初期化後、ＣＰＵ周辺ＡＳＩＣ２６の初期化を行う。従来ではその後、周辺制御ＡＳＩＣ３１（図１１）の初期化が逐次行われるため、初期化に時間を要するが、本発明による周辺制御ＡＳＩＣ３２はこれを解消している。本発明による周辺制御ＡＳＩＣ３２の初期化について、図２を用いて説明する。
【０００９】
図２は本発明の第１の実施形態に係る周辺制御ＡＳＩＣの構成図である。周辺制御ＡＳＩＣ３２は、ＰＩＯ、ＵＡＲＴ、タイマ等の各機能を実現する機能ブロック４１、機能ブロック４１への各種設定、動作制御等を設定するレジスタブロック４２、アドレスバス、データバス等の制御バスと接続され内部でのアドレスデコード、レジスタブロック４２へのアクセス制御を行うＣＰＵ Ｉ／Ｆ４３、予め工場等で機能ブロック４１の初期状態を設定、保存する不揮発性メモリ４４、機能ブロック４１への制御データを、レジスタブロック４２からのものと不揮発性メモリ４４からのものとで切替を行う第１のセレクタ４５、ＣＰＵ Ｉ／Ｆ４３からの制御データをレジスタブロック４２と不揮発性メモリ４４とのどちらに供給するかの切替を行う第２のセレクタ４６等から構成される。
電源投入時は第１のセレクタ４５により機能ブロック４１への制御データは不揮発性メモリ４４から供給される。不揮発性メモリ４４には第２のセレクタ４６の操作によって、ＣＰＵ Ｉ／Ｆ４３から予め工場等で機能ブロック４１の初期状態が設定、保存されているので、所望の初期値で機能ブロック４１が動作を行う。
メイン制御部３のＣＰＵ２１、ＲＡＭ２４等各部の初期化が終了し、通常制御状態となりＣＰＵ２１から周辺制御ＡＳＩＣ３２へのアクセスが行われた場合は、第２のセレクタ４６によりＣＰＵ Ｉ／Ｆ４３からの制御データをレジスタブロック４２に供給する。そして第１のセレクタ４５により、機能ブロック４１への制御データはレジスタブロック４２から供給されるものに切り替わり、通常制御が行われる。
【００１０】
図３に第１の実施形態による電源投入から一連の初期化、定着ヒータの点灯制御に至るまでの様子を示す。また、各動作に要する時間の一例を図４に示す。図４より、システム復帰時間が短縮化されていることがわかる。
図５は本発明の第２の実施形態に係る周辺制御ＡＳＩＣの構成図である。この実施形態は第１のセレクタ４５をなくした構成となっている。ＣＰＵ Ｉ／Ｆ４３へのリセット信号の入力に伴い、不揮発性メモリ４４からレジスタブロック４２へのロード信号が発生し、不揮発性メモリ４４内に予め工場等で設定、保存されている機能ブロック４１の制御データの初期値が、レジスタブロック４２に格納される。
リセット解除後は、通常制御状態となり、ＣＰＵ２１から周辺制御ＡＳＩＣ３２へのアクセスが行われた場合は、第２のセレクタ４６によりＣＰＵ Ｉ／Ｆ４３からの制御データをレジスタブロック４２に供給し、機能ブロック４１の制御を行う。
図６に第２の実施形態による電源投入から一連の初期化、定着ヒータの点灯制御に至るまでの様子を示す。また、各動作に要する時間の一例は図４と同様である。
【００１１】
図７は本発明の第３の実施形態に係る周辺制御ＡＳＩＣの構成図である。この実施形態は、図５に示す第２の実施形態の構成にセレクタ切替制御部４７を加えたものである。
第２のセレクタ４６によりＣＰＵ Ｉ／Ｆ４３からの制御データを、レジスタブロック４２と不揮発性メモリ４４とのどちらに供給するかを切り替える。この切替経路の選択はセレクタ切替制御部４７への設定により行われる。セレクタ切替制御部４７によりレジスタブロック４２が選択されている場合は、ＣＰＵ Ｉ／Ｆ４３を経由したＣＰＵ２１からのアクセスはレジスタブロック４２に対して行われる。
またセレクタ切替制御部４７により不揮発性メモリ４４が選択されている場合は、ＣＰＵ２１からのアクセスは不揮発性メモリ４４に対して行われる。機能ブロック４１の各機能（ＰＩＯ、ＵＡＲＴ、タイマ）の制御に使用するレジスタのメモリ空間をそれぞれ０ｘ０４００００アドレスとすると、レジスタブロック４２の制御に必要なアドレス線はＡ１９：０の都合２０本となる（０ｘ０ＦＦＦＦＦまで制御可能）。
本発明による切替制御を行わない場合は、更に不揮発性メモリ４４へのアドレス線が必要となり、周辺制御ＡＳＩＣ３２として必要となるアドレス線が増えてしまう恐れがある。しかしながら、本発明ではセレクタ切替制御部４７によるアクセス切替を行うため、不要なアドレス線の増加を招くことがない。この様子を図８にＣＰＵメモリマップの一例として示す。
また、ユーザ等の設定により次回以降電源投入時の初期値の変更を行いたい場合は、セレクタ切替制御部４７を不揮発性メモリ４４側に切り替えて不揮発性メモリ４４内のデータの更新を行う。次回電源投入時は、不揮発性メモリ４４よりレジスタブロック４２にデータがロードされるため、新しい設定値で装置の動作が可能となる。この際、ソフトウェアでは初期値設定用の不揮発性メモリ４４と通常制御用のレジスタブロック４２でアドレスを変更する必要がないため、ソフトウェア上の制御が容易となる。
図９は本発明の第４の実施形態に係る周辺制御ＡＳＩＣの構成図である。この実施形態は、不揮発性メモリを強誘電体メモリ４８で構成している。このため、装置動作の初期値等の更新がほぼ無制限に可能となる。
【００１２】
【発明の効果】
以上説明したように、請求項１又は３記載の発明によれば、周辺制御部用集積回路にレジスタブロックとは別個に、機能ブロックへの設定データの初期値を保存するための不揮発性メモリを内蔵することによって、制御プログラムによる周辺制御部用集積回路の初期化に要する時間を削除してシステム復帰時間を短くし、低消費電力化、ユーザーの利便性を向上させることができる。
また、電源投入時にメイン制御手段の命令により、周辺制御部用集積回路の不揮発性メモリに保存された機能ブロックへの設定データの初期値をレジスタブロックにロードするために、レジスタブロックを選択することによって、上記と同等の効果を奏する。
また、メイン制御手段より周辺制御部用集積回路にアクセスする際、レジスタブロックと不揮発性メモリをメモリマップ上同一のアドレスとし、かつレジスタブロックと不揮発性メモリのどちらにアクセスするかを切り替えることによって、メモリマップが小さくなり、かつ余分なアドレス線を使用する必要がなくなり、更に、レジスタアドレスを初期値設定時と通常制御時で切り替える必要がないためソフトウェア上制御が容易となる。
請求項２記載の発明によれば、不揮発性メモリが強誘電体メモリであることによって制御情報の書き換え回数制限をほぼなくし（〜１０１２ あるいはそれ以上）、ユーザーの利便性を損なうことのない画像形成装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の画像形成装置におけるメイン制御部、ＩＯ制御部の構成図である。
【図２】本発明の第１の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図３】本発明の第１の実施形態における初期化の様子を示す図である。
【図４】本発明の第１の実施形態における各動作に要する時間を示す図である。
【図５】本発明の第２の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図６】本発明の第２の実施形態における初期化の様子を示す図である。
【図７】本発明の第３の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図８】本発明の第３の実施形態におけるＣＰＵメモリマップの一例を示す図である。
【図９】本発明の第４の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図１０】従来の画像形成装置としてのデジタル複写機の構成図である。
【図１１】従来の画像形成装置のメイン制御部、ＩＯ制御部の構成図である。
【図１２】従来の周辺制御ＡＳＩＣの構成図である。
【図１３】従来の画像形成装置の初期化の様子を示す図である。
【図１４】従来の画像形成装置の各動作に要する時間を示す図である。
【符号の説明】
３ メイン制御部（メイン制御手段）
８ ＩＯ制御部
３２ 周辺制御ＡＳＩＣ（周辺制御部用集積回路）
４１ 機能ブロック
４２ レジスタブロック
４４ 不揮発性メモリ
４６ 第２のセレクタ（セレクタ）
【発明の属する技術分野】
本発明は、不揮発性メモリを用いたデジタル複写機、デジタルプリンタ等の画像形成装置に関するものである。
【０００２】
【従来の技術】
近年、画像形成装置においても環境保護の観点から省電力化が強く要求されている。従来より電子写真プロセスを用いる画像形成装置においては定着部の消費電力が支配的であり、待機時はこの定着部を動作時よりも低い温度で制したり、給電を遮断したりすることによって省電力化を実現する方式が広く採用されている。最近では更に進んで定着部のみならず、システムの全て、もしくはほとんど全ての電源を遮断する方式も採用されてきている。
この場合は待機時の消費電力を数Ｗ以下とすることが可能となり、省電力化の効果が非常に大きい画像形成装置が提供可能となる。一方、利便性の面から考えると待機状態からの復帰時間が非常に重要となる。つまり、使用したいときに画像形成装置が復帰中のためすぐに使えない場合は利便性が著しく低減してしまうことになる。
待機状態の省電力化が主に定着部の制御で行われている場合はヒータの効率化、定着ローラーの薄肉化、その他メカトロ品を中心とする復帰時間の短縮化への取り組みが行われてきた。その結果、定着部の復帰時間は数分台から数秒台にまで改善されてきた。一般的に、ＣＰＵを中心とする制御部の初期化には数秒を要する場合が多い。
システムの全て、もしくはほとんど全ての電源を遮断する方式の場合、定着部の復帰時間が数分台、数十秒台の場合は待機状態からの復帰時間全体に対して、この初期化に要する数秒間の寄与率は低いため、深く考慮する必要はなかった。
しかしながら、定着部の復帰時間が数秒台となった最近の画像形成装置では、この初期化に要する数秒間によってシステムの復帰時間が大きく左右されることになる。以下、この様子について説明する。
【０００３】
図１０は従来の画像形成装置としてのデジタル複写機の構成図である。読み取り制御部１によって読み取られた原稿２の画像データはメイン制御部３の画像処理部（図示せず）によって画像処理が行われた後、書き込み制御部４に送られる。書き込み制御部４では画像処理部より送られてきた画像データに基づいてレーザダイオード（図示せず）の点灯制御を行い、電子写真プロセス５に静電潜像を形成する。
一方、給紙部（図示せず）より搬送されてきた転写紙は既知の電子写真プロセス５によってトナーが転写され、定着ヒータ６で熱せられた定着部（図示せず）によってトナーが転写紙に定着され、コピー７が形成される。この定着ヒータ６は、メイン制御部３、ＩＯ制御部８、定着制御部９によって定着部が動作時は常に所望の温度になるよう制御される。また、待機時はシステムの消費電力を低減させるため、動作時よりも低い温度で制御したり給電を遮断する。
更に、待機時にシステムの全て、もしくはほとんど全ての電源を遮断する方式の場合は定着ヒータのみならず、メイン制御部３、ＩＯ制御部８、定着制御部９等への給電も遮断される。尚、図１０のデジタル複写機は、上記の他に、操作部１０、ＡＤＦ１１、バンク（給紙バンク）１２、センサー類１３、クラッチ・ソレノイド１４、電源１５を備える。
【０００４】
図１１は従来の画像形成装置のメイン制御部、ＩＯ制御部の構成図である。電源投入後、リセットＩＣ２２より発生するリセット信号の解除に伴い、ＣＰＵ２１はＲＯＭ２３に格納された制御プログラムに従い一連の動作を開始する。ＲＡＭ２４は制御プログラムの作業エリアとして使用される。また、不揮発性メモリ２５は画像形成装置の調整データ、使用履歴等が保存され保守活動に活用される。
ＣＰＵ２１は一般的に汎用的な仕様となっているため、制御プログラムは動作開始後、まずＣＰＵ２１内部の初期化を行う。また、ＲＡＭ２４は電源投入直後は内容が不定となっている場合が多いので、ＣＰＵ初期化後、Ａｌｌ“０”またはＡＬＬ“１”ライトによるＲＡＭ２４の初期化を行う。更に、ＣＰＵ周辺ＡＳＩＣ２６、周辺制御ＡＳＩＣ３１についても汎用的な仕様とする場合が多いので、ＲＡＭ２４初期化後、ＣＰＵ周辺ＡＳＩＣ２６、周辺制御ＡＳＩＣ３１の初期化を行う。
周辺制御ＡＳＩＣ３１について更に詳しく述べる。周辺制御ＡＳＩＣ３１はＣＰＵ２１、ＲＯＭ２３等と異なる基板上に搭載されるため、バス負荷低減等を目的としてＣＰＵ周辺ＡＳＩＣ２６によりＣＰＵバスと分離された専用制御バス上に接続される。
このＡＳＩＣには主に、ＡＤＦ１１、バンク１２、センサー類１３、クラッチ・ソレノイド１４、定着制御部９等の入出力系のＩ／Ｆが接続されている。ＡＳＩＣ内の汎用的な機能をこれらのＩ／Ｆに対応させるため、入力は入力設定、出力は出力設定、シリアル通信はシリアル通信設定を行う必要がある。
【０００５】
図１２は周辺制御ＡＳＩＣの構成図である。周辺制御ＡＳＩＣ３１は、ＰＩＯ、ＵＡＲＴ、タイマ等の各機能を実現する機能ブロック４１、機能ブロック４１への各種設定、動作制御等を設定するレジスタブロック４２、アドレスバス、データバス等の制御バスと接続され、内部でのアドレスデコード、レジスタブロック４２へのアクセス制御を行うＣＰＵ Ｉ／Ｆ４３、等から構成される。
ＰＩＯを例にとり、以下説明を行う。リセット時およびリセット解除後に期待しない出力により負荷への制御信号がアクティブとならないよう、通常、ＰＩＯはレジスタブロック４２により全端子が入力ポートに設定され、入出力端子はＨｉ−Ｚ状態となる。モータ等のようにリセット時およびリセット解除後にインアクテイブとしたい負荷への制御信号の場合は、入出力端子をプルアップまたはプルダウンすることにより制御信号をインアクテイブとする。
リセット解除後、ＣＰＵ Ｉ／Ｆ４３を経由したＣＰＵ（図示せず）からレジスタブロック４２に設定を行うことにより、入力負荷が接続されている端子は入力に、出力負荷が接続されている端子は出力に、また出力の初期値等が設定され、所望の入出力が行われる。
同様の操作がＵＡＲＴ、タイマ等に対しても順次行われ、周辺制御ＡＳＩＣ３１の初期化が終了する。更に定着ヒータ６等の負荷は安全性確保のため、一連の初期化が終了しシステムの動作に問題のないことが確認された後、点灯制御が開始される。点灯開始直後は全点灯によりいち早く所望の設定温度に到達するよう制御され、所望の設定温度に到達後は温度監視により常に一定の温度となるよう制御が行われる。
【０００６】
【発明が解決しようとする課題】
この電源投入から一連の初期化、定着ヒータの点灯制御に至るまでの様子を図１３に示す。また、各動作に要する時間の一例を図１４に示す。
図１３における電源投入から定着ヒータ制御開始までは制御プログラムの動作によってシーケンシャルに行われるのでシステムの復帰時間は定着ヒータの復帰時間が長い場合は５４．１ｓ、短い場合は９．１ｓとなることが図１３よりわかる。ここで周辺制御ＡＳＩＣ初期化時間のシステム復帰時間に対する寄与率を考えてみる。定着ヒータ６の復帰時間が長い場合は図１３より１．８％であり、ほとんど影響はないと見なすことができる。
しかしながら、定着ヒータの復帰時間が短い場合は１１．０％であり、無視することができない寄与率となっている。更なるシステム復帰時間の短縮化を図る場合、この部分がボトルネックとなりユーザーにとっての利便性向上の障壁となる恐れがある。
本発明はこのような点に鑑みてなされたもので、周辺制御部用集積回路に、レジスタブロックとは別個に、機能ブロックへの設定データの初期値を保存するための不揮発性メモリを内蔵することによって、制御プログラムによる周辺制御部用集積回路初期化に要する時間を削除してシステム復帰時間を短くし、低消費電力化、ユーザーの利便性を向上させた画像形成装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、全体を制御するメイン制御手段と、メイン制御手段の命令に従い、各部の制御を行う周辺制御部用集積回路とを備えた画像形成装置において、周辺制御部用集積回路は、所定機能を実現するための機能ブロックと、機能ブロックへの設定データを保存するためのレジスタブロックと、レジスタブロックとは別個に機能ブロックへの設定データの初期値を保存するための不揮発性メモリと、前記レジスタブロックと前記不揮発性メモリの何れにアクセスするかを切り替えるセレクタと、該セレクタの切り替えを行うセレクタ制御手段と、を備え、前記メイン制御手段は、前記周辺制御部用集積回路にアクセスする際、レジスタブロック及び不揮発性メモリのメモリマップ上のアドレスを同一とし、電源投入時には、前記メイン制御手段の命令に基づいて、前記セレクタにより前記レジスタブロックを選択して、前記不揮発性メモリに保存された前記設定データの初期値をレジスタブロックにロードして、該初期値により前記機能ブロックを初期化し、前記メイン制御手段より前記周辺制御部用集積回路にアクセスして前記不揮発性メモリに保存された前記設定データの初期値を変更する際は、前記セレクタ制御手段を前記不揮発性メモリ側に切り替えて前記不揮発性メモリ内のデータの更新を行う画像形成装置を特徴とする。
請求項２記載の発明は、請求項１記載の画像形成装置において、不揮発性メモリは強誘電体メモリである画像形成装置を特徴とする。
請求項３記載の発明は、全体を制御するメイン制御手段と、該メイン制御手段の命令に従い各部の制御を行う周辺制御部用集積回路が、所定機能を実現するための機能ブロックと、該機能ブロックへの設定データを保存するためのレジスタブロックと、該レジスタブロックとは別個に前記機能ブロックへの設定データの初期値を保存するための不揮発性メモリと、前記レジスタブロックと前記不揮発性メモリの何れにアクセスするかを切り替えるセレクタと、該セレクタの切り替えを行うセレクタ制御手段と、を備えた画像形成装置における周辺制御部用集積回路へのアクセス方法であって、前記メイン制御手段は、前記周辺制御部用集積回路にアクセスする際、レジスタブロック及び不揮発性メモリのメモリマップ上のアドレスを同一とし、電源投入時には、前記メイン制御手段の命令に基づいて、前記セレクタにより前記レジスタブロックを選択して、前記不揮発性メモリに保存された前記設定データの初期値をレジスタブロックにロードして、該初期値により前記機能ブロックを初期化し、前記メイン制御手段より前記周辺制御部用集積回路にアクセスして前記不揮発性メモリに保存された前記設定データの初期値を変更する際は、前記セレクタ制御手段を前記不揮発性メモリ側に切り替えて前記不揮発性メモリ内のデータの更新を行うことを特徴とする画像形成装置における周辺制御部用集積回路へのアクセス方法を特徴とする。
【０００８】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。尚、以降の図において従来例と同一個所には同一符号を付す。図１は本発明の画像形成装置におけるメイン制御部、ＩＯ制御部の構成図である。
電源投入後、リセットＩＣ２２より発生するリセット信号の解除に伴い、ＣＰＵ２１はＲＯＭ２３に格納された制御プログラムに従い一連の動作を開始する。ＲＡＭ２４は制御プログラムの作業エリアとして使用される。また、不揮発性メモリ２５は画像形成装置の調整データ、使用履歴等が保存され保守活動に活用される。
ＣＰＵ２１は一般的に汎用的な仕様となっているため、制御プログラムは動作開始後、まずＣＰＵ２１内部の初期化を行う。また、ＲＡＭ２４は電源投入直後は内容が不定となっている場合が多いので、ＣＰＵ初期化後、ＡＬＬ“０”またはＡＬＬ“１”ライトによるＲＡＭ２４の初期化を行う。
更に、ＣＰＵ周辺ＡＳＩＣ２６についても汎用的な仕様とする場合が多いので、ＲＡＭ２４の初期化後、ＣＰＵ周辺ＡＳＩＣ２６の初期化を行う。従来ではその後、周辺制御ＡＳＩＣ３１（図１１）の初期化が逐次行われるため、初期化に時間を要するが、本発明による周辺制御ＡＳＩＣ３２はこれを解消している。本発明による周辺制御ＡＳＩＣ３２の初期化について、図２を用いて説明する。
【０００９】
図２は本発明の第１の実施形態に係る周辺制御ＡＳＩＣの構成図である。周辺制御ＡＳＩＣ３２は、ＰＩＯ、ＵＡＲＴ、タイマ等の各機能を実現する機能ブロック４１、機能ブロック４１への各種設定、動作制御等を設定するレジスタブロック４２、アドレスバス、データバス等の制御バスと接続され内部でのアドレスデコード、レジスタブロック４２へのアクセス制御を行うＣＰＵ Ｉ／Ｆ４３、予め工場等で機能ブロック４１の初期状態を設定、保存する不揮発性メモリ４４、機能ブロック４１への制御データを、レジスタブロック４２からのものと不揮発性メモリ４４からのものとで切替を行う第１のセレクタ４５、ＣＰＵ Ｉ／Ｆ４３からの制御データをレジスタブロック４２と不揮発性メモリ４４とのどちらに供給するかの切替を行う第２のセレクタ４６等から構成される。
電源投入時は第１のセレクタ４５により機能ブロック４１への制御データは不揮発性メモリ４４から供給される。不揮発性メモリ４４には第２のセレクタ４６の操作によって、ＣＰＵ Ｉ／Ｆ４３から予め工場等で機能ブロック４１の初期状態が設定、保存されているので、所望の初期値で機能ブロック４１が動作を行う。
メイン制御部３のＣＰＵ２１、ＲＡＭ２４等各部の初期化が終了し、通常制御状態となりＣＰＵ２１から周辺制御ＡＳＩＣ３２へのアクセスが行われた場合は、第２のセレクタ４６によりＣＰＵ Ｉ／Ｆ４３からの制御データをレジスタブロック４２に供給する。そして第１のセレクタ４５により、機能ブロック４１への制御データはレジスタブロック４２から供給されるものに切り替わり、通常制御が行われる。
【００１０】
図３に第１の実施形態による電源投入から一連の初期化、定着ヒータの点灯制御に至るまでの様子を示す。また、各動作に要する時間の一例を図４に示す。図４より、システム復帰時間が短縮化されていることがわかる。
図５は本発明の第２の実施形態に係る周辺制御ＡＳＩＣの構成図である。この実施形態は第１のセレクタ４５をなくした構成となっている。ＣＰＵ Ｉ／Ｆ４３へのリセット信号の入力に伴い、不揮発性メモリ４４からレジスタブロック４２へのロード信号が発生し、不揮発性メモリ４４内に予め工場等で設定、保存されている機能ブロック４１の制御データの初期値が、レジスタブロック４２に格納される。
リセット解除後は、通常制御状態となり、ＣＰＵ２１から周辺制御ＡＳＩＣ３２へのアクセスが行われた場合は、第２のセレクタ４６によりＣＰＵ Ｉ／Ｆ４３からの制御データをレジスタブロック４２に供給し、機能ブロック４１の制御を行う。
図６に第２の実施形態による電源投入から一連の初期化、定着ヒータの点灯制御に至るまでの様子を示す。また、各動作に要する時間の一例は図４と同様である。
【００１１】
図７は本発明の第３の実施形態に係る周辺制御ＡＳＩＣの構成図である。この実施形態は、図５に示す第２の実施形態の構成にセレクタ切替制御部４７を加えたものである。
第２のセレクタ４６によりＣＰＵ Ｉ／Ｆ４３からの制御データを、レジスタブロック４２と不揮発性メモリ４４とのどちらに供給するかを切り替える。この切替経路の選択はセレクタ切替制御部４７への設定により行われる。セレクタ切替制御部４７によりレジスタブロック４２が選択されている場合は、ＣＰＵ Ｉ／Ｆ４３を経由したＣＰＵ２１からのアクセスはレジスタブロック４２に対して行われる。
またセレクタ切替制御部４７により不揮発性メモリ４４が選択されている場合は、ＣＰＵ２１からのアクセスは不揮発性メモリ４４に対して行われる。機能ブロック４１の各機能（ＰＩＯ、ＵＡＲＴ、タイマ）の制御に使用するレジスタのメモリ空間をそれぞれ０ｘ０４００００アドレスとすると、レジスタブロック４２の制御に必要なアドレス線はＡ１９：０の都合２０本となる（０ｘ０ＦＦＦＦＦまで制御可能）。
本発明による切替制御を行わない場合は、更に不揮発性メモリ４４へのアドレス線が必要となり、周辺制御ＡＳＩＣ３２として必要となるアドレス線が増えてしまう恐れがある。しかしながら、本発明ではセレクタ切替制御部４７によるアクセス切替を行うため、不要なアドレス線の増加を招くことがない。この様子を図８にＣＰＵメモリマップの一例として示す。
また、ユーザ等の設定により次回以降電源投入時の初期値の変更を行いたい場合は、セレクタ切替制御部４７を不揮発性メモリ４４側に切り替えて不揮発性メモリ４４内のデータの更新を行う。次回電源投入時は、不揮発性メモリ４４よりレジスタブロック４２にデータがロードされるため、新しい設定値で装置の動作が可能となる。この際、ソフトウェアでは初期値設定用の不揮発性メモリ４４と通常制御用のレジスタブロック４２でアドレスを変更する必要がないため、ソフトウェア上の制御が容易となる。
図９は本発明の第４の実施形態に係る周辺制御ＡＳＩＣの構成図である。この実施形態は、不揮発性メモリを強誘電体メモリ４８で構成している。このため、装置動作の初期値等の更新がほぼ無制限に可能となる。
【００１２】
【発明の効果】
以上説明したように、請求項１又は３記載の発明によれば、周辺制御部用集積回路にレジスタブロックとは別個に、機能ブロックへの設定データの初期値を保存するための不揮発性メモリを内蔵することによって、制御プログラムによる周辺制御部用集積回路の初期化に要する時間を削除してシステム復帰時間を短くし、低消費電力化、ユーザーの利便性を向上させることができる。
また、電源投入時にメイン制御手段の命令により、周辺制御部用集積回路の不揮発性メモリに保存された機能ブロックへの設定データの初期値をレジスタブロックにロードするために、レジスタブロックを選択することによって、上記と同等の効果を奏する。
また、メイン制御手段より周辺制御部用集積回路にアクセスする際、レジスタブロックと不揮発性メモリをメモリマップ上同一のアドレスとし、かつレジスタブロックと不揮発性メモリのどちらにアクセスするかを切り替えることによって、メモリマップが小さくなり、かつ余分なアドレス線を使用する必要がなくなり、更に、レジスタアドレスを初期値設定時と通常制御時で切り替える必要がないためソフトウェア上制御が容易となる。
請求項２記載の発明によれば、不揮発性メモリが強誘電体メモリであることによって制御情報の書き換え回数制限をほぼなくし（〜１０１２ あるいはそれ以上）、ユーザーの利便性を損なうことのない画像形成装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の画像形成装置におけるメイン制御部、ＩＯ制御部の構成図である。
【図２】本発明の第１の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図３】本発明の第１の実施形態における初期化の様子を示す図である。
【図４】本発明の第１の実施形態における各動作に要する時間を示す図である。
【図５】本発明の第２の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図６】本発明の第２の実施形態における初期化の様子を示す図である。
【図７】本発明の第３の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図８】本発明の第３の実施形態におけるＣＰＵメモリマップの一例を示す図である。
【図９】本発明の第４の実施形態に係る周辺制御ＡＳＩＣの構成図である。
【図１０】従来の画像形成装置としてのデジタル複写機の構成図である。
【図１１】従来の画像形成装置のメイン制御部、ＩＯ制御部の構成図である。
【図１２】従来の周辺制御ＡＳＩＣの構成図である。
【図１３】従来の画像形成装置の初期化の様子を示す図である。
【図１４】従来の画像形成装置の各動作に要する時間を示す図である。
【符号の説明】
３ メイン制御部（メイン制御手段）
８ ＩＯ制御部
３２ 周辺制御ＡＳＩＣ（周辺制御部用集積回路）
４１ 機能ブロック
４２ レジスタブロック
４４ 不揮発性メモリ
４６ 第２のセレクタ（セレクタ）
Claims (3)
- 全体を制御するメイン制御手段と、該メイン制御手段の命令に従い各部の制御を行う周辺制御部用集積回路と、を備えた画像形成装置において、
前記周辺制御部用集積回路は、所定機能を実現するための機能ブロックと、該機能ブロックへの設定データを保存するためのレジスタブロックと、該レジスタブロックとは別個に前記機能ブロックへの設定データの初期値を保存するための不揮発性メモリと、前記レジスタブロックと前記不揮発性メモリの何れにアクセスするかを切り替えるセレクタと、該セレクタの切り替えを行うセレクタ制御手段と、を備え、
前記メイン制御手段は、前記周辺制御部用集積回路にアクセスする際、レジスタブロック及び不揮発性メモリのメモリマップ上のアドレスを同一とし、
電源投入時には、前記メイン制御手段の命令に基づいて、前記セレクタにより前記レジスタブロックを選択して、前記不揮発性メモリに保存された前記設定データの初期値をレジスタブロックにロードして、該初期値により前記機能ブロックを初期化し、
前記メイン制御手段より前記周辺制御部用集積回路にアクセスして前記不揮発性メモリに保存された前記設定データの初期値を変更する際は、前記セレクタ制御手段を前記不揮発性メモリ側に切り替えて前記不揮発性メモリ内のデータの更新を行うことを特徴とする画像形成装置。 - 請求項１に記載の画像形成装置において、前記不揮発性メモリは強誘電体メモリであることを特徴とする画像形成装置。
- 全体を制御するメイン制御手段と、
該メイン制御手段の命令に従い各部の制御を行う周辺制御部用集積回路が、所定機能を実現するための機能ブロックと、該機能ブロックへの設定データを保存するためのレジスタブロックと、該レジスタブロックとは別個に前記機能ブロックへの設定データの初期値を保存するための不揮発性メモリと、前記レジスタブロックと前記不揮発性メモリの何れにアクセスするかを切り替えるセレクタと、該セレクタの切り替えを行うセレクタ制御手段と、を備えた画像形成装置における周辺制御部用集積回路へのアクセス方法であって、
前記メイン制御手段は、前記周辺制御部用集積回路にアクセスする際、レジスタブロック及び不揮発性メモリのメモリマップ上のアドレスを同一とし、
電源投入時には、前記メイン制御手段の命令に基づいて、前記セレクタにより前記レジスタブロックを選択して、前記不揮発性メモリに保存された前記設定データの初期値をレジスタブロックにロードして、該初期値により前記機能ブロックを初期化し、
前記メイン制御手段より前記周辺制御部用集積回路にアクセスして前記不揮発性メモリに保存された前記設定データの初期値を変更する際は、前記セレクタ制御手段を前記不揮発性メモリ側に切り替えて前記不揮発性メモリ内のデータの更新を行うことを特徴とする画像形成装置における周辺制御部用集積回路へのアクセス方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064152A JP4270796B2 (ja) | 2002-03-08 | 2002-03-08 | 画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法 |
| US10/352,594 US6792223B2 (en) | 2002-01-30 | 2003-01-29 | Image forming apparatus for reducing a system return time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064152A JP4270796B2 (ja) | 2002-03-08 | 2002-03-08 | 画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003260824A JP2003260824A (ja) | 2003-09-16 |
| JP4270796B2 true JP4270796B2 (ja) | 2009-06-03 |
Family
ID=28671002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002064152A Expired - Fee Related JP4270796B2 (ja) | 2002-01-30 | 2002-03-08 | 画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4270796B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5286316B2 (ja) | 2010-03-26 | 2013-09-11 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
| JP6435544B2 (ja) * | 2014-06-17 | 2018-12-12 | ナルテック株式会社 | 集積回路装置 |
-
2002
- 2002-03-08 JP JP2002064152A patent/JP4270796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003260824A (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL2007975C2 (en) | Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium. | |
| JP5780769B2 (ja) | データ処理装置、その制御方法およびプログラム、並びに記憶媒体 | |
| JP2007296723A (ja) | 電力切換え機能を持つ制御装置，画像形成装置および画像読取装置 | |
| JP2000326590A (ja) | 省電力モードを有する電子印刷装置および制御方法 | |
| JPH06282127A (ja) | 印刷装置 | |
| JP4270796B2 (ja) | 画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法 | |
| JP5970867B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
| US6792223B2 (en) | Image forming apparatus for reducing a system return time | |
| JPH10222430A (ja) | 制御装置 | |
| JP2004078043A (ja) | 画像形成装置 | |
| JP2015123650A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
| JP2008162054A (ja) | 印刷装置 | |
| JP5895609B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
| JP5011780B2 (ja) | 情報処理装置、及びその起動方法 | |
| JP2005115478A (ja) | 制御システム | |
| JP2013200602A (ja) | 画像処理装置 | |
| JP7210238B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
| JP2005032014A (ja) | データ処理装置、データ処理装置の起動プログラム、データ処理装置の起動方法 | |
| JP2019200660A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
| JP3815907B2 (ja) | 省エネルギ待機の画像形成装置 | |
| JPWO2018235327A1 (ja) | メモリーシステム及び電子機器 | |
| JPH11327911A (ja) | 画像形成装置 | |
| JP2003285504A (ja) | 画像形成装置 | |
| JP4169308B2 (ja) | 画像形成装置 | |
| JP2009159569A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090224 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |