JP2003223089A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP2003223089A JP2003223089A JP2002022402A JP2002022402A JP2003223089A JP 2003223089 A JP2003223089 A JP 2003223089A JP 2002022402 A JP2002022402 A JP 2002022402A JP 2002022402 A JP2002022402 A JP 2002022402A JP 2003223089 A JP2003223089 A JP 2003223089A
- Authority
- JP
- Japan
- Prior art keywords
- control
- image forming
- forming apparatus
- unit
- peripheral control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 システム復帰時間を短縮することによって低
消費電力化を実現し、ユーザの利便性を向上させる画像
形成装置を提供する。 【解決手段】 電源投入時に演算処理装置の初期化を行
うリセット部からの入力によって周辺制御部用に設けた
専用制御バスの動作を開始し、該周辺制御部の初期化を
行うことによって、制御プログラムによる周辺制御ＡＳ
ＩＣ初期化に要する時間を削除する。また、該専用制御
バスを不揮発性メモリ内の制御情報に基づき生成するこ
とによって、該不揮発性メモリ内の制御情報を制御プロ
グラムにより書き替え可能とするとよい。
消費電力化を実現し、ユーザの利便性を向上させる画像
形成装置を提供する。 【解決手段】 電源投入時に演算処理装置の初期化を行
うリセット部からの入力によって周辺制御部用に設けた
専用制御バスの動作を開始し、該周辺制御部の初期化を
行うことによって、制御プログラムによる周辺制御ＡＳ
ＩＣ初期化に要する時間を削除する。また、該専用制御
バスを不揮発性メモリ内の制御情報に基づき生成するこ
とによって、該不揮発性メモリ内の制御情報を制御プロ
グラムにより書き替え可能とするとよい。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリを
用いた制御装置を備える画像形成装置に関する。
用いた制御装置を備える画像形成装置に関する。
【０００２】
【従来の技術】近年、画像形成装置においても環境保護
等の観点から省電力化が強く要求されている。電子写真
プロセスを用いる画像形成装置においては定着部の消費
電力が支配的であり、待機時にはこの定着部を動作時よ
りも低い温度で制御したり、給電を遮断したりすること
によって、省電力化を実現する方式が広く採用されてき
た。
等の観点から省電力化が強く要求されている。電子写真
プロセスを用いる画像形成装置においては定着部の消費
電力が支配的であり、待機時にはこの定着部を動作時よ
りも低い温度で制御したり、給電を遮断したりすること
によって、省電力化を実現する方式が広く採用されてき
た。
【０００３】最近では更に進んで、定着部のみならず、
システムの全て、もしくはほとんど全ての電源を遮断す
る方式も採用されてきている。この場合、待機時の消費
電力を数Ｗ以下とすることが可能となり、省電力化の効
果が非常に大きい画像形成装置が提供可能となる。
システムの全て、もしくはほとんど全ての電源を遮断す
る方式も採用されてきている。この場合、待機時の消費
電力を数Ｗ以下とすることが可能となり、省電力化の効
果が非常に大きい画像形成装置が提供可能となる。
【０００４】一方、利便性の面から考えると待機状態か
らの復帰時間が非常に重要となる。つまり、使用したい
ときに画像形成装置が待機状態から復帰中のため、すぐ
に使用できない場合は利便性が著しく低減してしまうこ
とになる。待機状態の省電力化が主に定着部の制御で行
われている場合はヒータの効率化、定着ローラの薄肉
化、その他メカトロ品を中心とする復帰時間の短縮化へ
の取り組みが行われてきた。その結果、定着部の復帰時
間は数分台から数秒台にまで改善されてきた。
らの復帰時間が非常に重要となる。つまり、使用したい
ときに画像形成装置が待機状態から復帰中のため、すぐ
に使用できない場合は利便性が著しく低減してしまうこ
とになる。待機状態の省電力化が主に定着部の制御で行
われている場合はヒータの効率化、定着ローラの薄肉
化、その他メカトロ品を中心とする復帰時間の短縮化へ
の取り組みが行われてきた。その結果、定着部の復帰時
間は数分台から数秒台にまで改善されてきた。
【０００５】一般的に、ＣＰＵ（Central Processing U
nit ）を中心とする制御部の初期化には数秒を有する場
合が多い。システムの全て、もしくはほとんど全ての電
源を遮断する方式の場合、定着部の復帰時間が数分台、
数十秒台の場合は待機状態からの復帰時間全体に対して
この初期化に要する数秒間の寄与率は低いため、深く考
慮する必要はなかった。
nit ）を中心とする制御部の初期化には数秒を有する場
合が多い。システムの全て、もしくはほとんど全ての電
源を遮断する方式の場合、定着部の復帰時間が数分台、
数十秒台の場合は待機状態からの復帰時間全体に対して
この初期化に要する数秒間の寄与率は低いため、深く考
慮する必要はなかった。
【０００６】しかしながら、定着部の復帰時間が数秒台
となった最近の画像形成装置においては、この初期化に
要する数秒間によってシステムの復帰時間が大きく左右
されることになる。下記にこの様子について説明する。
となった最近の画像形成装置においては、この初期化に
要する数秒間によってシステムの復帰時間が大きく左右
されることになる。下記にこの様子について説明する。
【０００７】図７は、従来の画像形成装置の構成図の一
例としてデジタル複写機を例にとったものである。この
デジタル複写機の動作を説明すると、読み取り制御部７
１−１によって読み取られた原稿７２の画像データは、
メイン制御部７１−３の画像処理部（図示せず）によっ
て画像処理が行われた後、書き込み制御部７１−４に送
られる。書き込み制御部７１−４は、画像処理部より送
られてきた画像データに基づいてレーザダイオード（図
示せず）の点灯制御を行い、電子写真プロセス７１−７
に静電潜像を形成する。
例としてデジタル複写機を例にとったものである。この
デジタル複写機の動作を説明すると、読み取り制御部７
１−１によって読み取られた原稿７２の画像データは、
メイン制御部７１−３の画像処理部（図示せず）によっ
て画像処理が行われた後、書き込み制御部７１−４に送
られる。書き込み制御部７１−４は、画像処理部より送
られてきた画像データに基づいてレーザダイオード（図
示せず）の点灯制御を行い、電子写真プロセス７１−７
に静電潜像を形成する。
【０００８】一方、給紙部（図示せず）より搬送されて
きた転写紙は、既知の電子写真プロセス７１−７によっ
てトナーが転写され、定着ヒータ７１−８によって熱せ
られた定着部（図示せず）によってトナーが転写紙に定
着され、コピー７３が形成される。この定着ヒータ７１
−８は、メイン制御板７１−３、ＩＯ制御板７１−５、
および定着制御部７１−６によって、定着部が動作時は
常に所望の温度になるよう制御される。
きた転写紙は、既知の電子写真プロセス７１−７によっ
てトナーが転写され、定着ヒータ７１−８によって熱せ
られた定着部（図示せず）によってトナーが転写紙に定
着され、コピー７３が形成される。この定着ヒータ７１
−８は、メイン制御板７１−３、ＩＯ制御板７１−５、
および定着制御部７１−６によって、定着部が動作時は
常に所望の温度になるよう制御される。
【０００９】また、待機時はシステムの消費電力を低減
させるため、動作時よりも低い温度で制御するか、もし
くは給電を遮断する。更に、待機時にシステムの全て、
もしくはほとんど全ての電源を遮断する方式の場合は、
定着ヒータ７１−８のみならず、メイン制御板７１−
３、ＩＯ制御板７１−５、定着制御部７１−６等への給
電も遮断される。
させるため、動作時よりも低い温度で制御するか、もし
くは給電を遮断する。更に、待機時にシステムの全て、
もしくはほとんど全ての電源を遮断する方式の場合は、
定着ヒータ７１−８のみならず、メイン制御板７１−
３、ＩＯ制御板７１−５、定着制御部７１−６等への給
電も遮断される。
【００１０】図８は、従来の画像形成装置のメイン制御
部、ＩＯ制御部の構成図の一例を示したものである。電
源投入後、リセットＩＣ８１−７より発生するリセット
信号の解除に伴いＣＰＵ８１−１は、ＲＯＭ８１−２に
格納された制御プログラムに従い一連の動作を開始す
る。ＲＡＭ８１−３は、制御プログラムの作業エリアと
して使用される。
部、ＩＯ制御部の構成図の一例を示したものである。電
源投入後、リセットＩＣ８１−７より発生するリセット
信号の解除に伴いＣＰＵ８１−１は、ＲＯＭ８１−２に
格納された制御プログラムに従い一連の動作を開始す
る。ＲＡＭ８１−３は、制御プログラムの作業エリアと
して使用される。
【００１１】また、不揮発性メモリ８１−４は、画像形
成装置の調整データ、使用履歴等が保存され保守活動に
活用される。ＣＰＵ８１−１は、一般的に汎用的な仕様
となっているため、制御プログラムは、動作開始後まず
ＣＰＵ８１−１内部の初期化を行う。また、ＲＡＭ８１
−３は、電源投入直後は内容が不定となっている場合が
多いので、ＣＰＵ８１−２初期化後、Ａｌｌ”０”また
はＡＬＬ”１”ライトによるＲＡＭ８１−３の初期化を
行う。更に、ＣＰＵ周辺ＡＳＩＣ（Application Specif
ic Integrated Circuit ）８１−５、周辺制御ＡＳＩＣ
８２−１についても汎用的な仕様とする場合が多いの
で、ＲＡＭ８１−３初期化後、ＣＰＵ周辺ＡＳＩＣ８１
−５、周辺制御ＡＳＩＣ８２−１の初期化を行う。
成装置の調整データ、使用履歴等が保存され保守活動に
活用される。ＣＰＵ８１−１は、一般的に汎用的な仕様
となっているため、制御プログラムは、動作開始後まず
ＣＰＵ８１−１内部の初期化を行う。また、ＲＡＭ８１
−３は、電源投入直後は内容が不定となっている場合が
多いので、ＣＰＵ８１−２初期化後、Ａｌｌ”０”また
はＡＬＬ”１”ライトによるＲＡＭ８１−３の初期化を
行う。更に、ＣＰＵ周辺ＡＳＩＣ（Application Specif
ic Integrated Circuit ）８１−５、周辺制御ＡＳＩＣ
８２−１についても汎用的な仕様とする場合が多いの
で、ＲＡＭ８１−３初期化後、ＣＰＵ周辺ＡＳＩＣ８１
−５、周辺制御ＡＳＩＣ８２−１の初期化を行う。
【００１２】周辺制御ＡＳＩＣ８２−１について更に詳
しく述べる。周辺制御ＡＳＩＣ８２−１は、ＣＰＵ８１
−１、ＲＯＭ８１−２等と異なる基板上に搭載されるた
め、バス負荷低減等を目的としてＣＰＵ周辺ＡＳＩＣ８
１−５によりＣＰＵバスと分離された専用制御バス上に
接続される。この周辺制御ＡＳＩＣ８２−１には主に、
ＡＤＦ８３、ＢＡＮＫ８４、センサ類８５、ＣＬ＆ＳＯ
Ｌ８６、定着制御部８７等の入出力系のＩ／Ｆが接続さ
れている。
しく述べる。周辺制御ＡＳＩＣ８２−１は、ＣＰＵ８１
−１、ＲＯＭ８１−２等と異なる基板上に搭載されるた
め、バス負荷低減等を目的としてＣＰＵ周辺ＡＳＩＣ８
１−５によりＣＰＵバスと分離された専用制御バス上に
接続される。この周辺制御ＡＳＩＣ８２−１には主に、
ＡＤＦ８３、ＢＡＮＫ８４、センサ類８５、ＣＬ＆ＳＯ
Ｌ８６、定着制御部８７等の入出力系のＩ／Ｆが接続さ
れている。
【００１３】周辺制御ＡＳＩＣ８２−１内の汎用的な機
能をこれらのＩ／Ｆに対応させるため、入力は入力設
定、出力は出力設定、シリアル通信はシリアル通信設
定、を行う必要がある。更に定着ヒータ８８等の負荷は
安全性確保のため、一連の初期化が終了し、システムの
動作に問題のないことが確認された後、点灯制御が開始
される。点灯開始直後は全点灯によりいち早く所望の設
定温度に到達するよう制御され、所望の設定温度に到達
後は温度監視により常に一定の温度となるように制御さ
れる。
能をこれらのＩ／Ｆに対応させるため、入力は入力設
定、出力は出力設定、シリアル通信はシリアル通信設
定、を行う必要がある。更に定着ヒータ８８等の負荷は
安全性確保のため、一連の初期化が終了し、システムの
動作に問題のないことが確認された後、点灯制御が開始
される。点灯開始直後は全点灯によりいち早く所望の設
定温度に到達するよう制御され、所望の設定温度に到達
後は温度監視により常に一定の温度となるように制御さ
れる。
【００１４】この電源投入から一連の初期化、定着ヒー
タの点灯制御に至るまでの様子を図９に示す。また、各
動作に要する時間の一例を図１０に示す。図９における
電源投入から定着ヒータ制御開始までは制御プログラム
の動作によってシーケンシャルに行われるので、システ
ムの復帰時間は、定着ヒータの復帰時間が長い場合は５
４．１ｓ、短い場合は９．１ｓとなることが図１０より
わかる。
タの点灯制御に至るまでの様子を図９に示す。また、各
動作に要する時間の一例を図１０に示す。図９における
電源投入から定着ヒータ制御開始までは制御プログラム
の動作によってシーケンシャルに行われるので、システ
ムの復帰時間は、定着ヒータの復帰時間が長い場合は５
４．１ｓ、短い場合は９．１ｓとなることが図１０より
わかる。
【００１５】ここで、周辺制御ＡＳＩＣ初期化時間のシ
ステム復帰時間に対する寄与率を考える。定着ヒータの
復帰時間が長い場合は、図１０より１．８％であり、ほ
とんど影響ないとみなすことができる。しかしながら、
定着ヒータの復帰時間が短い場合は１１．０％であり、
無視することができない寄与率となっている。更なるシ
ステム復帰時間の短縮化を図る場合、この部分がボトル
ネックとなりユーザにとっての利便性向上の障壁となる
恐れがある。
ステム復帰時間に対する寄与率を考える。定着ヒータの
復帰時間が長い場合は、図１０より１．８％であり、ほ
とんど影響ないとみなすことができる。しかしながら、
定着ヒータの復帰時間が短い場合は１１．０％であり、
無視することができない寄与率となっている。更なるシ
ステム復帰時間の短縮化を図る場合、この部分がボトル
ネックとなりユーザにとっての利便性向上の障壁となる
恐れがある。
【００１６】本発明に関連する従来技術として、特開平
６−２１０９２３号公報は、装置の電源投入時の初期化
処理に要する時間を節約できる記録装置について開示し
ている。当該記録装置は、不揮発性メモリにメモリチェ
ック用データを書き込み、このデータの正当性をチェッ
クするというものである。上記特開平６−２１０９２３
号公報に開示された発明は、不揮発性メモリを単なるデ
ータ保持手段として用いており、制御バスデータ生成手
段としては使用していない点で本発明とは異なる。
６−２１０９２３号公報は、装置の電源投入時の初期化
処理に要する時間を節約できる記録装置について開示し
ている。当該記録装置は、不揮発性メモリにメモリチェ
ック用データを書き込み、このデータの正当性をチェッ
クするというものである。上記特開平６−２１０９２３
号公報に開示された発明は、不揮発性メモリを単なるデ
ータ保持手段として用いており、制御バスデータ生成手
段としては使用していない点で本発明とは異なる。
【００１７】
【発明が解決しようとする課題】本発明は、上述した問
題点に鑑みてなされたものであり、電源投入時に演算処
理装置の初期化を行うリセット部からの入力によって周
辺制御部用に設けた専用制御バスの動作を開始し、該周
辺制御部の初期化を行うことによって、制御プログラム
による周辺制御ＡＳＩＣ初期化に要する時間を削除し、
システム復帰時間を短縮することによって低消費電力化
を実現し、ユーザの利便性を向上させる画像形成装置を
提供することを目的とする。
題点に鑑みてなされたものであり、電源投入時に演算処
理装置の初期化を行うリセット部からの入力によって周
辺制御部用に設けた専用制御バスの動作を開始し、該周
辺制御部の初期化を行うことによって、制御プログラム
による周辺制御ＡＳＩＣ初期化に要する時間を削除し、
システム復帰時間を短縮することによって低消費電力化
を実現し、ユーザの利便性を向上させる画像形成装置を
提供することを目的とする。
【００１８】また、システムによっては同一ハードウェ
ア構成であっても、電源投入時の周辺制御ＡＳＩＣの初
期値を可変としたい場合も想定される。例としてオプシ
ョンであるＡＤＦ、ＢＡＮＫ等が未接続である場合は、
このＩ／Ｆ部分の初期化を省略することによって復帰時
間を更に短縮可能となる。また、システムによって表示
部等の初期状態を変更したい場合も考えられる。
ア構成であっても、電源投入時の周辺制御ＡＳＩＣの初
期値を可変としたい場合も想定される。例としてオプシ
ョンであるＡＤＦ、ＢＡＮＫ等が未接続である場合は、
このＩ／Ｆ部分の初期化を省略することによって復帰時
間を更に短縮可能となる。また、システムによって表示
部等の初期状態を変更したい場合も考えられる。
【００１９】そこで、該専用制御バスを該不揮発性メモ
リ内の制御情報に基づき生成することによって、該不揮
発性メモリ内の制御情報を制御プログラムにより書き替
え可能とし、次回以降電源投入時の周辺制御ＡＳＩＣ初
期状態を変更可能とすることにより、更に復帰時間を短
縮し、ユーザの利便性を向上させる画像形成装置を提供
することを目的とする。
リ内の制御情報に基づき生成することによって、該不揮
発性メモリ内の制御情報を制御プログラムにより書き替
え可能とし、次回以降電源投入時の周辺制御ＡＳＩＣ初
期状態を変更可能とすることにより、更に復帰時間を短
縮し、ユーザの利便性を向上させる画像形成装置を提供
することを目的とする。
【００２０】また、周辺制御ＡＳＩＣの制御を、初期化
終了後も該不揮発性メモリ内の制御情報に基づき生成し
たバスにより行う場合は、ＣＰＵによる制御情報書き
換え→制御バス情報生成→周辺制御ＡＳＩＣ制御と
いうステップを踏むことになり、制御全体の処理速度の
低下を招く恐れがある。この場合、初期化終了後は専用
制御バスをＣＰＵバスと直結し、ＣＰＵによる制御情
報書き換え→周辺制御ＡＳＩＣ制御とした方が、制御
全体が高速化される。
終了後も該不揮発性メモリ内の制御情報に基づき生成し
たバスにより行う場合は、ＣＰＵによる制御情報書き
換え→制御バス情報生成→周辺制御ＡＳＩＣ制御と
いうステップを踏むことになり、制御全体の処理速度の
低下を招く恐れがある。この場合、初期化終了後は専用
制御バスをＣＰＵバスと直結し、ＣＰＵによる制御情
報書き換え→周辺制御ＡＳＩＣ制御とした方が、制御
全体が高速化される。
【００２１】そこで、該周辺制御部への専用制御バス
は、該演算処理装置により制御される制御バスと、該不
揮発性メモリ内の制御情報に基づき生成した制御バス
と、で切り替え可能とすることによって、制御全体の高
速化を実現した画像形成装置を提供することを目的とす
る。
は、該演算処理装置により制御される制御バスと、該不
揮発性メモリ内の制御情報に基づき生成した制御バス
と、で切り替え可能とすることによって、制御全体の高
速化を実現した画像形成装置を提供することを目的とす
る。
【００２２】また、該不揮発性メモリをＥＥＰＲＯＭ
（Electrically Erasable and Programmable ROM）等で
構成し、その結果、制御情報の書き換え回数に制限（〜
１０５）を設ける場合はユーザの利便性を損なう恐れが
ある。そこで、該不揮発性メモリを強誘電体メモリとす
ることによって制御情報の書き換え回数制限をほぼなく
し（〜１０１２or more ）ユーザの利便性を損なうこと
のない画像形成装置を提供することを目的とする。
（Electrically Erasable and Programmable ROM）等で
構成し、その結果、制御情報の書き換え回数に制限（〜
１０５）を設ける場合はユーザの利便性を損なう恐れが
ある。そこで、該不揮発性メモリを強誘電体メモリとす
ることによって制御情報の書き換え回数制限をほぼなく
し（〜１０１２or more ）ユーザの利便性を損なうこと
のない画像形成装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、電子写真プロセスを用いて
画像形成を行う画像形成装置において、画像形成装置の
制御を行う演算処理装置と、演算処理装置により制御さ
れるアドレス、データの制御バスと、制御バスに接続さ
れる演算処理装置の制御プログラムを格納する記憶手段
と、電源投入時に演算処理装置の初期化を行うリセット
部と、演算処理装置の命令に従い、画像形成装置各部の
制御を行う周辺制御部と、を有し、リセット部からの入
力によって、周辺制御部用に設けた専用制御バスの動作
を開始し、周辺制御部の初期化を行うことを特徴として
いる。
に、請求項１記載の発明は、電子写真プロセスを用いて
画像形成を行う画像形成装置において、画像形成装置の
制御を行う演算処理装置と、演算処理装置により制御さ
れるアドレス、データの制御バスと、制御バスに接続さ
れる演算処理装置の制御プログラムを格納する記憶手段
と、電源投入時に演算処理装置の初期化を行うリセット
部と、演算処理装置の命令に従い、画像形成装置各部の
制御を行う周辺制御部と、を有し、リセット部からの入
力によって、周辺制御部用に設けた専用制御バスの動作
を開始し、周辺制御部の初期化を行うことを特徴として
いる。
【００２４】請求項２記載の発明は、請求項１記載の発
明において、専用制御バスは、不揮発性メモリ内の制御
情報に基づき生成することを特徴としている。
明において、専用制御バスは、不揮発性メモリ内の制御
情報に基づき生成することを特徴としている。
【００２５】請求項３記載の発明は、請求項２記載の発
明において、周辺制御部への専用制御バスは、演算処理
装置により制御される制御バスと、不揮発性メモリ内の
制御情報に基づき生成した制御バスと、で切り替え可能
であることを特徴としている。
明において、周辺制御部への専用制御バスは、演算処理
装置により制御される制御バスと、不揮発性メモリ内の
制御情報に基づき生成した制御バスと、で切り替え可能
であることを特徴としている。
【００２６】請求項４記載の発明は、請求項２または３
記載の発明において、不揮発性メモリは、強誘電体メモ
リであることを特徴としている。
記載の発明において、不揮発性メモリは、強誘電体メモ
リであることを特徴としている。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照しながら詳細に説明する。
図面を参照しながら詳細に説明する。
【００２８】図１は、第１の実施の形態における画像形
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。電源投入後、リセットＩＣ１１−７
より発生するリセット信号の解除に伴い、ＣＰＵ１１−
１は、ＲＯＭ１１−２に格納された制御プログラムに従
い一連の動作を開始する。
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。電源投入後、リセットＩＣ１１−７
より発生するリセット信号の解除に伴い、ＣＰＵ１１−
１は、ＲＯＭ１１−２に格納された制御プログラムに従
い一連の動作を開始する。
【００２９】ＲＡＭ１１−３は、制御プログラムの作業
エリアとして使用される。また、不揮発性メモリ１１−
４は、画像形成装置の調整データ、使用履歴等が保存さ
れ保守活動に活用される。ＣＰＵ１１−１は一般的に汎
用的な仕様となっているため、制御プログラムは、動作
開始後まずＣＰＵ１１−１内部の初期化を行う。また、
ＲＡＭ１１−３は、電源投入直後は内容が不定となって
いる場合が多いので、ＣＰＵ１１−１初期化後、Ａｌ
ｌ”０”またはＡＬＬ”１”ライトによるＲＡＭ１１−
３の初期化を行う。更に、ＣＰＵ周辺ＡＳＩＣ１１−５
についても汎用的な仕様とする場合が多いので、ＲＡＭ
１１−３初期化後、ＣＰＵ周辺ＡＳＩＣ１１−５の初期
化を行う。
エリアとして使用される。また、不揮発性メモリ１１−
４は、画像形成装置の調整データ、使用履歴等が保存さ
れ保守活動に活用される。ＣＰＵ１１−１は一般的に汎
用的な仕様となっているため、制御プログラムは、動作
開始後まずＣＰＵ１１−１内部の初期化を行う。また、
ＲＡＭ１１−３は、電源投入直後は内容が不定となって
いる場合が多いので、ＣＰＵ１１−１初期化後、Ａｌ
ｌ”０”またはＡＬＬ”１”ライトによるＲＡＭ１１−
３の初期化を行う。更に、ＣＰＵ周辺ＡＳＩＣ１１−５
についても汎用的な仕様とする場合が多いので、ＲＡＭ
１１−３初期化後、ＣＰＵ周辺ＡＳＩＣ１１−５の初期
化を行う。
【００３０】この一連の制御プログラムによる初期化動
作と平行して周辺制御ＡＳＩＣ１２−１の初期化が専用
制御バスにより行われる。以下、この動作について詳し
く述べる。リセットＩＣ１１−７より発生するリセット
信号の解除に伴い、ＣＰＵ周辺ＡＳＩＣ１１−５は、ア
ドレス情報格納部１１−５−４、データ情報格納部１１
−５−５、および制御信号格納部１１−５−６より、周
辺制御ＡＳＩＣ１１−６の初期値として設定すべきアド
レス、データ、および制御信号を取得する。取得したア
ドレス、データ、および制御信号を、アドレス生成部１
１−５−１、データ生成部１１−５−２、および制御信
号生成部１１−５−３に設定する。
作と平行して周辺制御ＡＳＩＣ１２−１の初期化が専用
制御バスにより行われる。以下、この動作について詳し
く述べる。リセットＩＣ１１−７より発生するリセット
信号の解除に伴い、ＣＰＵ周辺ＡＳＩＣ１１−５は、ア
ドレス情報格納部１１−５−４、データ情報格納部１１
−５−５、および制御信号格納部１１−５−６より、周
辺制御ＡＳＩＣ１１−６の初期値として設定すべきアド
レス、データ、および制御信号を取得する。取得したア
ドレス、データ、および制御信号を、アドレス生成部１
１−５−１、データ生成部１１−５−２、および制御信
号生成部１１−５−３に設定する。
【００３１】専用制御バスからこれらの生成部のデータ
が出力され、周辺制御ＡＳＩＣ１２−１の所定のアドレ
スに所定のデータが初期値として設定される。設定すべ
き初期値は複数番地に存在するので、シーケンスカウン
タ１１−５−７の動作に従い、各格納部のデータが各生
成部に設定され、専用制御バスにより周辺制御ＡＳＩＣ
１２−１が順次初期化される。
が出力され、周辺制御ＡＳＩＣ１２−１の所定のアドレ
スに所定のデータが初期値として設定される。設定すべ
き初期値は複数番地に存在するので、シーケンスカウン
タ１１−５−７の動作に従い、各格納部のデータが各生
成部に設定され、専用制御バスにより周辺制御ＡＳＩＣ
１２−１が順次初期化される。
【００３２】図２は、第１の実施の形態における電源投
入から一連の初期化、定着ヒータの点灯制御に至るまで
の様子を示すチャートである。図２は、図９と比較し、
周辺制御ＡＳＩＣの初期化を他の部位の初期化とパラレ
ルに行うことにより、システム復帰時間が短縮されてい
る。また、図３は、第１の実施の形態における各動作に
要する時間の一例を示す図である。図３によれば、本発
明は、従来の例と比較し、１．０ｓ、システム復帰時間
の短縮が図られている。これは、従来より１０％を超え
る改善である。
入から一連の初期化、定着ヒータの点灯制御に至るまで
の様子を示すチャートである。図２は、図９と比較し、
周辺制御ＡＳＩＣの初期化を他の部位の初期化とパラレ
ルに行うことにより、システム復帰時間が短縮されてい
る。また、図３は、第１の実施の形態における各動作に
要する時間の一例を示す図である。図３によれば、本発
明は、従来の例と比較し、１．０ｓ、システム復帰時間
の短縮が図られている。これは、従来より１０％を超え
る改善である。
【００３３】図４は、第２の実施の形態における画像形
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。第２の実施の形態では、アドレス情
報格納部４１−５−４、データ情報格納部４１−５−
５、制御信号格納部４１−５−６を不揮発性メモリ４１
−５−８に設けることにより、各格納部の情報を制御プ
ログラムにより書き換え可能な構成としている。
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。第２の実施の形態では、アドレス情
報格納部４１−５−４、データ情報格納部４１−５−
５、制御信号格納部４１−５−６を不揮発性メモリ４１
−５−８に設けることにより、各格納部の情報を制御プ
ログラムにより書き換え可能な構成としている。
【００３４】図５は、第３の実施の形態における画像形
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。第３の実施の形態では、アドレス生
成＆切替部５１−５−１、データ生成＆切替部５１−５
−２、および制御信号生成＆切替部５１−５−３によ
り、専用制御バスをＣＰＵバスと不揮発性メモリ内の制
御情報に基づき生成した制御バスとで切替可能としてい
る。
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。第３の実施の形態では、アドレス生
成＆切替部５１−５−１、データ生成＆切替部５１−５
−２、および制御信号生成＆切替部５１−５−３によ
り、専用制御バスをＣＰＵバスと不揮発性メモリ内の制
御情報に基づき生成した制御バスとで切替可能としてい
る。
【００３５】図６は、第４の実施の形態における画像形
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。第４の実施の形態では、アドレス情
報格納部６１−５−４、データ情報格納部６１−５−
５、および制御信号格納部６１−５−６を強誘電体メモ
リであるＦＲＡＭ（Ferroelectric RAM ）６１−５−８
に格納している。
成装置のメイン制御部、ＩＯ制御部の構成の一例を示す
ブロック図である。第４の実施の形態では、アドレス情
報格納部６１−５−４、データ情報格納部６１−５−
５、および制御信号格納部６１−５−６を強誘電体メモ
リであるＦＲＡＭ（Ferroelectric RAM ）６１−５−８
に格納している。
【００３６】なお、上述した実施の形態は、本発明の好
適な実施の形態の一例を示すものであり、本発明はそれ
に限定されることなく、その要旨を逸脱しない範囲内に
おいて、種々変形実施が可能である。
適な実施の形態の一例を示すものであり、本発明はそれ
に限定されることなく、その要旨を逸脱しない範囲内に
おいて、種々変形実施が可能である。
【００３７】
【発明の効果】以上の説明から明らかなように、請求項
１記載の発明によれば、電源投入時に該演算処理装置の
初期化を行うリセット部からの入力によって該周辺制御
部用に設けた専用制御バスの動作を開始し、該周辺制御
部の初期化を行うことによって、制御プログラムによる
周辺制御ＡＳＩＣ初期化に要する時間を削除し、システ
ム復帰時間を短くすることによって、消費電力を低減
し、ユーザの利便性を向上させた画像形成装置を提供す
ることが可能となる。
１記載の発明によれば、電源投入時に該演算処理装置の
初期化を行うリセット部からの入力によって該周辺制御
部用に設けた専用制御バスの動作を開始し、該周辺制御
部の初期化を行うことによって、制御プログラムによる
周辺制御ＡＳＩＣ初期化に要する時間を削除し、システ
ム復帰時間を短くすることによって、消費電力を低減
し、ユーザの利便性を向上させた画像形成装置を提供す
ることが可能となる。
【００３８】また、請求項２記載の発明によれば、請求
項１記載の発明において、該専用制御バスを該不揮発性
メモリ内の制御情報に基づき生成することによって、該
不揮発性メモリ内の制御情報を制御プログラムにより書
き替え可能とし、次回以降電源投入時の周辺制御ＡＳＩ
Ｃ初期状態を変更可能とすることにより、更に復帰時間
を短縮し、ユーザの利便性を向上させた画像形成装置を
提供することが可能となる。
項１記載の発明において、該専用制御バスを該不揮発性
メモリ内の制御情報に基づき生成することによって、該
不揮発性メモリ内の制御情報を制御プログラムにより書
き替え可能とし、次回以降電源投入時の周辺制御ＡＳＩ
Ｃ初期状態を変更可能とすることにより、更に復帰時間
を短縮し、ユーザの利便性を向上させた画像形成装置を
提供することが可能となる。
【００３９】また、請求項３記載の発明によれば、請求
項１または２記載の発明において、該周辺制御部への専
用制御バスを、該演算処理装置により制御される制御バ
スと、該不揮発性メモリ内の制御情報に基づき生成した
制御バスと、で切り替え可能とすることによって、制御
全体の高速化を実現した画像形成装置を提供することが
可能となる。
項１または２記載の発明において、該周辺制御部への専
用制御バスを、該演算処理装置により制御される制御バ
スと、該不揮発性メモリ内の制御情報に基づき生成した
制御バスと、で切り替え可能とすることによって、制御
全体の高速化を実現した画像形成装置を提供することが
可能となる。
【００４０】また、請求項４記載の発明によれば、請求
項１から３のいずれか１項に記載の発明において、該不
揮発性メモリを強誘電体メモリとすることによって、制
御情報の書き換え回数制限をほぼなくし（〜１０１２ o
r more）、ユーザの利便性を損なうことのない画像形成
装置を提供することが可能となる。
項１から３のいずれか１項に記載の発明において、該不
揮発性メモリを強誘電体メモリとすることによって、制
御情報の書き換え回数制限をほぼなくし（〜１０１２ o
r more）、ユーザの利便性を損なうことのない画像形成
装置を提供することが可能となる。
【図１】第１の実施の形態における画像形成装置のメイ
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
【図２】第１の実施の形態における電源投入から一連の
初期化、定着ヒータの点灯制御に至るまでの様子を示す
チャートである。
初期化、定着ヒータの点灯制御に至るまでの様子を示す
チャートである。
【図３】第１の実施の形態における各動作に要する時間
の一例を示す図である。
の一例を示す図である。
【図４】第２の実施の形態における画像形成装置のメイ
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
【図５】第３の実施の形態における画像形成装置のメイ
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
【図６】第４の実施の形態における画像形成装置のメイ
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
ン制御部、ＩＯ制御部の構成の一例を示すブロック図で
ある。
【図７】従来の画像形成装置の全体構成を示すブロック
図である。
図である。
【図８】従来の画像形成装置のメイン制御部、ＩＯ制御
部の構成の一例を示すブロック図である。
部の構成の一例を示すブロック図である。
【図９】従来の電源投入から一連の初期化、定着ヒータ
の点灯制御に至るまでの様子を示すチャートである。
の点灯制御に至るまでの様子を示すチャートである。
【図１０】従来の実施の形態における各動作に要する時
間の一例を示す図である。
間の一例を示す図である。
１１ メイン制御部
１１−１ ＣＰＵ
１１−２ ＲＯＭ
１１−３ ＲＡＭ
１１−４ 不揮発性メモリ
１１−５ ＣＰＵ周辺ＡＳＩＣ
１１−７ リセットＩＣ
１２ ＩＯ制御部
１２−１ 周辺制御ＡＳＩＣ
Claims (4)
- 【請求項１】 電子写真プロセスを用いて画像形成を行
う画像形成装置において、 該画像形成装置の制御を行う演算処理装置と、 前記演算処理装置により制御されるアドレス、データの
制御バスと、該制御バスに接続される前記演算処理装置
の制御プログラムを格納する記憶手段と、 電源投入時に前記演算処理装置の初期化を行うリセット
部と、 前記演算処理装置の命令に従い、前記画像形成装置各部
の制御を行う周辺制御部と、を有し、 前記リセット部からの入力によって、前記周辺制御部用
に設けた専用制御バスの動作を開始し、該周辺制御部の
初期化を行うことを特徴とする画像形成装置。 - 【請求項２】 前記専用制御バスは、不揮発性メモリ内
の制御情報に基づき生成することを特徴とする請求項１
記載の画像形成装置。 - 【請求項３】 前記周辺制御部への専用制御バスは、前
記演算処理装置により制御される制御バスと、前記不揮
発性メモリ内の制御情報に基づき生成した制御バスと、
で切り替え可能であることを特徴とする請求項２記載の
画像形成装置。 - 【請求項４】 前記不揮発性メモリは、強誘電体メモリ
であることを特徴とする請求項２または３記載の画像形
成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022402A JP2003223089A (ja) | 2002-01-30 | 2002-01-30 | 画像形成装置 |
| US10/352,594 US6792223B2 (en) | 2002-01-30 | 2003-01-29 | Image forming apparatus for reducing a system return time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022402A JP2003223089A (ja) | 2002-01-30 | 2002-01-30 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003223089A true JP2003223089A (ja) | 2003-08-08 |
Family
ID=27745408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002022402A Pending JP2003223089A (ja) | 2002-01-30 | 2002-01-30 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003223089A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8081894B2 (en) | 2007-07-09 | 2011-12-20 | Ricoh Company, Limited | Image forming apparatus and method of controlling heating of fixing unit therein |
| JP2013006323A (ja) * | 2011-06-23 | 2013-01-10 | Fuji Xerox Co Ltd | 画像形成装置、情報処理装置および機能モジュール |
| US8411332B2 (en) | 2010-03-26 | 2013-04-02 | Kyocera Mita Corporation | Image forming apparatus |
-
2002
- 2002-01-30 JP JP2002022402A patent/JP2003223089A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8081894B2 (en) | 2007-07-09 | 2011-12-20 | Ricoh Company, Limited | Image forming apparatus and method of controlling heating of fixing unit therein |
| US8411332B2 (en) | 2010-03-26 | 2013-04-02 | Kyocera Mita Corporation | Image forming apparatus |
| JP2013006323A (ja) * | 2011-06-23 | 2013-01-10 | Fuji Xerox Co Ltd | 画像形成装置、情報処理装置および機能モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3013026B1 (en) | Image forming apparatus and control method | |
| JP2006252570A (ja) | 複数電圧印加における自動電圧検出 | |
| TW201321958A (zh) | 電腦系統的電源供應器及其供電方法 | |
| JP2003223089A (ja) | 画像形成装置 | |
| CN104735278A (zh) | 信息处理装置及信息处理装置的控制方法 | |
| JP2003044303A (ja) | コンピュータ装置 | |
| US6792223B2 (en) | Image forming apparatus for reducing a system return time | |
| US20070283139A1 (en) | Information processing apparatus and control method used thereby | |
| KR20110001877A (ko) | 정보 처리장치 및 정보 처리장치의 제어방법 | |
| JP2004078043A (ja) | 画像形成装置 | |
| JP2015123650A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
| JP2007249808A (ja) | 機能拡張システム及び機能拡張機器 | |
| JP2006289885A (ja) | 画像形成装置、画像処理方法、コンピュータが読み取り可能なプログラムを格納した記憶媒体、プログラム | |
| JP7210238B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
| JP4545496B2 (ja) | 電気機器 | |
| JP2003260824A (ja) | 画像形成装置 | |
| JP7289641B2 (ja) | 情報処理装置、およびその制御方法 | |
| JP6787490B2 (ja) | メモリーシステム及び電子機器 | |
| JP6842641B2 (ja) | 画像形成装置 | |
| JP2019200660A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
| US20060085566A1 (en) | System with data bus and method for controlling operation thereof | |
| JPH10283081A (ja) | 情報処理システムおよびその運転方法並びに記憶媒体 | |
| JP2000056984A (ja) | メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法 | |
| US20120105885A1 (en) | Image forming apparatus performing network communication | |
| JP2005092058A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |