JPH11327911A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH11327911A JPH11327911A JP10125512A JP12551298A JPH11327911A JP H11327911 A JPH11327911 A JP H11327911A JP 10125512 A JP10125512 A JP 10125512A JP 12551298 A JP12551298 A JP 12551298A JP H11327911 A JPH11327911 A JP H11327911A
- Authority
- JP
- Japan
- Prior art keywords
- card
- program
- boot
- image forming
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】ＩＣカードをダウンロード用として使用すると
きに不揮発性メモリのユーザデータを書き換えてしまう
ことを防ぐ。 【解決手段】表示部の特定スイッチ６１をオンにした状
態でＣＰＵ２１がＩＣカード９からブートプログラムを
読み出しているときに、ブートセレクタ部２７は読込書
込禁止部２８にＩＣカードブート信号を送る。読込書込
禁止部２８はＩＣカードブート信号がおくられていると
きにＣＰＵ２１からデバイス選択信号が入力してもＮＶ
ＲＡＭ２２への読込みと書込みを禁止する。
きに不揮発性メモリのユーザデータを書き換えてしまう
ことを防ぐ。 【解決手段】表示部の特定スイッチ６１をオンにした状
態でＣＰＵ２１がＩＣカード９からブートプログラムを
読み出しているときに、ブートセレクタ部２７は読込書
込禁止部２８にＩＣカードブート信号を送る。読込書込
禁止部２８はＩＣカードブート信号がおくられていると
きにＣＰＵ２１からデバイス選択信号が入力してもＮＶ
ＲＡＭ２２への読込みと書込みを禁止する。
Description
【０００１】この発明は、デジタル複写機やレーザプリ
ンタ等の画像形成装置に関するものである。
ンタ等の画像形成装置に関するものである。
【０００２】
【従来の技術】デジタル複写機等の画像形成装置におい
ては、所定のプログラムを保存したＥＰＲＯＭを装置内
に設け、ＥＰＲＯＭに保存したプログラムによりＣＰＵ
がプログラム制御を実行している。このプログラムにバ
グ等が見い出されてプログラムを変更する必要が生じた
場合には、プログラムを保存したＥＰＲＯＭを交換する
ため、ＲＯＭを交換できる程度まで画像形成装置を分解
する必要があり、特に画像形成装置が完成している場合
にはＲＯＭの交換作業に膨大な時間が必要であった。こ
のＲＯＭの交換作業時間を軽減するために、フラッシュ
ＲＯＭにプログラムを保持させ、プログラム更新時には
ＩＣカード等の外部記憶装置からフラッシュＲＯＭにプ
ログラムをダウンロードする方法が採られるようになっ
た。
ては、所定のプログラムを保存したＥＰＲＯＭを装置内
に設け、ＥＰＲＯＭに保存したプログラムによりＣＰＵ
がプログラム制御を実行している。このプログラムにバ
グ等が見い出されてプログラムを変更する必要が生じた
場合には、プログラムを保存したＥＰＲＯＭを交換する
ため、ＲＯＭを交換できる程度まで画像形成装置を分解
する必要があり、特に画像形成装置が完成している場合
にはＲＯＭの交換作業に膨大な時間が必要であった。こ
のＲＯＭの交換作業時間を軽減するために、フラッシュ
ＲＯＭにプログラムを保持させ、プログラム更新時には
ＩＣカード等の外部記憶装置からフラッシュＲＯＭにプ
ログラムをダウンロードする方法が採られるようになっ
た。
【０００３】また、ＩＣカード等の外部記憶装置の利用
方法として、フラッシュＲＯＭに保持した本体プログラ
ムのデータテーブルの追加等のようにオプションプログ
ラムとして利用する方法もある。このようにＩＣカード
をオプションプログラムとして利用すると、ユーザはＩ
Ｃカードを接続して画像形成装置を利用することによ
り、標準仕様以外の機能を利用することができる。この
ＩＣカードは主にダウンロード専用であったため、ＩＣ
カードの接続が検知されたらＩＣカード上のプログラム
よりブートロードしてダウンロードをすればよかった。
方法として、フラッシュＲＯＭに保持した本体プログラ
ムのデータテーブルの追加等のようにオプションプログ
ラムとして利用する方法もある。このようにＩＣカード
をオプションプログラムとして利用すると、ユーザはＩ
Ｃカードを接続して画像形成装置を利用することによ
り、標準仕様以外の機能を利用することができる。この
ＩＣカードは主にダウンロード専用であったため、ＩＣ
カードの接続が検知されたらＩＣカード上のプログラム
よりブートロードしてダウンロードをすればよかった。
【０００４】しかしながら、ＩＣカードをオプションプ
ログラムとして使用する場合、ＩＣカードの接続を検知
することによって、ＩＣカード上のプログラムよりブー
トロードしてしまうと、装置本体のフラッシュＲＯＭに
保存したプログラムで動作しなくなってしまう。そこ
で、操作部上に設けられた特定のスイッチのオン状態の
ときに本体電源をオンした場合のみＩＣカード上のプロ
グラムよりブートロードしてダウンロードを行い、通常
の電源オンの場合にはＩＣカードはオプションプグラム
エリアとして使用するようにし、ユーザーの使い勝手を
向上させるようにしている。
ログラムとして使用する場合、ＩＣカードの接続を検知
することによって、ＩＣカード上のプログラムよりブー
トロードしてしまうと、装置本体のフラッシュＲＯＭに
保存したプログラムで動作しなくなってしまう。そこ
で、操作部上に設けられた特定のスイッチのオン状態の
ときに本体電源をオンした場合のみＩＣカード上のプロ
グラムよりブートロードしてダウンロードを行い、通常
の電源オンの場合にはＩＣカードはオプションプグラム
エリアとして使用するようにし、ユーザーの使い勝手を
向上させるようにしている。
【０００５】また、通常の画像形成装置の場合、装置固
有の設定値や顧客情報等のユーザ固有データを不揮発性
メモリに保存し、制御基板を交換するときには不揮発性
メモリを載せ替えることにより情報の引継ぎを行い、再
設定等を不要にしていることが一般的に行われている。
有の設定値や顧客情報等のユーザ固有データを不揮発性
メモリに保存し、制御基板を交換するときには不揮発性
メモリを載せ替えることにより情報の引継ぎを行い、再
設定等を不要にしていることが一般的に行われている。
【０００６】
【発明が解決しようとする課題】上記のように画像形成
装置のプログラムのダウンロードのためにＩＣカードよ
りブートロードさせた場合に、ＩＣカードの不完全接続
等によるプログラム暴走等の事故により不揮発性メモリ
のユーザ固有データを書き換えてしまうと、ユーザに機
能的，時間的損失を与えてしまうおそれがある。
装置のプログラムのダウンロードのためにＩＣカードよ
りブートロードさせた場合に、ＩＣカードの不完全接続
等によるプログラム暴走等の事故により不揮発性メモリ
のユーザ固有データを書き換えてしまうと、ユーザに機
能的，時間的損失を与えてしまうおそれがある。
【０００７】この発明にはかかる点を改良するためにな
されたものであり、ＩＣカードをダウンロード用として
もオプションプログラム用としても使用でき、かつ、Ｉ
Ｃカードでダウンロードする場合にユーザに機能的，時
間的損失を与えることのない画像形成装置を提供するこ
とを目的とするものである。
されたものであり、ＩＣカードをダウンロード用として
もオプションプログラム用としても使用でき、かつ、Ｉ
Ｃカードでダウンロードする場合にユーザに機能的，時
間的損失を与えることのない画像形成装置を提供するこ
とを目的とするものである。
【０００８】
【課題を解決するための手段】この発明に係る画像形成
装置は、画像形成動作を行う画像形成部と、プログラム
により各構成部の動作を管理するＣＰＵと、ＣＰＵの動
作プログラムを保持するフラッシュＲＯＭと、ダウンロ
ード可能なプログラムを保持するＩＣカードを接続する
接続手段と、ＩＣカードの接続を検知する検知手段及び
ユーザデータを記録する不揮発性メモリとを有し、特定
のスイッチを操作しながら電源をオンにしたときに接続
されたＩＣカード上のプログラムよりブートロードする
画像形成装置において、ＩＣカード上のプログラムより
ブートロードした場合は、不揮発性メモリからの読出し
と書込みを禁止することを特徴とする。
装置は、画像形成動作を行う画像形成部と、プログラム
により各構成部の動作を管理するＣＰＵと、ＣＰＵの動
作プログラムを保持するフラッシュＲＯＭと、ダウンロ
ード可能なプログラムを保持するＩＣカードを接続する
接続手段と、ＩＣカードの接続を検知する検知手段及び
ユーザデータを記録する不揮発性メモリとを有し、特定
のスイッチを操作しながら電源をオンにしたときに接続
されたＩＣカード上のプログラムよりブートロードする
画像形成装置において、ＩＣカード上のプログラムより
ブートロードした場合は、不揮発性メモリからの読出し
と書込みを禁止することを特徴とする。
【０００９】この発明に係る第２の画像形成装置は、画
像形成動作を行う画像形成部と、プログラムにより各構
成部の動作を管理するＣＰＵと、ＣＰＵの動作プログラ
ムを保持するフラッシュＲＯＭと、ダウンロード可能な
プログラムを保持するＩＣカードを接続する接続手段
と、ＩＣカードの接続を検知する検知手段及びユーザデ
ータを記録する不揮発性メモリとを有し、特定のスイッ
チを操作しながら電源をオンにしたときに接続されたＩ
Ｃカード上のプログラムよりブートロードする画像形成
装置において、ＩＣカード上のプログラムよりブートロ
ードした場合は、不揮発性メモリへの書込みを禁止する
ことを特徴とする。
像形成動作を行う画像形成部と、プログラムにより各構
成部の動作を管理するＣＰＵと、ＣＰＵの動作プログラ
ムを保持するフラッシュＲＯＭと、ダウンロード可能な
プログラムを保持するＩＣカードを接続する接続手段
と、ＩＣカードの接続を検知する検知手段及びユーザデ
ータを記録する不揮発性メモリとを有し、特定のスイッ
チを操作しながら電源をオンにしたときに接続されたＩ
Ｃカード上のプログラムよりブートロードする画像形成
装置において、ＩＣカード上のプログラムよりブートロ
ードした場合は、不揮発性メモリへの書込みを禁止する
ことを特徴とする。
【００１０】上記不揮発性メモリからの読出しと書込み
のを禁止を不揮発性メモリへの制御信号により行うと良
い。
のを禁止を不揮発性メモリへの制御信号により行うと良
い。
【００１１】また、不揮発性メモリへの書込みの禁止を
不揮発性メモリのバックアップ回路で行っても良い。
不揮発性メモリのバックアップ回路で行っても良い。
【００１２】
【発明の実施の形態】この発明の画像形成装置の制御部
には、装置全体の動作を管理するＣＰＵと、ユーザデー
タを保存する不揮発性メモリとしてのＮＶＲＡＭと、Ｃ
ＰＵの動作プログラムが格納されているフラッシュＲＯ
Ｍと、ＩＣカードコネクタとＩＣカード接続検知部とブ
ートセレクタ部及び読込書込禁止部を有する。表示部に
はＩＣカードからの読み込みを許可する特定スイッチを
有する。
には、装置全体の動作を管理するＣＰＵと、ユーザデー
タを保存する不揮発性メモリとしてのＮＶＲＡＭと、Ｃ
ＰＵの動作プログラムが格納されているフラッシュＲＯ
Ｍと、ＩＣカードコネクタとＩＣカード接続検知部とブ
ートセレクタ部及び読込書込禁止部を有する。表示部に
はＩＣカードからの読み込みを許可する特定スイッチを
有する。
【００１３】ＩＣカード接続検知部からＩＣカードがＩ
Ｃカードコネクタに接続されていることを示すＩＣカー
ド接続検知信号が出力されているときに、表示部の特定
スイッチをオンにした状態でＣＰＵからブートデバイス
選択信号が出力されると、ブートセレクタ部はＩＣカー
ド選択信号をＩＣカードに送リ、ＩＣカードブート信号
を読込書込禁止部に送る。ＩＣカードにＩＣカード選択
信号が送られると、ＣＰＵはＩＣカードからブートプロ
グラムを読み出して一連の制御プログラムを動作させ
る。このようにＩＣカードでブートしているときに、読
込書込禁止部にＩＣカードブート信号が送られているか
ら、読込書込禁止部にＣＰＵからデバイス選択信号が入
力しても読込書込禁止部はＮＶＲＡＭへの読込みと書込
みを禁止する。また、ＩＣカード接続検知部からＩＣカ
ードがＩＣカードコネクタに接続されていることを示す
ＩＣカード接続検知信号が出力されているとき、表示部
の特定スイッチがオフの状態でＣＰＵからブートデバイ
ス選択信号が出力されると、ブートセレクタ部はフラッ
シュＲＯＭ選択信号をフラッシュＲＯＭに送る。フラッ
シュＲＯＭにフラッシュＲＯＭ選択信号が送られるとＣ
ＰＵはフラッシュＲＯＭからブートプログラムを読み出
して一連の制御プログラムを動作させる。このようにフ
ラッシュＲＯＭでブートしているときには、読込書込禁
止部にはＩＣカードブート信号が送られていないから、
読込書込禁止部にＣＰＵからデバイス選択信号が入力さ
れると、読込書込禁止部はＮＶＲＡＭへの読込みと書込
みを許可する。
Ｃカードコネクタに接続されていることを示すＩＣカー
ド接続検知信号が出力されているときに、表示部の特定
スイッチをオンにした状態でＣＰＵからブートデバイス
選択信号が出力されると、ブートセレクタ部はＩＣカー
ド選択信号をＩＣカードに送リ、ＩＣカードブート信号
を読込書込禁止部に送る。ＩＣカードにＩＣカード選択
信号が送られると、ＣＰＵはＩＣカードからブートプロ
グラムを読み出して一連の制御プログラムを動作させ
る。このようにＩＣカードでブートしているときに、読
込書込禁止部にＩＣカードブート信号が送られているか
ら、読込書込禁止部にＣＰＵからデバイス選択信号が入
力しても読込書込禁止部はＮＶＲＡＭへの読込みと書込
みを禁止する。また、ＩＣカード接続検知部からＩＣカ
ードがＩＣカードコネクタに接続されていることを示す
ＩＣカード接続検知信号が出力されているとき、表示部
の特定スイッチがオフの状態でＣＰＵからブートデバイ
ス選択信号が出力されると、ブートセレクタ部はフラッ
シュＲＯＭ選択信号をフラッシュＲＯＭに送る。フラッ
シュＲＯＭにフラッシュＲＯＭ選択信号が送られるとＣ
ＰＵはフラッシュＲＯＭからブートプログラムを読み出
して一連の制御プログラムを動作させる。このようにフ
ラッシュＲＯＭでブートしているときには、読込書込禁
止部にはＩＣカードブート信号が送られていないから、
読込書込禁止部にＣＰＵからデバイス選択信号が入力さ
れると、読込書込禁止部はＮＶＲＡＭへの読込みと書込
みを許可する。
【００１４】
【実施例】図１はこの発明の一実施例の概略構成図であ
る。図に示すように、画像形成装置１は本体制御部２と
読取制御部３と書込制御部４と電子写真プロセス部５と
表示部６と電源部７及び電源スイッチ８を有する。読取
制御部３は原稿の文字や図形の画像を読み取り、読み取
った画像信号を本体制御部２を経由して書込制御部４に
送る。書込制御部４は送られた画像信号にしたがって電
子写真プロセス部５の感光体に静電潜像を形成し、電子
写真プロセス部５は一連の電子写真プロセスによって画
像形成を実行して記録紙に転写する。表示部６にはＩＣ
カードからの読み込みを許可する特定スイッチ６１を有
する。
る。図に示すように、画像形成装置１は本体制御部２と
読取制御部３と書込制御部４と電子写真プロセス部５と
表示部６と電源部７及び電源スイッチ８を有する。読取
制御部３は原稿の文字や図形の画像を読み取り、読み取
った画像信号を本体制御部２を経由して書込制御部４に
送る。書込制御部４は送られた画像信号にしたがって電
子写真プロセス部５の感光体に静電潜像を形成し、電子
写真プロセス部５は一連の電子写真プロセスによって画
像形成を実行して記録紙に転写する。表示部６にはＩＣ
カードからの読み込みを許可する特定スイッチ６１を有
する。
【００１５】本体制御部２は、図２のブロック図に示す
ように、装置全体の動作を管理するＣＰＵ２１と、ユー
ザデータを保存する不揮発性メモリとしてのＮＶＲＡＭ
２２と、ＣＰＵ２の動作プログラムが格納されているフ
ラッシュＲＯＭ２３と、ＩＣカードコネクタ２４とＩＣ
カード接続検知部２５とリセット部２６とブートセレク
タ部２７及び読込書込禁止部２８を有する。ＩＣカード
コネクタ２４はＩＣカード９を取り付けて接続する。Ｉ
Ｃカード接続検知部２５はＩＣカード接続検知信号を出
力するものであり、図３に示すように、例えばＯＲゲー
ト２５１を有し、ＩＣカードコネクタ２４にＩＣカード
９が接続されていないときは高レベルの信号を出力し、
ＩＣカードコネクタ２４にＩＣカード９が接続されてい
るときは低レベルの信号を出力する。リセット部２６は
リセット信号を出力する。ＣＰＵ２１は、リセット部２
６から出力しているリセット信号がリセット中を表す低
レベルからリセット解除を表す高レベルになるとブート
デバイス選択信号を出力し、フラッシュＲＯＭ２３又は
ＩＣカード９からブートプログラムを読み出す。
ように、装置全体の動作を管理するＣＰＵ２１と、ユー
ザデータを保存する不揮発性メモリとしてのＮＶＲＡＭ
２２と、ＣＰＵ２の動作プログラムが格納されているフ
ラッシュＲＯＭ２３と、ＩＣカードコネクタ２４とＩＣ
カード接続検知部２５とリセット部２６とブートセレク
タ部２７及び読込書込禁止部２８を有する。ＩＣカード
コネクタ２４はＩＣカード９を取り付けて接続する。Ｉ
Ｃカード接続検知部２５はＩＣカード接続検知信号を出
力するものであり、図３に示すように、例えばＯＲゲー
ト２５１を有し、ＩＣカードコネクタ２４にＩＣカード
９が接続されていないときは高レベルの信号を出力し、
ＩＣカードコネクタ２４にＩＣカード９が接続されてい
るときは低レベルの信号を出力する。リセット部２６は
リセット信号を出力する。ＣＰＵ２１は、リセット部２
６から出力しているリセット信号がリセット中を表す低
レベルからリセット解除を表す高レベルになるとブート
デバイス選択信号を出力し、フラッシュＲＯＭ２３又は
ＩＣカード９からブートプログラムを読み出す。
【００１６】ブートセレクタ部２７はＣＰＵ２１が読み
出すブートプログラムをフラッシュＲＯＭ２３から読み
出すかＩＣカード９から読み出すかを選択するものであ
り、図４に示すように、表示部６の特定スイッチ６１か
らの信号を入力するインバータ２７１と、リセット部か
らのリセット信号と特定スイッチ６１からの信号を入力
するＯＲゲート２７２と、リセット信号とインバータ２
７１の出力信号を入力するＯＲゲート２７３と、ＯＲゲ
ート２７２とＯＲゲート２７３の出力信号をプリセット
とリセットに入力するフリップフロップ２７４と、ＩＣ
カード接続検知部２５からのＩＣカード接続検知信号と
フリップフロップ２７４の出力信号を入力するＮＯＲゲ
ート２７５と、ＣＰＵ２１からのブートデバイス選択信
号とＮＯＲゲート２７５を入力してフラッシュＲＯＭ選
択信号を出力するＯＲゲート２７６と、ブートデバイス
選択信号とＩＣカード接続検知信号とフリップフロップ
２７４の出力信号を入力してＩＣカード選択信号を出力
するＯＲゲート２７７と、ＩＣカード接続検知信号とフ
リップフロップ２７４の出力信号を入力してＩＣカード
ブート信号を出力するＯＲゲート２７８を有する。読込
書込禁止部２８はＮＶＲＡＭ２２への読込みと書込みを
禁止するものであり、図５に示すように、ＩＣカードブ
ート信号を入力するインバータ２８１と、デバイス選択
信号とインバータ２８１の出力信号を入力してＮＶＲＡ
Ｍ選択信号を出力するＯＲゲート２８２を有する。表示
部６に設けた特定スイッチ６１はオフのときに高レベル
の信号を出力し、オンのときに低レベルの信号を出力す
る。
出すブートプログラムをフラッシュＲＯＭ２３から読み
出すかＩＣカード９から読み出すかを選択するものであ
り、図４に示すように、表示部６の特定スイッチ６１か
らの信号を入力するインバータ２７１と、リセット部か
らのリセット信号と特定スイッチ６１からの信号を入力
するＯＲゲート２７２と、リセット信号とインバータ２
７１の出力信号を入力するＯＲゲート２７３と、ＯＲゲ
ート２７２とＯＲゲート２７３の出力信号をプリセット
とリセットに入力するフリップフロップ２７４と、ＩＣ
カード接続検知部２５からのＩＣカード接続検知信号と
フリップフロップ２７４の出力信号を入力するＮＯＲゲ
ート２７５と、ＣＰＵ２１からのブートデバイス選択信
号とＮＯＲゲート２７５を入力してフラッシュＲＯＭ選
択信号を出力するＯＲゲート２７６と、ブートデバイス
選択信号とＩＣカード接続検知信号とフリップフロップ
２７４の出力信号を入力してＩＣカード選択信号を出力
するＯＲゲート２７７と、ＩＣカード接続検知信号とフ
リップフロップ２７４の出力信号を入力してＩＣカード
ブート信号を出力するＯＲゲート２７８を有する。読込
書込禁止部２８はＮＶＲＡＭ２２への読込みと書込みを
禁止するものであり、図５に示すように、ＩＣカードブ
ート信号を入力するインバータ２８１と、デバイス選択
信号とインバータ２８１の出力信号を入力してＮＶＲＡ
Ｍ選択信号を出力するＯＲゲート２８２を有する。表示
部６に設けた特定スイッチ６１はオフのときに高レベル
の信号を出力し、オンのときに低レベルの信号を出力す
る。
【００１７】上記のように構成された画像形成装置１
で、本体制御部２のリセット部２６から出力しているリ
セット信号がリセット中を表す低レベルからリセット解
除を表す高レベルになると、ＣＰＵ２１はブートデバイ
ス選択信号を出力してブートプログラムを読み出す。こ
のブートプログラムを読み出すときの動作を図６から図
９の波形図を参照して説明する。
で、本体制御部２のリセット部２６から出力しているリ
セット信号がリセット中を表す低レベルからリセット解
除を表す高レベルになると、ＣＰＵ２１はブートデバイ
ス選択信号を出力してブートプログラムを読み出す。こ
のブートプログラムを読み出すときの動作を図６から図
９の波形図を参照して説明する。
【００１８】図６に示すように、ＩＣカード接続検知部
２５からＩＣカード９がＩＣカードコネクタ２４に接続
されていることを示すＩＣカード接続検知信号が出力さ
れているときに表示部６の特定スイッチ６１をオンにし
た状態でＣＰＵ２１からブートデバイス選択信号が出力
されると、ブートセレクタ部２７はＩＣカード選択信号
を低レベルとしてＩＣカード９に送リ、ＩＣカードブー
ト信号を読込書込禁止部２８に送る。ＩＣカード９にＩ
Ｃカード選択信号が送られると、ＣＰＵ２１はＩＣカー
ド９からブートプログラムを読み出して一連の制御プロ
グラムを動作させる。このようにＩＣカード９でブート
しているときに、図７（ａ）の波形図に示すように、読
込書込禁止部２８に低レベルのＩＣカードブート信号が
送られているから、読込書込禁止部２８にＣＰＵ２１か
らデバイス選択信号が入力しても、読込書込禁止部２８
から出力するＮＡＲＡＭ選択信号は高レベルのままとな
り、ＮＶＲＡＭ２２への読込みと書込みは禁止される。
２５からＩＣカード９がＩＣカードコネクタ２４に接続
されていることを示すＩＣカード接続検知信号が出力さ
れているときに表示部６の特定スイッチ６１をオンにし
た状態でＣＰＵ２１からブートデバイス選択信号が出力
されると、ブートセレクタ部２７はＩＣカード選択信号
を低レベルとしてＩＣカード９に送リ、ＩＣカードブー
ト信号を読込書込禁止部２８に送る。ＩＣカード９にＩ
Ｃカード選択信号が送られると、ＣＰＵ２１はＩＣカー
ド９からブートプログラムを読み出して一連の制御プロ
グラムを動作させる。このようにＩＣカード９でブート
しているときに、図７（ａ）の波形図に示すように、読
込書込禁止部２８に低レベルのＩＣカードブート信号が
送られているから、読込書込禁止部２８にＣＰＵ２１か
らデバイス選択信号が入力しても、読込書込禁止部２８
から出力するＮＡＲＡＭ選択信号は高レベルのままとな
り、ＮＶＲＡＭ２２への読込みと書込みは禁止される。
【００１９】また、図８に示すように、ＩＣカード接続
検知部２５からＩＣカード９がＩＣカードコネクタ２４
に接続されていることを示すＩＣカード接続検知信号が
出力されているときに表示部６の特定スイッチ６１がオ
フの状態でＣＰＵ２１からブートデバイス選択信号が出
力されると、ブートセレクタ部２７はフラッシュＲＯＭ
選択信号を低レベルとしてフラッシュＲＯＭ２３に送
る。フラッシュＲＯＭ２３にフラッシュＲＯＭ選択信号
が送られるとＣＰＵ２１はフラッシュＲＯＭ２３からブ
ートプログラムを読み出して一連の制御プログラムを動
作させる。このようにフラッシュＲＯＭ２３でブートし
ているときには、図７（ｂ）の波形図に示すように、読
込書込禁止部２８に高レベルのＩＣカードブート信号が
送られているから、読込書込禁止部２８にデバイス選択
信号が入力されると、読込書込禁止部２８から出力する
ＮＡＲＡＭ選択信号は低レベルとなり、ＮＶＲＡＭ２２
への読込みと書込みが可能になる。
検知部２５からＩＣカード９がＩＣカードコネクタ２４
に接続されていることを示すＩＣカード接続検知信号が
出力されているときに表示部６の特定スイッチ６１がオ
フの状態でＣＰＵ２１からブートデバイス選択信号が出
力されると、ブートセレクタ部２７はフラッシュＲＯＭ
選択信号を低レベルとしてフラッシュＲＯＭ２３に送
る。フラッシュＲＯＭ２３にフラッシュＲＯＭ選択信号
が送られるとＣＰＵ２１はフラッシュＲＯＭ２３からブ
ートプログラムを読み出して一連の制御プログラムを動
作させる。このようにフラッシュＲＯＭ２３でブートし
ているときには、図７（ｂ）の波形図に示すように、読
込書込禁止部２８に高レベルのＩＣカードブート信号が
送られているから、読込書込禁止部２８にデバイス選択
信号が入力されると、読込書込禁止部２８から出力する
ＮＡＲＡＭ選択信号は低レベルとなり、ＮＶＲＡＭ２２
への読込みと書込みが可能になる。
【００２０】また、ＩＣカード９がＩＣカードコネクタ
２４に接続されていないとき、図９の（ａ），（ｂ）の
波形図に示すように、ＩＣカード接続検知部２５から高
レベルのＩＣカード接続検知信号が出力されているか
ら、特定スイッチ６１のオン，オフにかかわらずブード
デバイス選択信号が出力されるとブートセレクタ部２７
からフラッシュＲＯＭ２３を選択するフラッシュＲＯＭ
選択信号が出力され、ＣＰＵ２１はフラッシュＲＯＭ２
３からブートプログラムを読み出して一連の制御プログ
ラムを動作させる。
２４に接続されていないとき、図９の（ａ），（ｂ）の
波形図に示すように、ＩＣカード接続検知部２５から高
レベルのＩＣカード接続検知信号が出力されているか
ら、特定スイッチ６１のオン，オフにかかわらずブード
デバイス選択信号が出力されるとブートセレクタ部２７
からフラッシュＲＯＭ２３を選択するフラッシュＲＯＭ
選択信号が出力され、ＣＰＵ２１はフラッシュＲＯＭ２
３からブートプログラムを読み出して一連の制御プログ
ラムを動作させる。
【００２１】このようにしてＩＣカード９をダウンロー
ド用としても、オプションプログラム用としても使用す
ることができ、ＩＣカード９からブートロードしている
ときは、ユーザデータを保持しているＮＶＲＡＭ２２の
読込みと書込みを禁止するから、ユーザデータを書き換
えてしまうことを防ぐことができる。
ド用としても、オプションプログラム用としても使用す
ることができ、ＩＣカード９からブートロードしている
ときは、ユーザデータを保持しているＮＶＲＡＭ２２の
読込みと書込みを禁止するから、ユーザデータを書き換
えてしまうことを防ぐことができる。
【００２２】上記実施例はＩＣカード９からブートロー
ドしているときにＮＶＲＡＭ２２の読込みと書込みを禁
止する場合について説明したが、ＩＣカード９からブー
トしているときにＮＶＲＡＭ２２への書込みだけを禁止
するようにしても良い。この場合は、読込書込禁止部２
８の代わりに、図１０に示すように、ブートセレクタ部
２７が出力するＩＣカードブート信号を入力するインバ
ータ２９１と、ＣＰＵ２１から出力するデバイスライト
信号とインバータ２９１の出力信号を入力してＮＶＲＡ
Ｍライト信号を出力するＯＲゲート２９２を有する書込
禁止部２９を設ける。ＣＰＵ２１はＮＶＲＡＭ２２へ書
き込むときにデバイスライト信号を書込禁止部２９に出
力する。したがって、ＩＣカード９からブートロードし
ているときは、図１１（ａ）の波形図に示すように、書
込禁止部２９に低レベルのＩＣカードブート信号が送ら
れ、ＣＰＵ２１からＮＶＲＡＭ２２へ書き込むことを示
す低レベルのデバイスライト信号が入力しても、書込禁
止部２９から出力するＮＡＲＡＭライトは高レベルのま
まとなり、ＮＶＲＡＭ２２への書込みは禁止される。ま
た、フラッシュＲＯＭ２３からブートロードしていると
きは、図１１（ｂ）に示すように、書込禁止部２９に送
られているＩＣカードブート信号は高レベルとなり、Ｃ
ＰＵ２１からＮＶＲＡＭ２２へ書き込むことを示す低レ
ベルのデバイスライト信号が入力すると書込禁止部２９
から低レベルのＮＶＲＡＭライト信号が出力されＮＶＲ
ＡＭ２２への書き込みが可能となる。
ドしているときにＮＶＲＡＭ２２の読込みと書込みを禁
止する場合について説明したが、ＩＣカード９からブー
トしているときにＮＶＲＡＭ２２への書込みだけを禁止
するようにしても良い。この場合は、読込書込禁止部２
８の代わりに、図１０に示すように、ブートセレクタ部
２７が出力するＩＣカードブート信号を入力するインバ
ータ２９１と、ＣＰＵ２１から出力するデバイスライト
信号とインバータ２９１の出力信号を入力してＮＶＲＡ
Ｍライト信号を出力するＯＲゲート２９２を有する書込
禁止部２９を設ける。ＣＰＵ２１はＮＶＲＡＭ２２へ書
き込むときにデバイスライト信号を書込禁止部２９に出
力する。したがって、ＩＣカード９からブートロードし
ているときは、図１１（ａ）の波形図に示すように、書
込禁止部２９に低レベルのＩＣカードブート信号が送ら
れ、ＣＰＵ２１からＮＶＲＡＭ２２へ書き込むことを示
す低レベルのデバイスライト信号が入力しても、書込禁
止部２９から出力するＮＡＲＡＭライトは高レベルのま
まとなり、ＮＶＲＡＭ２２への書込みは禁止される。ま
た、フラッシュＲＯＭ２３からブートロードしていると
きは、図１１（ｂ）に示すように、書込禁止部２９に送
られているＩＣカードブート信号は高レベルとなり、Ｃ
ＰＵ２１からＮＶＲＡＭ２２へ書き込むことを示す低レ
ベルのデバイスライト信号が入力すると書込禁止部２９
から低レベルのＮＶＲＡＭライト信号が出力されＮＶＲ
ＡＭ２２への書き込みが可能となる。
【００２３】上記実施例は本体制御部２に書込禁止部２
９を設けて、ＩＣカード９からブートロードしていると
きにＮＶＲＡＭ２２への書込みを禁止する場合について
説明したが、不揮発性メモリのバックアップ回路を利用
してＩＣカード９からブートロードしているときにユー
ザデータを保存した不揮発性メモリへの書込みを禁止す
るようにしても良い。
９を設けて、ＩＣカード９からブートロードしていると
きにＮＶＲＡＭ２２への書込みを禁止する場合について
説明したが、不揮発性メモリのバックアップ回路を利用
してＩＣカード９からブートロードしているときにユー
ザデータを保存した不揮発性メモリへの書込みを禁止す
るようにしても良い。
【００２４】図１３に示すように、不揮発性メモリ３０
のなかには通常はＳＲＡＭとして動作し、電源オフ時に
コンデンサ等で形成されたバックアップ回路３１の電荷
によってＳＲＡＭ上のデータをＥＥＰＲＯＭ等に移動す
るタイプのものも一般的に用いられている。このような
不揮発性メモリ３０をユーザデータの保存に使用する
し、図１３に示すように、バックアップ回路３１に供給
する電源電圧をＩＣカードブート信号によりオン，オフ
するスイッチ３２を設ける。そして、ＩＣカード９から
ブートロードして、低レベルのＩＣカードブート信号が
スイッチ３２に送られているときに、スイッチ３２をオ
フにしてバックアップ回路３１に供給する電源電圧を遮
断し、フラッシュＲＯＭ２３からブートロードして、高
レベルのＩＣカードブート信号がスイッチ３２に送られ
ているときに、スイッチ３２をオンにしてバックアップ
回路３１に電源電圧を供給する。このようにしてＩＣカ
ード９からブートロードしているときにはバックアップ
回路３１に電力を供給しないで、バックアップ回路３１
のコンデンサを充電せずに、電源オフ時のデータ移動回
路が動作しないようにし、フラッシュＲＯＭ２３からブ
ートロードしているときはバックアップ回路３１に電力
を供給してバックアップ回路３１のコンデンサを充電さ
せて電源オフ時のデータ移動回路が動作させる。このよ
うにＩＣカードブート信号によってバックアップ回路２
１の動作と非動作を切り替えることにより、不揮発性メ
モリ３０の不揮発部への書き込みと書込禁止を制御する
ことができる。
のなかには通常はＳＲＡＭとして動作し、電源オフ時に
コンデンサ等で形成されたバックアップ回路３１の電荷
によってＳＲＡＭ上のデータをＥＥＰＲＯＭ等に移動す
るタイプのものも一般的に用いられている。このような
不揮発性メモリ３０をユーザデータの保存に使用する
し、図１３に示すように、バックアップ回路３１に供給
する電源電圧をＩＣカードブート信号によりオン，オフ
するスイッチ３２を設ける。そして、ＩＣカード９から
ブートロードして、低レベルのＩＣカードブート信号が
スイッチ３２に送られているときに、スイッチ３２をオ
フにしてバックアップ回路３１に供給する電源電圧を遮
断し、フラッシュＲＯＭ２３からブートロードして、高
レベルのＩＣカードブート信号がスイッチ３２に送られ
ているときに、スイッチ３２をオンにしてバックアップ
回路３１に電源電圧を供給する。このようにしてＩＣカ
ード９からブートロードしているときにはバックアップ
回路３１に電力を供給しないで、バックアップ回路３１
のコンデンサを充電せずに、電源オフ時のデータ移動回
路が動作しないようにし、フラッシュＲＯＭ２３からブ
ートロードしているときはバックアップ回路３１に電力
を供給してバックアップ回路３１のコンデンサを充電さ
せて電源オフ時のデータ移動回路が動作させる。このよ
うにＩＣカードブート信号によってバックアップ回路２
１の動作と非動作を切り替えることにより、不揮発性メ
モリ３０の不揮発部への書き込みと書込禁止を制御する
ことができる。
【００２５】
【発明の効果】この発明は以上説明したように、ＩＣカ
ードからブートロードしているときは、ユーザデータを
保持している不揮発性メモリの読込みと書込みを禁止す
るようにしたから、ＩＣカードをダウンロード用として
も、オプションプログラム用としても使用することがで
きるとともに不揮発性メモリのユーザデータを書き換え
てしまうことを防ぐことができ、ＩＣカードでダウンロ
ードする場合にユーザに機能的，時間的損失を与えるこ
とを防ぐことができる。
ードからブートロードしているときは、ユーザデータを
保持している不揮発性メモリの読込みと書込みを禁止す
るようにしたから、ＩＣカードをダウンロード用として
も、オプションプログラム用としても使用することがで
きるとともに不揮発性メモリのユーザデータを書き換え
てしまうことを防ぐことができ、ＩＣカードでダウンロ
ードする場合にユーザに機能的，時間的損失を与えるこ
とを防ぐことができる。
【００２６】また、ＩＣカードからブートロードしてい
るとき、ユーザデータを保持している不揮発性メモリへ
の書込みだけを禁止することにより、ＩＣカードでダウ
ンロードしているときに不揮発性メモリに保存してある
ユーザデータを利用することができる。
るとき、ユーザデータを保持している不揮発性メモリへ
の書込みだけを禁止することにより、ＩＣカードでダウ
ンロードしているときに不揮発性メモリに保存してある
ユーザデータを利用することができる。
【００２７】さらに、不揮発性メモリからの読出しと書
込みのを禁止を不揮発性メモリへの制御信号により行う
から、不揮発性メモリのユーザデータを書き換えてしま
うことを確実に防ぐことができる。
込みのを禁止を不揮発性メモリへの制御信号により行う
から、不揮発性メモリのユーザデータを書き換えてしま
うことを確実に防ぐことができる。
【００２８】また、不揮発性メモリへの書込みの禁止を
不揮発性メモリのバックアップ回路で行うことにより、
不揮発性メモリのユーザデータを書き換えてしまうこと
を簡単に防ぐことができる。
不揮発性メモリのバックアップ回路で行うことにより、
不揮発性メモリのユーザデータを書き換えてしまうこと
を簡単に防ぐことができる。
【図１】この発明の実施例の概略構成図である。
【図２】本体制御部の構成を示すブロック図である。
【図３】ＩＣカード接続検知部の構成を示す回路図であ
る。
る。
【図４】ブートセレクタ部の構成を示す回路図である。
【図５】読込書込禁止部の構成を示す回路図である。
【図６】ＩＣカードからブートロードするときの動作を
示す波形図である。
示す波形図である。
【図７】読込書込禁止部の動作を示す波形図である。
【図８】フレッシュＲＯＭからブートロードするときの
動作を示す波形図である。
動作を示す波形図である。
【図９】フレッシュＲＯＭからブートロードするときの
他の動作を示す波形図である。
他の動作を示す波形図である。
【図１０】書込禁止部の構成を示す回路図である。
【図１１】書込禁止部の動作を示す波形図である。
【図１２】不揮発性メモリとバックアップ回路を示すブ
ロック図である。
ロック図である。
【図１３】不揮発性メモリとバックアップ回路を利用し
た書込禁止部の構成を示すブロック図である。
た書込禁止部の構成を示すブロック図である。
１ 画像形成装置 ２ 本体制御部 ６ 表示部 ９ ＩＣカード ２１ ＣＰＵ ２２ ＮＶＲＡＭ ２３ フラッシュＲＯＭ ２４ ＩＣカードコネクタ ２５ ＩＣカード接続検知部 ２６ リセット部 ２７ ブートセレクタ部 ２８ 読込書込禁止部 ６１ 特定スイッチ
Claims (4)
- 【請求項１】 画像形成動作を行う画像形成部と、プロ
グラムにより各構成部の動作を管理するＣＰＵと、ＣＰ
Ｕの動作プログラムを保持するフラッシュＲＯＭと、ダ
ウンロード可能なプログラムを保持するＩＣカードを接
続する接続手段と、ＩＣカードの接続を検知する検知手
段及びユーザデータを記録する不揮発性メモリとを有
し、特定のスイッチを操作しながら電源をオンにしたと
きに接続されたＩＣカード上のプログラムよりブートロ
ードする画像形成装置において、 ＩＣカード上のプログラムよりブートロードした場合
は、不揮発性メモリからの読出しと書込みを禁止するこ
とを特徴とする画像形成装置。 - 【請求項２】 画像形成動作を行う画像形成部と、プロ
グラムにより各構成部の動作を管理するＣＰＵと、ＣＰ
Ｕの動作プログラムを保持するフラッシュＲＯＭと、ダ
ウンロード可能なプログラムを保持するＩＣカードを接
続する接続手段と、ＩＣカードの接続を検知する検知手
段及びユーザデータを記録する不揮発性メモリとを有
し、特定のスイッチを操作しながら電源をオンにしたと
きに接続されたＩＣカード上のプログラムよりブートロ
ードする画像形成装置において、 ＩＣカード上のプログラムよりブートロードした場合
は、不揮発性メモリへの書込みを禁止することを特徴と
する画像形成装置。 - 【請求項３】 上記不揮発性メモリからの読出しと書込
みのを禁止を不揮発性メモリへの制御信号により行う請
求項１又は２記載の画像形成装置。 - 【請求項４】 上記不揮発性メモリへの書込みの禁止を
不揮発性メモリのバックアップ回路で行う請求項２記載
の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125512A JPH11327911A (ja) | 1998-05-08 | 1998-05-08 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125512A JPH11327911A (ja) | 1998-05-08 | 1998-05-08 | 画像形成装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006027821A Division JP2006127554A (ja) | 2006-02-06 | 2006-02-06 | 情報処理装置及び画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11327911A true JPH11327911A (ja) | 1999-11-30 |
Family
ID=14911981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10125512A Pending JPH11327911A (ja) | 1998-05-08 | 1998-05-08 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11327911A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501477A (ja) * | 2003-05-29 | 2007-01-25 | フリースケール セミコンダクター インコーポレイテッド | アクセス許可を決定するための方法および装置 |
| JP2010272136A (ja) * | 2003-08-12 | 2010-12-02 | Ricoh Co Ltd | 画像形成処理装置、画像形成処理方法、プログラム、及び記録媒体 |
| JP2012014710A (ja) * | 2002-07-22 | 2012-01-19 | Ricoh Co Ltd | 情報処理装置、表示制御方法、プログラム、及び記録媒体 |
| JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
| CN106945414A (zh) * | 2017-03-24 | 2017-07-14 | 杭州旗捷科技有限公司 | 一种防破解芯片、系统及其使用方法 |
-
1998
- 1998-05-08 JP JP10125512A patent/JPH11327911A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012014710A (ja) * | 2002-07-22 | 2012-01-19 | Ricoh Co Ltd | 情報処理装置、表示制御方法、プログラム、及び記録媒体 |
| JP2007501477A (ja) * | 2003-05-29 | 2007-01-25 | フリースケール セミコンダクター インコーポレイテッド | アクセス許可を決定するための方法および装置 |
| JP2010272136A (ja) * | 2003-08-12 | 2010-12-02 | Ricoh Co Ltd | 画像形成処理装置、画像形成処理方法、プログラム、及び記録媒体 |
| JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
| CN106945414A (zh) * | 2017-03-24 | 2017-07-14 | 杭州旗捷科技有限公司 | 一种防破解芯片、系统及其使用方法 |
| CN106945414B (zh) * | 2017-03-24 | 2018-11-16 | 杭州旗捷科技有限公司 | 一种防破解芯片、系统及其使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6513113B1 (en) | Electronic instrument adapted to be selectively booted either from externally-connectable storage unit or from internal nonvolatile rewritable memory | |
| US6253281B1 (en) | Method for updating firmware of a computer peripheral device | |
| TWI284284B (en) | Selective apparatus for main/backup basic input/output system (BIOS) | |
| WO2000019317A1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| JP3268130B2 (ja) | フラッシュｅｅｐｒｏｍを用いたデータ処理装置 | |
| US5933595A (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
| JP6543122B2 (ja) | 情報処理装置と、前記情報処理装置による不揮発記憶装置の初期化方法、及びプログラム | |
| JP2010003243A (ja) | メモリ管理装置、画像形成装置、メモリ管理方法、及びコンピュータプログラム | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JPH11327911A (ja) | 画像形成装置 | |
| JP2000163268A (ja) | コンピュータ | |
| JP3987244B2 (ja) | 電子機器 | |
| KR20070044268A (ko) | 메인 보드의 부팅 처리 방법 및 그 장치 | |
| JPH08249016A (ja) | プログラマブルコントローラ | |
| JPS59107491A (ja) | Ｉｃカ−ド | |
| JP2006127554A (ja) | 情報処理装置及び画像形成装置 | |
| JPH048838B2 (ja) | ||
| JP4545496B2 (ja) | 電気機器 | |
| JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
| JP2008009494A (ja) | 画像形成装置 | |
| KR20090021695A (ko) | 플래쉬 메모리 롤백 시스템 및 그 방법 | |
| JPH11232183A (ja) | プリンタの制御情報管理装置および制御情報管理プログラムを記録した記録媒体 | |
| JP2005128613A (ja) | 画像形成装置 | |
| JP2000020300A (ja) | 情報処理装置及び方法 | |
| JPH04235632A (ja) | プログラムローディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060210 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |